JPS61296472A - 緩衝記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、情報処理装置に使用される緩衝記憶装置に関
し、特にベクトルストア要求による緩衝記憶手段の無効
化処理に続くスカラロード要求の１む１］御方式に関す
る。

（従来の技術） 従来、この種の緩衝記憶装置を含む情報処理装置では、
データ処理装置から緩衝記憶装置を介して主記憶装置へ
ベクトルストア要求が発行された場合に、緩衝記憶装置
の内部の緩衝記憶手段に記憶されているブロックデータ
の内容を次のようにして保１寧していた。すなわち、上
記ベクトルストアを実行した結果、緩衝記憶手段のブロ
ックデータが不正データとなってしまったならば、これ
を無効化するとともに、上記ベクトルストア要求に対応
して緩衝記憶手段に対する無効化処理が終了するまで後
続のスカラロード要求の動作を保証する。このためには
、上記要求の実行を抑止したり、あるいは性能向上の目
的でベクトルストア要求に伴って送られてくるベクトル
ストアアドレス情報（ベクトルストア開始アドレス、ベ
クトルストア要素間距離、ならびに／あるいはベクトル
要素数）からベクトルストア開始アドレス、およびベク
トルストア終了アドレスをベクトル、Ｋ）ア領域として
求め、無効化処理が終了するまで上記ベクトルストア領
域を保持する。これによって後続するスカラロード要求
を無効化処理中にも受付け、さらに上記スカラロード要
求が緩衝記憶手段にあっても上記ベクトルストア領域内
に入っていれば、主記憶装置へのスカラロード要求とし
てのこれを制御する。これによって、無効化処理中のス
カラロード要求に応答する前記緩衝記憶手段に記憶され
ているブロックデータの内容が保障さハるとともに、後
続する命令の演算処理と無効化処理とを並列に実行する
ことができる。

（発明が解決しようとする問題点） 上述した従来の緩衝記憶装置では、ベクトルストア要求
に対応して緩衝記憶手段に対する無効化処理が終了する
まで後続するスカラロード要求の動作を保障する必要が
ある。したがって、上記要求の実行を抑止したり、ベク
トルストア要求に伴って送られてくるベクトルストアア
ドレス情報からベクトルストア領域を定めて該領域を保
持することによって後続するスカラロード要求を無効化
処理中にも受付け、上記スカラリード要求が緩衝記憶手
段にらっても上記ベクトルストア領域内に入っていれば
主記憶装置へのスカラロード要求として制御したりして
いた。このため、後続のスカラロード要求の処理が遅く
なるという欠点があるとともに、上記ベクトルストア領
域の内部への後続スカラロード要求の実行によって、主
記憶装置から読出されたロードデータを緩衝記憶手段へ
登録するような制御がなされなかった。これによって、
上記無効化処理中に上記ベクトルストア領域内の同一ア
ドレスにスカラロード要求が連続して送出されると、す
べて上記要求は主記憶装置に対してデータとアクセスし
に行くので、性能上、処理速度の低下を招くという欠点
があった。

本発明の目的は、緩衝記憶手段の無効化処理中にベクト
ルストア領域内へ送出された後続するスカラロード命令
によって、主記憶装置から読出されたブロックデータを
緩衝記憶手段へ登録するように制御するとと庵に、登録
の際に該当ブロックデータに対応させて領域内アクセス
信号無効化情報を記憶するように制御し、無効化処理中
にベクトルストア領域内へ送出された後続するスカラロ
ード要求で再び同一アドレスにアクセスされた場合には
領域比較回路から送出される領域内アクセス信号を上記
領域内アクセス信号無効化情報で無効化することによっ
て上記欠点を除去１２、処理性能を低下させることがな
いように構成した緩衝記憶装置を提供することにある。

（問題点を解決するための手段） 本発明による緩衝記憶装置は、スカラ命令を処理するス
カラ処理装置とベクトル命令を処理するベクトル処理装
置、ならびに主記憶装置にそれぞれ接続され、上記各装
置とともに動作するものであって、緩衝記憶手段と、リ
クエスト受付は回路と、タグ記憶手段と、無効化アドレ
ス生成手段と、領域保持回路と、領域比較回路と、アド
レス比較回路と、領域内アクセス信号無効化手段とを具
備して構成したものである。

緩衝記憶手段は、主記憶装置に記憶されたデータの一部
の写しをブロック単位で記憶するためのものである。

リクエスト受付は回路は、スカラ処理装置からのスカラ
ロード／ストア要求および上記要求に伴って送られてく
る主記憶アドレス情報、またはベクトル処理装置からの
ベクトルロー　ド／ストア要求、ならびに上記要求に伴
って送られてくる記憶アドレス情報を受取るためのもの
である。

タグ記憶手段は、緩衝記憶手段に記憶された複数のブロ
ックデータに対応する主記憶ブロックアドレス情報、お
よびブロックデータが有効であるか否かを表示する有効
表示情報を記憶するためのものである。

無効化アドレス生成回路は、ベクトルストア要求に応答
して上記要求に伴って送られてくるベクトルストアアド
レス情報に対応する主記憶装置上のブロックデータが緩
衝記憶手段に記憶きれている場合に、ブロックデータを
無効化する無効化アドレス情報を生成するためのもので
ある。

領域保持回路は、ベクトルストア要求に応答してベクト
ルストア要求の開始アドレス情報および終了アドレス情
報、ならびに上記画情報の有効性を表示する領域有効表
示ビットとともに、ベクトルストア領域として情報を保
持するためのものである。

領域比較回路は、リクエスト受付は回路に受付けらｉｌ
、たベクトルストア要求に後続するスカラロード袈求に
応答して、上記要求に伴一つで送られてくる主記憶アド
レス情報と領域保持回路の出力とを比較し、主記憶アド
レス情報がベクトルストア領域の内部にあった場合には
、領域内アクセス信号・全出力するためのものである。

アドレス比較回路は、リクエスト受付は回路からのスカ
ラロード／ストア要求に伴って送られてきた主記憶アド
レス情報の一部と、タグ記憶手段から出力された主記憶
ブロックアドレス情報とを比較Ｌ、アドレスの一致が検
出され同時に読出された有効表示情報が有効を表示して
いる場合には一致信号を出力するためのものでめる。

領域内アクセス信号無効化手段は、タグ記憶手段に記憶
されている主記憶ブロックアドレス情報に対応して、領
域比較回路から出力される領域内アクセス信号を無効化
する領域内アクセス信号無効化情報を記憶するためのも
のである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明による緩衝記憶装置ケ含む情報処理装
置の一実施例を示すブロック図であり、第２図はその緩
衝記憶装置の詳細を示すブロック図である。本実施トリ
では説明全簡単にするため、−レベルの緩衝記憶手段お
よびタグ記憶手段を備えた緩衝記憶装置を例に挙げて説
明する。

第１図において、１はデータ処理装置、２はベクトル処
理装置、３はスカラ処理装置、４は緩衝記憶装置、５は
リクエスト受付は回路、６は無効化アドレス生成回路、
Ｔは領域保持回路、８はタグ記憶手段、９は領域内“ア
クセス信号無効化手段、１０は領域比較回路、１１は制
御回路、１２は゛アドレス比較回路、１３は緩衝記憶手
段、１４は主記憶装置である。

第２図に示す領域保持回路Ｔにおいて、７−ａはＢレジ
スタ、７−ｂはＤレジスタ、？　−ｅはＬレジスタ、７
−ｄは乗算器、７−ｅは加算器、Ｔ−ｆはベクトルスト
ア終了アドレスレジスタ、７−ｇはベクトルストア開始
アドレスレジスタ、Ｔ−ｈは領域有効表示ビット領域で
ある。領域比較回路１０において、１０−ａ、１０−ｂ
はそれぞれ比較器、１０−ｃはＡＮＤゲートである。ア
ドレス比較回路１２において、１２−ａは比較器、１２
−ｂはＮＡＮＤゲート、１２−ｃはＡＮＤゲートである
。

通常、スカラ処理装置３からアドレス情報信号線１５に
介してリクエスト受付は回路５へ受付けられたスカラロ
ード要求のアドレス情報は、アドレス情報信号１Ｉｉ１
１６を介してタグ記憶装置８および緩衝記憶手段１３を
アクセスするために使用される。タグ記憶装置８からそ
れぞれブロックアドレス情報信号線２４、有効表示情報
信号線２６、オヨヒリクエスト受付は回路５からのアド
レス情報信号線１７を介してアドレス比較回路１２へ送
出されてくるブロックアドレス情報、有効表示情報、な
らびにスカラロード命令のアドレス情報により、アドレ
ス比較回路１２に備えである比較器１２−ａによってブ
ロックアドレス情［−スカラロード命令のアドレス情報
とを比較する。両者が一致してＡＮＤゲー）１２−ｃに
より信号線２５上の有効表示情報との間で論理積がとれ
たならば比較−数情報を比較−数情報信号線２７を介し
て制御回路１１へ送出し、制御回路１１から制御信号線
３２を介して送出される制御信号によって、前記アドレ
ス情報によって読出された緩衝記憶手段１３のブロック
データをブロックデータ信号線３１を介してスカラ処理
装置３へ送出する。逆に、アドレス比較回路１２によっ
てアドレスの比較一致がとれなかった場合には、比較−
数情報信号線２７を介して送出されてくる不一致情報に
よって制御回路１１から主記憶アクセス制御信号線２８
を介して主記憶装置１４へのアクセスを行い、主記憶デ
ータ信号線２９を介して緩衝記憶手段１３へロードデー
タを登泗するとともに、制御信号線３２を介してタグ記
憶装置８ヘブロツクアドレス情報を登録する。

一方、ベクトル処理装置２からベクトルストア要求が発
行された場合には、ベクトル処理装置２からベクトル命
令情報信号線２０を介してリクエスト受付は回路５に受
取られたベクトルストア要求は、ベクトル命令情報信号
線３５を介して制御回路１１へ送出される。そこで、主
記憶アクセス制御信号線２８を介して主記憶装置１１１
４へのアクセスが実行されるとともに、主記憶データ信
号線３０を介して直接、ベクトル処理装置２と主記憶装
置１４との間でデータの授受が行われるように制御され
る。

このとき、ベクトルストア要求に後続するスカラロード
要求に対して、緩衝記憶手段１３に記憶されているブロ
ックデータの内容を保障する。すなわち、リクエスト受
付は回路５からベクトルストアアドレス情報信号線１９
を介して無効化アドレス生成回路６ならびに領域保持回
路７に対してベクトルストアアドレス情報を送出して上
記ブロックデータの内容を保証する。この場合、ベクト
ルストアアドレス情報はベクトルストア開始アドレス（
Ｂ　：　Ｂａ５ｓ　Ａｄｄｒｅａａ　）、ヘクトルスト
ア要素間距離（Ｄ：　Ｄｉｓｔａｎｃｅ）、ならびにベ
クトル要素数（Ｌ　：　Ｌｅｎｇｈｔ　）を含むもので
ある。無効化アドレス生成回路６によって送出されてき
た上記ベクトルストアアドレス情報によって無効化アド
レス（Ｂ、Ｂ＋Ｄ、Ｂ＋２Ｄ−−・Ｂ＋ＬＤ　）を計算
し、無効化アドレス情報信号線２１を介して制御回路１
１へ無効化すべきアドレス情報を送出し、制御信号線３
２を介してタグ記憶装置８に記憶されている有効光示情
報（領域８−ｂ）の該当ブロックを無効化する。なお、
制御回路１１で実行される無効化処理では、後続命令と
の優先順位を〔無効化処理〈後続命令〕として制御して
いる。

また、同様に無効化処理中に後続するスカラロード要求
に対して緩衝記憶手段１３に記憶されているデータを保
障するため、次のような動作を行う。すなわち、領域保
持回路７では無効化アドレス生成回路６と同様に送られ
た上記ベクトルストアアドレス情報を、それぞれＢレジ
スタ７−　ａと、Ｄレジスタ？−ｂと、Ｌレジスタ？　
−ｃとに保持し、Ｄレジスタ？−ｂの内容とＬレジスＰ
　７−　ｃの内容とを乗算器？−ｄによって乗算し、乗
算結果とＢレジスタ？　−ａの内容とを加算器７−　ｅ
によって加算し、ベクトルストア開始アドレスレジスタ
７−ｇとベクトルストア終了アドレスレジスタ７−ｆと
にそれぞれＢレジスタの内ｇ（Ｂ）と加算器？　−ｅと
出力結果（Ｂ＋ＤＸＬ）とを保持する。ベクトルストア
開始アドレスレジスタ７−ｇとベクトルストア終了アド
レス１／ジスタフ−ｆとの内科を、それぞれベクトルス
トア領域情報信号線２２−１ならびに２２−２を介して
領域比較回路１０へ送出する。このとき、領域保持回路
７の内部に備えられた領域有効表示ビット領域７−ｈか
ら領域有効情報信号線３４を介して領域有効表示情報が
送出される。

領域比較回路１０では、領域保持回路Ｔから送られてき
たベクトルストア開始アドレス（Ｂ）と、ベクトルスト
ア終了アドレス（Ｂ＋ＤＸＬ　）とを入力し、さらにリ
クエスト受付は回路５からアドレス情報信号線１８を介
し、後続して送出されたスカラロ−ド要求を指示するよ
うにアドレス情報（Ｓ）を入力する。これらの信号は比
較器１０−ａ、１０−ｂに入力され、比較器１０−ａか
う７３≦Ｓが検出さハたならば％ＩＩが出力され、比較
器１０−ｂからＳ≦Ｂ＋ＤＸＬが検出されたならば％１
１が出力される。ＡＮＤゲート１０−ｅによって上記両
比較器１０−ａ、１０−ｂの出力結果と前記領域保持回
路１から領域有効情報線３４を介して送られてきている
領域有効表示情報（有効の場合に％１１）とによって論
理積がとれたならば領域内アクセス情報信号線２３を介
してアドレス比較回路１２へ領域内アクセス信号を送出
する。

領域比較回路１０より領域内アクセス情報＠号線２３を
介して送出された領域内アクセス信号は、ＮＡＮＤゲー
ト１２−ｂに入力される。通常、領域内アクセス信号無
効化手段９より領域内アクセス信号無効化情報信号線２
６を介して送出される領域内アクセス信号無効化情報は
％１１であるので、ＮＡＮＤゲート１２−ｂの出力は％
Ｏｌとなる。この場合、比較器１２−ａではアドレスの
一致が得られ、有効表示情報領域ａ　−、、ｂが有効（
−１１）を表示していてもＡＮＤゲート１２−Ｃで論理
積が得られない。そこで、比較−数情報信号線２７を介
して不一致情報が制御回路１１へ送出され、以前に記載
されたアドレス比較回路１２によって不一致情報が検出
された場合と同様の動作をする。したがって、先行する
ベクトルストア要求による緩衝記憶手段１３の無効化処
理において領域保持回路７によって指示されたベクトル
ストア領域の内部へ後続し２て送出されるスカラロード
安求により緩衝記憶装置１３へ主記憶装置１４から有効
ロードデータが登録される。

上記登録の際、領域内アクセス信号無効化手段９によっ
て、上記有効ロードデータに対応して領域内アクセス信
号無効化情報（有効の場合に％Ｉ　Ｉ）の該当ビット千
制御信号線３２を介して１にセットされる。領域内アク
セス信号無効化情報は、緩衝記憶手段１３に記憶されて
いるブロックデータに対応して存在する。このようにす
ると、同一の無効化処理中に後続するスカラロード要求
が同一アドレスに連続して発行された場合には、上記と
同様に領域比較回路１０によって上記領域の一致が得ら
れ、アドレス比較回路１２に領域内アクセス情報信号線
２５を介して領域内アクセス信号が送出されてくる。こ
の場合、領域内アクセス信号無効化手段９から読出され
る領域内アクセス信号無効化情報が寧ＩＩであるので、
ＮＡＮＤゲート１２−ｂの出力が％１＃となり、比較器
１２−ａでも一致が検出され、有効表示情報ａ−ｂも有
効であることを表示する。よって、ＡＮＤゲート１２−
Ｃで論理積が得られ、一致信号が出力をノ１だならば、
上記と同様に緩衝記憶手段１３から有効ブロックデータ
が読出でれ、ブロックデータ信号線３１を介してスカラ
処理装＃５へ送出される。

領域内アクセス信号無効化手段９および領域保持回路７
の領域有効表示ビット領域？−ｈは、それぞれベクトル
ストア要求に応答して緩衝記憶手段１３に対する無効化
処理を終了すると、制御回路１１から制御情報信号Ｈ３
５ｋ介して送出さｉする無効化処理終了情報によって、
すべて％Ｏｌにリセットされる。

（発明の効果） 以上説明したように本発明では、緩衝記憶手段の無効化
処理中にベクトルストア領域内へ送出された後続するス
カラロード命令によって主記憶装置から読出でれたブロ
ックデータを緩衝記憶手段へ登録するように制御すると
ともに、登録の際に該当ブロックデータに対応させて領
域内アクセス信号無効化情報を記憶するように制御し、
無効化処理中にベクトルストア領域内へ送出された後続
するスカラロード要求で再び同一アドレスアクセスを行
った場合には、領域比較回路から送出された領域内アク
セス信号を領域内アクセス信号無効化情報で無効化し、
上記スカラロード要求に応答するブロックデータを緩衝
記憶手段から読出すことによって、有効データの緩衝記
憶手段への登録を迅速化することも可能になる。これに
よって、ベクトルストア要求に応答する緩衝記憶手段の
無効化処理中に、ベクトルストア領域内への後続スカラ
ロード黴求によるデータアクセスに要する時間を短縮す
ることができるという効果がある。

【図面の簡単な説明】

第１図は、本発明による緩衝記憶装置を含む情報処理装
置の一実施例を示すブロック図である。 第２図は、第１図に示す緩衝記憶装置の主要部分を示す
ブロック図である。 １・・・データ処理装置 ２・・・ベクトル処理装置 ３・・・スカラ処理装置 ４・・・緩衝記憶装置 ５・・・リクエスト受付は回路 ６・・・無効化アドレス生成回路 ７・・・領域保持回路 ８・・・タグ記憶装置 ９・・会頭域内アクセス信号無効化手段１０・・・領域
比較回路 １１１１・・制御回路 １２・・・アドレス比較回路 １５・・・緩衝記憶手段 １４・・・主記憶装置 ７−ａ〜？−ｃ　、　？−ｆ　＋　７−ｇ　＊　＊　ｖ
ジスタフ−ｄ・・・乗算器 ？　−ｅ・・・加算器 ７−ｈ　、　Ｏ−ａ　Ｉ　８−ｂ　＠　＠　−メモＨＪ
域１　’−ａ＋　１０　　ｂ　、　１２Ｂ　ｍ　ｅ　＊
比較器１　０−ｃ　　＋　　１　２−ｃ　　＊　　＊　
　＊　ＡＮＤ−ゲート１２−ｂ・・・ＮＡＮＤゲート １５〜３５・・・信号線

Claims (1)

【特許請求の範囲】
1. スカラ命令を処理するスカラ処理装置とベクトル命令を
   処理するベクトル処理装置、ならびに主記憶装置にそれ
   ぞれ接続され、前記各装置とともに動作する緩衝記憶装
   置であつて、前記主記憶装置に記憶されたデータの一部
   の写しをブロック単位で記憶するための緩衝記憶手段と
   、前記スカラ処理装置からのスカラロード／ストア要求
   および前記要求に伴つて送られてくる主記憶アドレス情
   報、またはベクトル処理装置からのベクトルロード／ス
   トア要求、ならびに前記要求に伴つて送られてくる記憶
   アドレス情報を受取るためのリクエスト受付け回路と、
   前記緩衝記憶手段に記憶された複数のブロックデータに
   対応する主記憶ブロックアドレス情報、および前記ブロ
   ックデータが有効であるか否かを表示する有効表示情報
   を記憶するためのタグ記憶手段と、前記ベクトルストア
   要求に応答して前記要求に伴つて送られてくるベクトル
   ストアアドレス情報に対応する前記主記憶装置上のブロ
   ックデータが前記緩衝記憶手段に記憶されている場合に
   、前記ブロックデータを無効化する無効化アドレス情報
   を生成するための無効化アドレス生成回路と、前記ベク
   トルストア要求に応答して前記ベクトルストア要求の開
   始アドレス情報および終了アドレス情報、ならびに前記
   両アドレス情報の有効性を表示する領域有効表示ビット
   とともにベクトルストア領域として前記情報を保持する
   ための領域保持回路と、前記リクエスト受付け回路に受
   付けられた前記ベクトルストア要求に後続するスカラロ
   ード要求に応答して、前記要求に伴つて送られてくる主
   記憶アドレス情報と前記領域保持回路の出力とを比較し
   、前記主記憶アドレス情報が前記ベクトルストア領域の
   内部にあつた場合には領域内アクセス信号を出力するた
   めの領域比較回路と、前記リクエスト受付け回路からの
   スカラロード／ストア要求に伴つて送られてきた主記憶
   アドレス情報の一部と、前記タグ記憶手段から読出され
   た主記憶ブロックアドレス情報とを比較し、アドレスの
   一致が検出され同時に読出された有効表示情報が有効を
   表示している場合には一致信号を出力するためのアドレ
   ス比較回路と、前記タグ記憶手段に記憶されている主記
   憶ブロックアドレス情報に対応して、前記領域比較回路
   から出力される領域内アクセス信号を無効化する領域内
   アクセス信号無効化情報を記憶するための領域内アクセ
   ス信号無効化手段とを具備して構成したことを特徴とす
   る緩衝記憶装置。