JPS61274436A - Fmステレオ受信機におけるステレオ雑音低減装置 - Google Patents

Fmステレオ受信機におけるステレオ雑音低減装置

Info

Publication number
JPS61274436A
JPS61274436A JP11616085A JP11616085A JPS61274436A JP S61274436 A JPS61274436 A JP S61274436A JP 11616085 A JP11616085 A JP 11616085A JP 11616085 A JP11616085 A JP 11616085A JP S61274436 A JPS61274436 A JP S61274436A
Authority
JP
Japan
Prior art keywords
voltage
meter
stereo
output voltage
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11616085A
Other languages
English (en)
Other versions
JPH0556054B2 (ja
Inventor
Satoru Tazaki
悟 田崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP11616085A priority Critical patent/JPS61274436A/ja
Publication of JPS61274436A publication Critical patent/JPS61274436A/ja
Publication of JPH0556054B2 publication Critical patent/JPH0556054B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、電界強度が弱くなってくると、セパレーショ
ン制御、ハイカット制御動作をする機能において、マル
チパス検出回路馨付加して、マルチパス妨害が発生した
場合、それン負整流して負電圧を作り、シグナルメータ
(以下本明細書においてはSメータと称する)出力電圧
と合成して。
セパレーション制御、ハイカット制御動作l制御する電
圧を作り出すステレオ雑音低減装置忙関する。
B 発明の概装 本発明忙よる上記ステレオ雑音低減装置においては、あ
る基St圧■。が設けられ、Sメータ出力電圧がその基
準電圧より大きい場合に、高レベルの切換え制御信号が
出力さn、へイカント制御動作ン行なわせないような切
換えスイッチが設けられる。該切換え制御回路は比較器
出力をうけである一定時間Ts後に高レベルとするよう
な不感帯が設けらt、頻繁な切換え制御信号の発生ン防
ぐよ5にS成さnている。
C従来の技術 第3図は前に述べた種類のステレオ雑音低減装置の構成
を示すブロック図で%必中1はSメータ出力端子、2は
増幅器、3は負整流器、4は加算器、5は時定数用コン
デンサ、6はセパレーション制御あるいはステレオ雑音
制御(以下本例i曹においてはSNCと略記する)端子
、7&工八イカツト制御(以下本明細書においてはHC
Cと略記する)端子である。
第1図に示す回路はFMステレオ受信機においてステレ
オオーディオ信号のS/N比ン改善する従来のステレオ
雑音低減装置のブロック図でつぎのように動作する。
IF段のSメータ出力端子lから、マルチパス妨害が検
出さ扛る。このマルチパス妨害の検出のためには蚕亀変
調分(AM分)が検出される。Sメータ電圧ラインに含
まれる交流成分は増幅器2で増幅され、それを負整流器
3で整流して負の電圧が作られ、加算器4でSメータ出
力電圧のプラス電圧に加算される。
この回路はFM中電界において発生しやすいマルチパス
妨害を検出して、SNC,HCC動作ンさせるもので、
音用の高域成分を電界に応じて除徐に減良させ、また自
動的にステレオからモノラルにしてS/N改善を図る。
このSNC,HCC機能はステレオ復調用ICの内部に
含まnでいる。
第4図は、X界強度対Sメータ出力電圧のグラフで1図
示のように、電界強度が下がってくると、最初にSNC
動作が行なわn、ステレオの分離度を徐々に劣化させ、
S/Nが改善される。その後。
HCC動作で高域減衷が行なわれ、さらにS/Nの改善
が図られる。
第5図は、アンテナ電界強度(Sメータ出力電圧)に対
応するSNCとHCC動作の開始点を説明する図、第6
図は瞬間的にマルチパス妨害が発生した場合に電界強度
のディツプ点が発生する様子ン示す図である。Sメータ
電圧においても、急−タ電圧レベルが下がりSNC,H
CC動作ともに機能する。ここで、マルチパス妨害の発
生する周期(T1〕と第3図に示す時定数用コンデンサ
で定まる時定数(τ)の関係において、T、 <τであ
nば負電圧が発生している期間が長(なってしまう。そ
のため、加算器4で合成された出力電圧も本来の電圧レ
ベルよりも下忙ある期間が長くなってしまう。つまり平
均的な電界強度は高いKも拘わらず、マルチパス妨害が
発生することにより。
SNC,HCCの両方の動作なしてしまう。したがって
、を界強度は強いにも拘わらず、高域が落ちてしまい、
ステレオ受信機でありながらモノラル受信の高域減良と
いう受信状態がしばらくの間続き、異和感が生じる。そ
の他、ある−元以上の電界強度地区でマルチパス妨害が
頻繁に発生する場合には、HCC動作により再生音にお
いて、ふわふわ感(音のふらつき)が生じ、異和感lぬ
ぐえなかった。
人力レベルの低下に応じて2段階に分けてHCC動作を
行なわせるラジオ受信機が実公昭57−4517号に開
示されているが、この技術でもHCCvJ作はSメータ
出力電圧に高低によってのみ行なわれ、マルチパス雑音
が頻繁に人力すると、スイッチング回路が@繁にオン−
オフを繰り返し、へイカットされた状態とハイカットさ
れない状態が繰り返さする点は前に述べた従来技術にお
けるものと同じである。
D 発明が解決しようとする問題点 本発明の目的は、ある一定レベル以上の電界強度の放送
波を受信しているとぎにマルチパス妨菩χ検出しそnv
負整流して得らnる負電圧とSメータ出力電圧との合成
電圧が下がり、S N C。
HCC動作の領域になっても、SNCのみの動作を行な
い)IOC動作は行なわない、つまり十分な電界強度(
ステレオ受信してもS/Nが十分とれている状態)のレ
ベルでマルチパスが発生した場合に、あるSメータ電圧
レベルの時にマルチパス妨害により電圧レベルが下がっ
ても、 Hcc動作動作子、ある一定電圧レベル以下の
とぎにSNCとHCCの両方が動作するように゛構成さ
れたFMステレオ受信機におけるステレオ雑音低#1.
装置を提供することである。
E 問題点を解決するための手段 上記目的を達成するために1本発明によるFMステレオ
受信機におけるステレオ雑音低減装置は、冒頭に述べた
ステレオ受信機がさらに、上記合成する手段の出力段に
設けられたハイカット制御端子と、セパレーション制御
端子と、七〇へイカット制御端子前段に設けられたスイ
ッチ手段と、上記シグナルメータ出力電圧と基!S電圧
を比較する手段と、その比較に応じて上記スイッチ手段
を制御し、ヒステレシス特性を有する切換え制御手段と
を備えることン要旨とする。
F 作用 HCC回路に挿入されたスイッチが、Sメータ出力電圧
が予め定めらnた値以下のときのみオンされ、したがっ
て1本発明によるステレオ雑晋低M装置は、十分な電界
強度のときに−pルチパス妨害が発生しても高域減衰さ
せず、ステレオ→モノラル状慇に切り換えるのみで、マ
ルチパス妨害の軽減を因り、オーディオ帝音域は#、試
されないようにし、ステレオ受信機でありなからモノラ
ル状態の高域減衰という現象をなくす。
G 実施的 第1図は、本発明によるステレオ雑音低減装置の構成を
示すブロック図で5図中第3図と共通する引用奇七・は
第3肉におけろものと同じ部分を表わし、8は比較器、
9は切換え制御回路、 10は基隼電圧源、11はスイ
ッチを表わす。
電界強度に対応するSメータ出力電圧を比較器8の一人
力端子に人力し、十入力端子に基S電圧(比較電圧) 
Vo’&人力し、Sメータ出力電圧が基準電圧V。より
高けnば、比較器8の出力が1高レベルhKなり、切換
え制御回路9のトリガ信号となる。このトリガ信号によ
り切換え制御回路9がスイッチ11ヲ切るために制御信
号を出力する。
他方、Sメータ出力電圧が基準電圧■。より低ければ、
比較器8の出力は 低レベル″になり、スイッチ11ン
オンするように、切換え制御回路9が動作する。
ここで、切換え制御回路9は、HCC117作の切換え
スイッチ11が頻繁にオン−オフya’繰り返すことを
避けるために、ヒステリシス特性ン持っている。切換え
スイッチ11はアナログスイッチで構成される。
第2図(aJは基準電圧V。よりSメータ出力電圧が下
がった場合のSメータ出力電圧、比較器8の出力および
切換え制御回路9の出力の関係を示す。
この場合には、比較器8の出力が6高レベル になり、
その後時間T後に切換え制御回路9の出力が゛高レベル
 となる。同図(b)は頻繁にSメータ出力電圧が基準
電圧V。と交叉する場合を示し。
この場合には比較器8の出力は高”、低″とい5状態ヲ
繰り返す。しかし、切換え制御回路9はTだゆ遅れて切
り換るのでその出力は1回変化するだけである。
切換え制御回路には、マイクロコンピュータ等ケ利用す
ることも可能である。すなわち、ある一定時間内に比較
器出力が高レベルになる回数を計数し、ある一定回数以
上になったとぎ切換え制御信号を出すようにプログラム
すれはよい。
H発明の詳細 な説明した通り1本発明によれば、十分な電界強度のと
ぎにマルチパス妨害か発生しても高域減涙させず、ステ
レオ→モノラル状態に切り換えるのみで、マルチパス妨
害の軽減ン図り、オーディオ帯音域は減良さ肚ないよう
にし、ステレオ受信機でありながらモノラル状態の高域
減衰という現象はな(なり、電界強度が所定の価以下に
低下しタトキのみ、セパレーション制御、ハイカット制
御ともに動作する。
【図面の簡単な説明】
第1図は1本発明によるステレオ雑音低減装置の構成を
示すブロック図、第2図は切換え制御回路の動作を説明
するための図、第3図は従来のステレオ雑音低減装置の
構成ケ示すブロック図、第4図は電界強度に対するSメ
ータ出力電圧の関係を示すグラフ、第5図はSNC,H
CCの動作を説明するための図、第6図はマルチパス発
生時の電界強度の変化奢示す図である。 1・・・Sメータ出力端子、2・・・増幅器、3・・・
負整流器、4・・・加算器、5・・・時定数用コンデン
サ、6・−・SNC,7・・・HCC,8・・・比較器
、9・・・切換え制御回路、 10・・・基準電圧電源
、■・・−切換えスイッ特許出願人  クラリオフ株式
会社 代理人 弁理士  水 1)式 三 部株、来Cヌテに
オノイス゛I呑減回路 第3図 電界苅J#Sメプ1+オ電’)Etvグ2り@4図 SN C,HCC動イ乍 オンヒyI Dは第5図 1r界ノ1(Δ(夛イL図 第6図

Claims (1)

  1. 【特許請求の範囲】 シグナルメータ出力電圧よりマルチパス検出する手段と
    、その検出信号に負整流に負電圧を作る手段と、その負
    電圧とシグナルメータ出力電圧とを合成する手段とによ
    り、セパレーシヨン制御およびハイカツト制御を行なう
    ステレオ受信機において、 (a)上記合成する手段の出力段に設けられたハイカツ
    ト制御端子とセパレーシヨン制御端子、(b)そのハイ
    カツト制御端子前段に設けられたスイツチ手段、 (c)上記シグナルメータ出力電圧と基準電圧を比較す
    る手段。 (d)その比較に応じて上記スイツチ手段を制御し、ヒ
    ステレシス特性を有する切換え制御手段を含むことを特
    徴とするステレオ雑音低減装置。
JP11616085A 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置 Granted JPS61274436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11616085A JPS61274436A (ja) 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11616085A JPS61274436A (ja) 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置

Publications (2)

Publication Number Publication Date
JPS61274436A true JPS61274436A (ja) 1986-12-04
JPH0556054B2 JPH0556054B2 (ja) 1993-08-18

Family

ID=14680260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11616085A Granted JPS61274436A (ja) 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置

Country Status (1)

Country Link
JP (1) JPS61274436A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356841U (ja) * 1986-09-30 1988-04-15

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356841U (ja) * 1986-09-30 1988-04-15
JPH0418266Y2 (ja) * 1986-09-30 1992-04-23

Also Published As

Publication number Publication date
JPH0556054B2 (ja) 1993-08-18

Similar Documents

Publication Publication Date Title
US5465411A (en) Diversity receiver with switching noise reduction
JPS6139731A (ja) 雑音検出器
JPS61274436A (ja) Fmステレオ受信機におけるステレオ雑音低減装置
US4881274A (en) FM multipath noise reduction circuit
JPH0453334B2 (ja)
JPS5917740A (ja) スペ−ス・ダイバ−シテイ受信機
JPH0141252Y2 (ja)
JPS6259938B2 (ja)
JP2004129162A (ja) 受信方法及び受信装置
JPS61262324A (ja) Fm受信機
JPH02112335A (ja) ステレオ受信機回路
JP2525423Y2 (ja) 車載用fmラジオ受信機のif帯域自動切換え回路
JPS585041A (ja) ダイバ−シテイ受信装置
JPH0521372B2 (ja)
JPS5917741A (ja) スペ−ス・ダイバ−シテイ受信機の切換検知回路
JPS646604Y2 (ja)
JPH0214820B2 (ja)
JPH0523002Y2 (ja)
JPS6259939B2 (ja)
JPH11122123A (ja) 無線受信機
JPH057785Y2 (ja)
JPS6241473Y2 (ja)
JPS5610750A (en) Radio receiver
JPH0332117Y2 (ja)
JPS6316184Y2 (ja)