JPH0556054B2 - - Google Patents

Info

Publication number
JPH0556054B2
JPH0556054B2 JP11616085A JP11616085A JPH0556054B2 JP H0556054 B2 JPH0556054 B2 JP H0556054B2 JP 11616085 A JP11616085 A JP 11616085A JP 11616085 A JP11616085 A JP 11616085A JP H0556054 B2 JPH0556054 B2 JP H0556054B2
Authority
JP
Japan
Prior art keywords
signal
field strength
electric field
stereo
cut control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11616085A
Other languages
English (en)
Other versions
JPS61274436A (ja
Inventor
Satoru Tazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP11616085A priority Critical patent/JPS61274436A/ja
Publication of JPS61274436A publication Critical patent/JPS61274436A/ja
Publication of JPH0556054B2 publication Critical patent/JPH0556054B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、電界強度が弱くなつてくると、セパ
レーシヨン制御、ハイカツト制御動作をする機能
において、マルチパス検出回路を付加して、マル
チパス妨害が発生した場合、それを負整流して負
電圧を作り、シグナルメータ(以下本明細書にお
いてはSメータと称する)出力電圧と合成して、
セパレーシヨン制御、ハイカツト制御動作を制御
する電圧を作り出すステレオ雑音低減装置に関す
る。
B 発明の概要 本発明による上記ステレオ雑音低減装置におい
ては、ある基準電圧V0が設けられ、Sメータ出
力電圧がその基準電圧より大きい場合に、高レベ
ルの切換え制御信号が出力され、ハイカツト制御
動作を行わせないような切換えスイツチが設けら
れる。該切換え制御回路は比較器出力をうけてあ
る一定時間TS後に高レベルとするような不感帯
が設けられ、頻繁な切換え制御信号の発生を防ぐ
ように構成されている。
C 従来の技術 第3図は前に述べた種類のステレオ雑音低減装
置の構成を示すブロツク図で、図中、1はSメー
タ出力端子、2は増幅器、3は負整流器、4は加
算器、5は時定数用コンデンサ、6はセパレーシ
ヨン制御あるいはステレオ雑音制御(以下本明細
書においてはSNCと略記する)端子、7はハイ
カツト制御(以下本明細書においてはHCCと略
記する)端子である。
第3図に示す回路はFMステレオ受信機におい
てステレオオーデイオ信号のS/N比を改善する
従来のステレオ雑音低減装置のブロツク図で次の
ように動作する。
IF段のSメータ出力端子1から、マルチパス
妨害が検出される。このマルチパス妨害の検出の
ためには振幅変調分(AM分)が検出される。S
メータ電圧ラインに含まれる交流成分は増幅器2
で増幅され、それを負整流器3で整流して負の電
圧が作られ、加算器4でSメータ出力電圧のプラ
ス電圧に加算される。
この回路はFM中電界において発生しやすいマ
ルチパス妨害を検出して、SNC、HCC動作をさ
せるもので、音声の高域成分を電界に応じて徐々
に減衰させ、また自動的にステレオからモノラル
にしてS/N改善を図る。このSNC、HCC機能
はステレオ復調用ICの内部に含まれている。
第4図は、電界強度対Sメータ出力電圧のグラ
フで、図示のように、電界強度が下がつてくる
と、最初にSNC動作が行われ、ステレオの分離
度を徐々に劣化させ、S/Nが改善される。その
後、HCC動作で高域減衰が行われ、さらにS/
Nの改善が図られる。
第5図は、アンテナ電界強(Sメータ出力電
圧)に対応するSNCとHCC動作の開始点を説明
する図、第6図は瞬間的にマルチパス妨害が発生
した場合に電界強度のデイツプ点が発生する様子
を示す図である。Sメータ電圧においても、急激
な負リツプル成分が発生し、V0″からV0へSメ
ータ電圧レベルが下がりSNC、HCC動作ととも
に機能する。
D 発明が解決しようとする問題点 ここで、マルチパス妨害の発生する周期(T1
と第3図に示す時定数用コンデンサで定まる時定
数(τ)の関係において、T1<τであれば負電
圧が発生している期間が長くなつてしまう。その
ため、加算器4で合成された出力電圧も本来の電
圧レベルよりも下にある期間が長くなつてしま
う。つまり平均的な電界強度は高いにも拘らず、
マルチパス妨害が発生することにより、SNC、
HCCの両方の動作をしてしまう。したがつて、
電界強度は強いにも拘らず、高域が落ちてしま
い、ステレオ受信機でありながらモノラル受信の
高域減衰という受信状態がしばらくの間続き、異
和感が生じる。その他、ある一定以上の電界強度
地区でマルチパス妨害が頻繁に発生する場合に
は、HCC動作により再生音において、ふわふわ
感(音のふらつき)が生じ、異和感をぬぐえなか
つた。
入力レベルの低下に応じて2段階に分けて
HCC動作を行わせるラジオ受信機が実公昭57−
4517号に開示されているが、この技術でもHCC
動作はSメータ出力電圧に高低によつてのみ行わ
れ、マルチパス雑音が頻繁に入力すると、スイツ
チング回路が頻繁にオン−オフを繰返し、ハイカ
ツトされた状態とハイカツトされない状態が繰り
返される点は前に述べた従来技術におけるものと
同じである。
本発明の目的は、ある一定レベル以上の電界強
度の放送波を受信しているときにマルチパス妨害
を検出してそれを負整流して得られる負電圧とS
メータ出力電圧との合成電圧が下がり、SNC、
HCC動作の領域になつても、SNCのみの動作を
行いHCC動作は行わない。つまり充分な電界強
度(ステレオ受信してもS/Nが充分とれている
状態)のレベルでマルチパスが発生した場合に、
あるSメータ電圧レベルの時にマルチパス妨害に
より電圧レベルが下がつても、HCC動作をせず、
ある一定電圧レベル以下のときにSNCとHCCの
両方が動作するように構成されたFMステレオ受
信機におけるステレオ雑音低減装置を提供するこ
とである。
E 問題点を解決するための手段 上記目的を達成するため、本発明は、受信信号
からマルチパス成分信号を抽出するマルチパス成
分抽出手段と、上記受信信号から電界強度に応じ
た電界強度信号を得る電界強度検出手段と、前記
マルチパス成分信号と、上記電界強度信号とに基
づいて、セパレーシヨン制御及びハイカツト制御
を行なう制御手段と、を有するFMステレオ受信
機におけるステレオ雑音低減回路において、前記
電界強度信号が、所定の基準信号に基づいて所定
の強電界か否かを判定し判定信号を得る判定手段
と、上記判定信号により、強電界と判定された時
には、前記ハイカツト制御を阻止するハイカツト
制御阻止手段と、を備えたことを要旨とする。
また上記本発明の装置において、上記ハイカツ
ト制御阻止手段は、前記判定信号に応答して所定
時間遅延後に所定のヒステリシス特性に基づいて
動作するように構成してもよい。
F 作用 HCC回路に挿入されたスイツチが、Sメータ
出力電圧が予め定められた値以下のときのみオン
され、したがつて、本発明によるステレオ雑音低
減装置は、充分な電界強度のときにマルチパス妨
害が発生しても高域減衰させず、ステレオ→モノ
ラル状態に切換えるのみで、マルチパス妨害の軽
減を図り、オーデイオ帯音域は減衰されないよう
にし、ステレオ受信機でありながらモノラル状態
の高域減衰という現象をなくす。
G 実施例 第1図は、本発明によるステレオ雑音低減装置
の構成を示るブロツク図で、図中、第3図と共通
する引用番号は第3図におけるものと同じ部分を
表わし、8は比較器、9は切換え制御回路、10
は基準電圧源、11はスイツチを表わす。
本発明は電界強度信号とマルチパス成分信号と
に基づいて、セパレーシヨン制御及びハイカツト
制御を行なうFMステレオ受信機における雑音低
減回路において、マルチパス妨害が発生していて
も所定の強電界時にはハイカツト制御を阻止して
高域を減衰させないことにより雑音による聴感上
の違和感を低減することを特徴としている。
そしてこの特徴に基づく本実施例の主要構成要
件は、受信信号からマルチパス成分信号を得るマ
ルチパス成分抽出手段と、受信信号から電界強度
に応じた信号を得る電界強度検出手段と、強電界
を判定する判定手段と、両信号に基づいてセパレ
ーシヨン制御及びハイカツト制御を行なう制御手
段と、強電界の判定時にセパレーシヨン制御のみ
を行うようにハイカツト制御を阻止するハイカツ
ト制御阻止手段と、から成る。
即ち、第1図に示すように、端子1に受信信号
に応じたSメータ出力電圧が供給されると、前記
マルチパス成分抽出手段としての増幅器2、負整
流器3等によりマルチパス成分信号が得られる。
またこのSメータ出力電圧は受信信号から電界
強度検出手段により得られた電界強度に応じた電
界強度信号に対応するもので、該電界強度信号が
前記判定手段としての比較器8により基準信号
V0に基づいて所定の強電界か否か判定され、判
定信号を得る。
そしてこの判定信号により強電界と判定された
時には、前記ハイカツト阻止制御手段としての切
換え制御回路9及び切換えスイツチ11により
HCC7を非動作にしてハイカツト制御を阻止す
る。
この結果、マルチパス妨害が発生していても、
強電界時にはハイカツト制御を阻止して高域を減
衰させず、SNC6のセパレーシヨン制御動作の
みのステレオ→モノラル状態の切換えを行うの
で、雑音による聴感上の違和感を低減できる。
以下更に上記実施例を詳述する。
電界強度に対応するSメータ出力電圧を比較器
8の−入力端子に入力し、+入力端子に基準電圧
(比較電圧)V0を入力し、Sメータ出力電圧が基
準電圧V0より高ければ、比較器8の出力が“高
レベル”になり、切換え制御回路9のトリガ信号
となる。こりトリガ信号により切換え制御回路9
がスイツチ11を切るために制御信号を出力す
る。他方、Sメータ出力電圧が基準電圧V0より
低ければ、比較器8の出力は“低レベル”にな
り、スイツチ11をオンするように、切換え制御
回路9が動作する。
ここで、切換え制御回路9は、HCC動作の切
換えスイツチ11が頻繁にオン−オフを繰り返す
ことを避けるために、ヒステリシス特性を持つて
いる。切換えスイツチ11はアナログスイツチで
構成される。
第2図aは基準電圧V0よりSメータ出力電圧
が下がつた場合のSメータ出力電圧、比較器8の
出力および切換え制御回路9の出力の関係を示
す。この場合には、比較器8の出力が“高レベ
ル”になり、その後時間T後に切換え制御回路9
の出力が“高レベル”となる。同図bは頻繁にS
メータ出力電圧が基準電圧V0と交叉する場合を
示し、この場合には比較器8の出力は“高”、
“低”という状態を繰り返す。しかし、切換え制
御回路9はTだけ遅れて切換わるのでその出力は
1回変化するだけである。
切換え制御回路には、マイクロコンピユータ等
を利用することも可能である。すなわち、ある一
定時間内に比較器出力が高レベルになる回数を計
数し、ある一定回数以上になつたとき切換え制御
信号を出すようにプログラムすればよい。
H 発明の効果 以上説明したように本発明によれば、電界強度
が所定値以上の充分なレベルの時にはマルチパス
妨害が発生しても、分離度の制御が行われるだけ
で、高域減衰の制御は行われない。従つて従来の
ようにステレオ受信機でありながら、モノラル状
態の高域減衰という異和感をもたせる事態を避け
ることができる。
【図面の簡単な説明】
第1図は、本発明によるステレオ雑音低減装置
の構成を示すブロツク図、第2図は切換え制御回
路の動作を説明するための図、第3図は従来のス
テレオ雑音低減装置の構成を示すブロツク図、第
4図は電界強度に対するSメータ出力電圧の関係
を示すグラフ、第5図はSNC、HCCの動作を説
明するための図、第6図はマルチパス発生時の電
界強度の変化を示す図である。 1……Sメータ出力端子、2……増幅器、3…
…負整流器、4……加算器、5……時定数用コン
デンサ、6……SNC、7……HCC、8……比較
器、9……切換え制御回路、10……基準電圧電
源、11……切換えスイツチ。

Claims (1)

  1. 【特許請求の範囲】 1 受信信号からマルチパス成分信号を抽出する
    マルチパス成分抽出手段と、上記受信信号から電
    界強度に応じた電界強度信号を得る電界強度検出
    手段と、前記マルチパス成分信号と、上記電界強
    度信号とに基づいて、セパレーシヨン制御及びハ
    イカツト制御を行なう制御手段と、を有するFM
    ステレオ受信機におけるステレオ雑音低減回路に
    おいて、前記電界強度信号が、所定の基準信号に
    基づいて所定の強電界か否かを判定し判定信号を
    得る判定手段と、上記判定信号により、強電界と
    判定された時には、前記ハイカツト制御を阻止す
    るハイカツト制御阻止手段と、を備えたことを特
    徴とするFMステレオ受信機における雑音低減回
    路。 2 上記ハイカツト制御阻止手段は、前記判定信
    号に応答して所定時間遅延後に所定のヒステリシ
    ス特性に基づいて動作することを特徴とする特許
    請求の範囲第1項記載のFMステレオ受信機にお
    ける雑音低減回路。
JP11616085A 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置 Granted JPS61274436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11616085A JPS61274436A (ja) 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11616085A JPS61274436A (ja) 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置

Publications (2)

Publication Number Publication Date
JPS61274436A JPS61274436A (ja) 1986-12-04
JPH0556054B2 true JPH0556054B2 (ja) 1993-08-18

Family

ID=14680260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11616085A Granted JPS61274436A (ja) 1985-05-29 1985-05-29 Fmステレオ受信機におけるステレオ雑音低減装置

Country Status (1)

Country Link
JP (1) JPS61274436A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418266Y2 (ja) * 1986-09-30 1992-04-23

Also Published As

Publication number Publication date
JPS61274436A (ja) 1986-12-04

Similar Documents

Publication Publication Date Title
US5432854A (en) Stereo FM receiver, noise control circuit therefor
US5465411A (en) Diversity receiver with switching noise reduction
KR900012446A (ko) 결합된 디엠파시스 회로 및 노이즈 브랜커
JPS6139731A (ja) 雑音検出器
JP3018634B2 (ja) Fm雑音低減回路
EP1150426A3 (en) Synthesizer receiver
JPH06152449A (ja) Rds受信機
JPH0556054B2 (ja)
US6064870A (en) Interference detection circuit having amplitude frequency domain defined discrimination
JP3213495B2 (ja) ノイズ除去回路
JPH02194736A (ja) Fmラジオ受信機
JP4160269B2 (ja) Fmラジオ受信機
JPH1188207A (ja) Fm受信機におけるノイズキャンセラ
JP2004129162A (ja) 受信方法及び受信装置
JPH01255331A (ja) Fmステレオ受信機
JPH0521372B2 (ja)
JPS646604Y2 (ja)
JPS585041A (ja) ダイバ−シテイ受信装置
JPH0334728A (ja) Fm受信機におけるノイズ抑圧装置
JPS6259938B2 (ja)
JPH0339965Y2 (ja)
JPH0430839Y2 (ja)
JP2583757B2 (ja) 音場制御回路
JPH0314848Y2 (ja)
JPH08316925A (ja) マルチパスノイズ低減装置