JPS61267367A - 薄膜半導体装置の低温形成法 - Google Patents

薄膜半導体装置の低温形成法

Info

Publication number
JPS61267367A
JPS61267367A JP10819785A JP10819785A JPS61267367A JP S61267367 A JPS61267367 A JP S61267367A JP 10819785 A JP10819785 A JP 10819785A JP 10819785 A JP10819785 A JP 10819785A JP S61267367 A JPS61267367 A JP S61267367A
Authority
JP
Japan
Prior art keywords
thin film
phosphorus
implanted
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10819785A
Other languages
English (en)
Inventor
Akio Mimura
三村 秋男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10819785A priority Critical patent/JPS61267367A/ja
Publication of JPS61267367A publication Critical patent/JPS61267367A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は薄膜半導体装置の形成法に係り、特に低温で形
成するのに好適な、薄膜半導体装置の形成法に関する。
〔発明の背景〕
絶縁基体上に形成した薄膜半導体装置は、高速LSI、
3次元LSI、液晶駆動用アクティブマトリックス等に
使われる。ところで、3次元LSIの場合は下に形成し
た素子を破壊しない低温で上層の素子を形成することが
必要である。一方、液晶駆動用アクティブマトリックス
等の光を透過さく1) せて使う素子で、大型素子を形成するには、安価なガラ
ス基板を使うのが有利であり、この場合には、ガラスの
歪温度約600℃以下で素子を形成することが必要とな
る。
ここで具体例を示しながら、従来技術の問題点を説明す
る。
第2図に従い、薄膜半導体装置の基本的な形成法を示す
。ここでは半導体としてシリコンを例に述べる。(a)
において、モノシランSiH4を約600℃で熱分解し
、ガラス基板1の上に厚さ約0.5μmの多結晶シリコ
ン2を形成し、ホトリソグラフィ法で島状に分離する。
(b)において、気相化学反応により、シリコン酸化膜
3を2000人の厚さに形成し、この上にさらにゲート
多結晶シリコン4を形成する。
(c)において、ホトリソグラフィ法によって、シリコ
ン酸化膜3、ゲート多結晶シリコン4を加工する。次に
、ソース・ドレインを形成するため、リンをイオン注入
する。
(d)において、シリコン酸化膜、ナイトライドなどの
保護膜5を形成する。次に約600 ’Cで3時間熱処
理してイオン注入したリンを活性化させソース・ドレイ
ンを形成する。次に、ソース・ドレインのコンタクト穴
を形成する。
(e)において、AQを蒸着し、電極6を形成し、基本
的なnチャンネル型MO8素子が形成されている。
以上のように、基本的には約600℃以下の温麿セ薄膜
半導体装置の形成が可能である。しがし、この様な素子
では、信頼性に関する次の様な問題点がある。
第3図は従来技術で形成した薄膜MO8FETのゲート
電圧〜ドレイン電流特性を示す。Aは素子形成初期の特
性で正常な特性を示し、ゲート電圧が零の時のリーク電
流が低い。しかし、一種の信頼性試験である、高温ゲー
ト電圧ストレス試験を行なった後は、Bに示す様な波形
となり、リーク電流が増加してしまう。これは、ゲート
絶縁膜及び界面の不安定性によるものである。高温プロ
セスを使うと、半導体層を熱酸化して信頼性の高い、界
面の安定した絶縁膜を形成することができる。しかし、
低温プロセスでは熱酸化では実用的な厚い膜が形成でき
ないため、気相化学反応を利用することになるが、低温
の反応のため膜内体の信頼性が低く、また裸の半導体層
上に形成するため、界面が汚染され易く不安定性を助長
する。
以上述べた様に、単なる従来の方法で形成した薄膜半導
体装置には、ゲート絶縁膜に起因する不゛安定性が存在
する。
i’、7なお、低温の薄膜半導体装置の形成法の公知例
として、阿、 Matsui他の実験例がJ、Appl
、 phys。
旦5.  (6) 1590 (1984)に述べられ
ている。
〔発明の目的〕
本発明の目的は、低温で形成する薄膜半導体装置の不安
定性を解消できる形成法を提供することにある。
〔発明の概要〕
本発明は、低温で形成した簿膜半導体装置の不安定性が
、グー1〜絶縁膜に起因することに着目し、特定種のイ
オン注入により、絶縁膜及び界面のゲツタリング(浄化
)を行なうことにより、特性の安定化を計ることを特徴
とする。
〔発明の実施例〕
高温プロセスでは、本発明で目的とするゲッタリング作
用を、リン拡散で行なっている。すなわち、ゲート絶縁
膜上にリンを約900℃でデポジションしたり、ゲート
絶縁膜上に堆積したゲート多結晶シリコンにイオン注入
したリンを拡散させることによりゲート絶縁膜をゲッタ
リングすることができる。すなわち、ゲート絶縁膜の特
性の安定のためには、リンのようなゲッタリング作用の
ある元素を拡散させれば良いことになる。
すなわち、低温プロセスで、気相化学反応で形成したゲ
ート絶縁膜にリンのゲッタリング作用を応用すれば良い
ことになる。しかし、例ば600℃以下の低温では拡散
現象は起らず、従来の拡散法では十分なゲッタリング効
果は得られない。
以下、本発明の一実施例を第1図により説明する。
(a)において、モノシランSiH4を約600℃で熱
分解し、ガラス基板1の上に厚さ約0.5μmの多結晶
シリコン2を形成し、ホトリングラフィ法で島状に分離
する。
(b)において、化学的洗浄を行った後、モノシランS
iH4と酸素によりシリコン酸化膜3を2000人の厚
さに形成する。ここで、本発明の特徴である、ゲッタリ
ング作用のための、リンのイオン注入を行なう。加速電
圧80KeV、ドーズ量IX 10”an−”で、ゲー
ト酸化膜のほぼ中央の位置にイオン注入する。次に、注
入したリンの活性化及びゲッタリング作用を起すために
、600℃で約2時間熱処理する。
(c)において、ゲート多結晶シリコン4を形成後、従
来技術と同様にホトリソグラフィ法によってゲートを加
工する。次にソース・ドレインを形成するために、3 
X 10”co−”、 70KeVでリンをイオン注入
する。
(d)において、保護膜5を形成し、熱処理してソース
・ドレインを形成し、コンタクト穴を形成する。
(e)において、ソース・ドレインの電極6を形成する
以上の本発明による工程で形成した薄膜半導体装置はゲ
ートのストレス試験でも安定した特性を示し、高い信頼
性を示す。
以」二の実施例では、ゲッタリング作用を得るためにリ
ンをイオン注入したが、この他に塩素イオン、水素イオ
ン等も同様な効果を示し、複数のイオン種を用いた場合
は相乗的な効果を持つ。
以上では、半導体としてシリコンを例にとったがゲルマ
ニウムや化合物半導体にも応用が可能である。また多結
晶半導体について述べてきたが、レーザー等で再結晶化
した単結晶膜や非晶質にも応用できる。
〔発明の効果〕
以上述べた本発明によれば、低温で形成する薄膜半導体
装置の不安定性を解消でき、信頼性の高い素子を得るこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する薄膜半導体装置の
部分断面図、第2図は従来技術を説明する薄膜半導体装
置の部分断面図、第3図は従来技術による薄膜半導体装
置の特性図である。 1・・・ガラス基板、2・・・多結晶シリコン、3・・
・シリコン酸化膜、4・・・ゲート多結晶シリコン、5
・・・保第 2 田

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁基体上の半導体層に電界効果形薄膜半導体装置
    を形成する方法において、ゲート絶縁膜にゲツタリング
    作用のあるイオン種をイオン注入することを特徴とする
    、薄膜半導体装置の低温形成法。
JP10819785A 1985-05-22 1985-05-22 薄膜半導体装置の低温形成法 Pending JPS61267367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10819785A JPS61267367A (ja) 1985-05-22 1985-05-22 薄膜半導体装置の低温形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10819785A JPS61267367A (ja) 1985-05-22 1985-05-22 薄膜半導体装置の低温形成法

Publications (1)

Publication Number Publication Date
JPS61267367A true JPS61267367A (ja) 1986-11-26

Family

ID=14478474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10819785A Pending JPS61267367A (ja) 1985-05-22 1985-05-22 薄膜半導体装置の低温形成法

Country Status (1)

Country Link
JP (1) JPS61267367A (ja)

Similar Documents

Publication Publication Date Title
JP2779289B2 (ja) 薄膜トランジスタの製造方法
JPH0377329A (ja) 半導体装置の製造方法
JPH0457098B2 (ja)
JP2000091570A5 (ja)
JPS6269666A (ja) イオン注入法
JPS61263273A (ja) 薄膜半導体装置の製造方法
JPS5917243A (ja) 半導体装置の製造方法
JPS61267367A (ja) 薄膜半導体装置の低温形成法
JPH0272634A (ja) 半導体装置
JPH03163876A (ja) 半導体装置
JPS6146069A (ja) 半導体装置の製造方法
JP2864658B2 (ja) 薄膜トランジスタの製造方法
JP2001036078A (ja) Mos型トランジスタ及びその製造方法
JP2681281B2 (ja) Mis電界効果半導体装置の製造方法
JP3090089B2 (ja) 半導体装置の製造方法
JPH01220438A (ja) 半導体装置の製造方法
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH01147869A (ja) 半導体装置の製造方法
JPS631071A (ja) 薄膜半導体装置
JPS6288328A (ja) 半導体装置の製造方法
JPS61203682A (ja) 半導体装置及びその製造方法
JPH11214386A (ja) 半導体及び半導体基板表面の絶縁膜の形成方法
JPS592191B2 (ja) 半導体装置用電極の製造方法
JPH0567067B2 (ja)
JPH0526350B2 (ja)