JPH0567067B2 - - Google Patents
Info
- Publication number
- JPH0567067B2 JPH0567067B2 JP2725187A JP2725187A JPH0567067B2 JP H0567067 B2 JPH0567067 B2 JP H0567067B2 JP 2725187 A JP2725187 A JP 2725187A JP 2725187 A JP2725187 A JP 2725187A JP H0567067 B2 JPH0567067 B2 JP H0567067B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- manufacturing
- semiconductor device
- impurity
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000013043 chemical agent Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 12
- 230000006378 damage Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体基板と上層配線層との直接接触
（Buried ContactまたはDirect Contact）を用い
る半導体装置の製造方法に関する。
（Buried ContactまたはDirect Contact）を用い
る半導体装置の製造方法に関する。
（従来の技術）
従来のベリードコンタクト技術の一例を第３図
に示す。即ちこのコンタクトの形成方法として
は、第３図ａの如く半導体基板１上に素子間分離
領域２、ゲート絶縁膜３を形成後、第３図ｂの如
くコンタクト部分のみ化学薬品（NH4F等）によ
りエツチングしてコンタクト孔４を形成し、その
後、低圧化学的気相成長法により多結晶シリコン
層５を堆積するが、この時、炉内でSi基板上に成
長する自然酸化膜を除去するために、前処理とし
て弗化水素系薬品処理を行なうが、この時コンタ
クト部分以外のゲート絶縁膜３もエツチングされ
てしまう。また上記自然酸化膜を充分除去しきれ
ないでコンタクト抵抗が高くなるおそれもあつ
た。また多結晶シリコン層５の堆積後、不純物拡
散層６を形成するための拡散法として、良好なコ
ンタクトをとるために高濃度のPOCl3による液体
源拡散プロセスを用いるため、第３図ｃに示すよ
うに拡散深さも大きく、第４図の如く７の部分の
素子分離特性特にパンチスルー特性が悪化するも
のであつた。
に示す。即ちこのコンタクトの形成方法として
は、第３図ａの如く半導体基板１上に素子間分離
領域２、ゲート絶縁膜３を形成後、第３図ｂの如
くコンタクト部分のみ化学薬品（NH4F等）によ
りエツチングしてコンタクト孔４を形成し、その
後、低圧化学的気相成長法により多結晶シリコン
層５を堆積するが、この時、炉内でSi基板上に成
長する自然酸化膜を除去するために、前処理とし
て弗化水素系薬品処理を行なうが、この時コンタ
クト部分以外のゲート絶縁膜３もエツチングされ
てしまう。また上記自然酸化膜を充分除去しきれ
ないでコンタクト抵抗が高くなるおそれもあつ
た。また多結晶シリコン層５の堆積後、不純物拡
散層６を形成するための拡散法として、良好なコ
ンタクトをとるために高濃度のPOCl3による液体
源拡散プロセスを用いるため、第３図ｃに示すよ
うに拡散深さも大きく、第４図の如く７の部分の
素子分離特性特にパンチスルー特性が悪化するも
のであつた。
（発明が解決しようとする問題点）
従来のベリードコンタクトは、上記のようにゲ
ート絶縁膜の信頼性、コンタクト抵抗、基板中へ
の不純物拡散長等に問題があつた。
ート絶縁膜の信頼性、コンタクト抵抗、基板中へ
の不純物拡散長等に問題があつた。
本発明は上記実情に鑑みてなされたもので、ゲ
ート絶縁膜の信頼性を向上し、基板中への不純物
拡散長を極力抑制した低コンタクト抵抗が実現で
きる半導体装置の製造方法を提供するものであ
る。
ート絶縁膜の信頼性を向上し、基板中への不純物
拡散長を極力抑制した低コンタクト抵抗が実現で
きる半導体装置の製造方法を提供するものであ
る。
［発明の構成］
（問題点を解決するための手段と作用）
本発明は、半導体基板上に素子間分離を行ない
素子領域を形成する工程と、前記基板上にゲート
絶縁膜を形成する工程と、堆積前処理を省略する
か或いは弗化水素酸系以外の化学薬品で処理した
後、多結晶シリコン（第１の導電層）を堆積する
工程と、基板とコンタクトをとる領域のみエツチ
ング除去する工程と、例えば多結晶シリコン等の
第２の導電層を、その後の不純物イオン注入時の
平均飛程RPを考慮して即ちRPが基板付近にくる
程度の膜厚分だけ堆積する工程と、前記第１の導
電層中の含有不純物と同タイプの不純物をイオン
注入する工程と、その後の不純物活性化をフアー
ネスアニールまたはランプサーマルアニールによ
り行なう工程を具備することを特徴とする。この
ようにして、第１の導電膜でゲート絶縁膜を保護
した状態でコンタクト孔の自然酸化膜を除去でき
るので、ゲート絶縁膜が損傷を受けない。また不
純物イオン注入で上記自然酸化膜が損傷或いは破
壊されるので、低濃度の不純物の不純物導入（イ
オン注入）で済むから、従来技術で用いた液体源
による不純物ドーピングに比べ、基板内に形成さ
れる不純物拡散深さが小さく、将来のデバイスス
ケーリングに対して適する。またコンタクト抵抗
は、イオン注入時のイオンミキシング効果（損傷
或いは破壊）が期待できることから、低比抵抗で
かつ安定したものとなる。
素子領域を形成する工程と、前記基板上にゲート
絶縁膜を形成する工程と、堆積前処理を省略する
か或いは弗化水素酸系以外の化学薬品で処理した
後、多結晶シリコン（第１の導電層）を堆積する
工程と、基板とコンタクトをとる領域のみエツチ
ング除去する工程と、例えば多結晶シリコン等の
第２の導電層を、その後の不純物イオン注入時の
平均飛程RPを考慮して即ちRPが基板付近にくる
程度の膜厚分だけ堆積する工程と、前記第１の導
電層中の含有不純物と同タイプの不純物をイオン
注入する工程と、その後の不純物活性化をフアー
ネスアニールまたはランプサーマルアニールによ
り行なう工程を具備することを特徴とする。この
ようにして、第１の導電膜でゲート絶縁膜を保護
した状態でコンタクト孔の自然酸化膜を除去でき
るので、ゲート絶縁膜が損傷を受けない。また不
純物イオン注入で上記自然酸化膜が損傷或いは破
壊されるので、低濃度の不純物の不純物導入（イ
オン注入）で済むから、従来技術で用いた液体源
による不純物ドーピングに比べ、基板内に形成さ
れる不純物拡散深さが小さく、将来のデバイスス
ケーリングに対して適する。またコンタクト抵抗
は、イオン注入時のイオンミキシング効果（損傷
或いは破壊）が期待できることから、低比抵抗で
かつ安定したものとなる。
（実施例）
以下図面を参照して本発明の一実施例を説明す
る。第１図は同実施例を示すもので、Ｎタイプコ
ンタクトの場合である。まずＰタイプの半導体基
板１１に（ウエル構造の場合はＰウエル上に）素
子間分離領域１２を形成することにより素子領域
を形成する。次にこの素子領域にゲート酸化膜
（100〜150Å程度）１３を形成した後、堆積前処
理を行なわないか、或いは弗化水素酸を含まない
化学薬品で処理後、低圧化学的気相成長法により
第１の導電層例えば多結晶シリコン膜１４を3000
Å程度堆積する。その後POCl3液体源を用い、リ
ン不純物を1020〜1021cm-3程度ドーピングし（第
１図ａ）、フオトマスクを用いてフオトレジスト
をコンタクト部分のみ除去した後、反応性イオン
エツチング及びNH4F液を用いて半導体基板が露
出するまでエツチングしコンタクト孔１５を形成
する（第１図ｂ）。その後第２の導電層例えば多
結晶シリコン膜１６を500Å程度堆積した後、シ
リコン中の拡散係数が比較的小さい75As+イオン
を用いて、加速ｘ［keV］、ドーズ量１〜５×1015
cm-2程度イオン注入するが（第１図ｃ）、この時
イオン分布或いは酸化膜へのダメージ分布の最大
が、コンタクト部において基板１１と多結晶シリ
コン膜１６の界面近傍にくるように上記ｘを設定
する。またこのとき RP＋ασ＜（第１の導電層膜厚） ＋（第２の導電層の膜厚） となるように上記膜厚を考慮することが望まし
い。ここでRPは不純物イオン注入時の平均飛程、
σはその標準偏差、αは係数（α＝４〜５）であ
る。その後、不純物の活性化は、通常のフアーネ
スアニールの場合800〜900℃で行ない、ラピツド
サーマルアニールの場合1000〜1100℃数秒程度行
なうものである。
る。第１図は同実施例を示すもので、Ｎタイプコ
ンタクトの場合である。まずＰタイプの半導体基
板１１に（ウエル構造の場合はＰウエル上に）素
子間分離領域１２を形成することにより素子領域
を形成する。次にこの素子領域にゲート酸化膜
（100〜150Å程度）１３を形成した後、堆積前処
理を行なわないか、或いは弗化水素酸を含まない
化学薬品で処理後、低圧化学的気相成長法により
第１の導電層例えば多結晶シリコン膜１４を3000
Å程度堆積する。その後POCl3液体源を用い、リ
ン不純物を1020〜1021cm-3程度ドーピングし（第
１図ａ）、フオトマスクを用いてフオトレジスト
をコンタクト部分のみ除去した後、反応性イオン
エツチング及びNH4F液を用いて半導体基板が露
出するまでエツチングしコンタクト孔１５を形成
する（第１図ｂ）。その後第２の導電層例えば多
結晶シリコン膜１６を500Å程度堆積した後、シ
リコン中の拡散係数が比較的小さい75As+イオン
を用いて、加速ｘ［keV］、ドーズ量１〜５×1015
cm-2程度イオン注入するが（第１図ｃ）、この時
イオン分布或いは酸化膜へのダメージ分布の最大
が、コンタクト部において基板１１と多結晶シリ
コン膜１６の界面近傍にくるように上記ｘを設定
する。またこのとき RP＋ασ＜（第１の導電層膜厚） ＋（第２の導電層の膜厚） となるように上記膜厚を考慮することが望まし
い。ここでRPは不純物イオン注入時の平均飛程、
σはその標準偏差、αは係数（α＝４〜５）であ
る。その後、不純物の活性化は、通常のフアーネ
スアニールの場合800〜900℃で行ない、ラピツド
サーマルアニールの場合1000〜1100℃数秒程度行
なうものである。
第１図のような方法によれば、同図ｂに示され
る如く多結晶シリコン膜１４でゲート酸化膜１３
を保護した状態でコンタクト部の自然酸化膜を除
去するから、ゲート酸化膜１３が損傷を受けな
い。またコンタクト部以外の多結晶シリコン膜厚
を大にして、イオン注入でコンタクト部の自然酸
化膜のみ破壊するから、良好にコンタクト抵抗を
小にできる。また上記のようにイオン注入でもコ
ンタクト部の自然酸化膜が損傷あるいは破壊され
るので、低濃度の不純物導入（イオン注入）で済
むから、第１図ｃ、第２図に示される如くイオン
注入により基板内に形成される不純物拡散領域１
７の深さが小になり、素子分離特性への影響が小
になる。またイオン注入に、質量が大きい例えば
Asを用いると、自然酸化膜への損傷エネルギー
が大であること、拡散係数が小になり、この点で
も素子分離特性への影響が小になる。
る如く多結晶シリコン膜１４でゲート酸化膜１３
を保護した状態でコンタクト部の自然酸化膜を除
去するから、ゲート酸化膜１３が損傷を受けな
い。またコンタクト部以外の多結晶シリコン膜厚
を大にして、イオン注入でコンタクト部の自然酸
化膜のみ破壊するから、良好にコンタクト抵抗を
小にできる。また上記のようにイオン注入でもコ
ンタクト部の自然酸化膜が損傷あるいは破壊され
るので、低濃度の不純物導入（イオン注入）で済
むから、第１図ｃ、第２図に示される如くイオン
注入により基板内に形成される不純物拡散領域１
７の深さが小になり、素子分離特性への影響が小
になる。またイオン注入に、質量が大きい例えば
Asを用いると、自然酸化膜への損傷エネルギー
が大であること、拡散係数が小になり、この点で
も素子分離特性への影響が小になる。
なお本発明は上記実施例のみに限られず種々の
応用が可能である。例えば第２の導電層１６とし
て多結晶シリコンを用いたが、高融点メタルを用
いてもよい。
応用が可能である。例えば第２の導電層１６とし
て多結晶シリコンを用いたが、高融点メタルを用
いてもよい。
［発明の効果］
以上説明した如く本発明によれば、ゲート絶縁
膜の信頼性を向上し、基板中への不純物拡散長を
極力抑制し、低コンタクト抵抗を実現できるもの
である。
膜の信頼性を向上し、基板中への不純物拡散長を
極力抑制し、低コンタクト抵抗を実現できるもの
である。
第１図、第２図は本発明の一実施例の工程説明
図、第３図、第４図は従来装置の工程説明図であ
る。 １１……半導体基板、１２……素子分離領域、
１３……ゲート絶縁膜、１４……第１の導電層、
１５……コンタクト孔、１６……第２の導電層、
１７……イオン注入による不純物拡散層。
図、第３図、第４図は従来装置の工程説明図であ
る。 １１……半導体基板、１２……素子分離領域、
１３……ゲート絶縁膜、１４……第１の導電層、
１５……コンタクト孔、１６……第２の導電層、
１７……イオン注入による不純物拡散層。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板とその上層配線層との直接接触構
造を有する半導体装置の製造方法において、前記
半導体基板上に素子間分離領域で隔離された素子
領域を形成する工程と、前記素子領域にゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜上に第
１の導電層を堆積する工程と、前記第１の導電層
とゲート絶縁膜に対し前記半導体基板と上層配線
層との直接接触を得るための領域にコンタクト孔
を開孔する工程と、前記コンタクト孔及び第１の
導電層上に第２の導電層を、その後の不純物イオ
ン注入時の平均飛程が前記第２の導電層と半導体
基板とのほぼ境界付近に来る膜厚分だけ堆積する
工程と、前記第２の導電層に前記第１の導電層内
不純物と同型の不純物をイオン注入する工程と、
該工程のイオン注入の不純物活性化を行なう工程
とを具備したことを特徴とする半導体装置の製造
方法。 ２ 前記第１の導電層は、堆積前処理を行なわな
いか、或いは弗化水素酸を含まない化学薬品で処
理後、低圧化学的気相成長法により堆積するもの
であることを特徴とする特許請求の範囲第１項に
記載の半導体装置の製造方法。 ３ 前記イオン注入時の平均飛程をRP、標準偏
差をσ、係数をαとした時、 RP＋ασ＜（第１の導電層膜厚） ＋（第２の導電層の膜厚） の関係があることを特徴とする特許請求の範囲第
１項に記載の半導体装置の製造方法。 ４ 前記第２の導電層が多結晶シリコンあるいは
高融点メタルであることを特徴とする特許請求の
範囲第１項に記載の半導体装置の製造方法。 ５ 前記第２の導電層内の不純物活性化法とし
て、フアーネスアニール法或いはランプサーマル
アニール法を用いることを特徴とする特許請求の
範囲第１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2725187A JPS63196064A (ja) | 1987-02-10 | 1987-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2725187A JPS63196064A (ja) | 1987-02-10 | 1987-02-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63196064A JPS63196064A (ja) | 1988-08-15 |
| JPH0567067B2 true JPH0567067B2 (ja) | 1993-09-24 |
Family
ID=12215857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2725187A Granted JPS63196064A (ja) | 1987-02-10 | 1987-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63196064A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685204A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-02-10 JP JP2725187A patent/JPS63196064A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63196064A (ja) | 1988-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326722A (en) | Polysilicon contact | |
| US4716451A (en) | Semiconductor device with internal gettering region | |
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| JPH08250484A (ja) | 安定な砒素ドープ半導体素子の製造方法 | |
| JPH0567067B2 (ja) | ||
| US5994737A (en) | Semiconductor device with bird's beak | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100251990B1 (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| KR960011639B1 (ko) | 티타늄 실리사이드를 이용한 얇은 접합 형성 방법 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100315016B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| KR100272609B1 (ko) | 반도체 소자의 금속배선 방법 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH11214540A (ja) | 半導体装置の製造方法 | |
| JPH04199637A (ja) | 半導体装置の製造方法 | |
| JPS6358823A (ja) | 半導体装置の製造方法 | |
| JPH05291290A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| KR960019780A (ko) | 얕은 접합층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |