JPS61236098A - Ｒｏｍプログラム制御装置 - Google Patents
Ｒｏｍプログラム制御装置Info
- Publication number
- JPS61236098A JPS61236098A JP60075745A JP7574585A JPS61236098A JP S61236098 A JPS61236098 A JP S61236098A JP 60075745 A JP60075745 A JP 60075745A JP 7574585 A JP7574585 A JP 7574585A JP S61236098 A JPS61236098 A JP S61236098A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- ram
- memory
- ram2
- rom1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶装置の制御におけるＲＯＭプログラムの制
御層ｌに関する。
御層ｌに関する。
従来、ＲＯＭプログラムはＲＡＭ等でプログラムの動作
ｔ−ｇ認後、Ｒ，０Ｍ書込み器等によシ几ＯＭに格納し
、このＲＯＭに修正が必要な場会は、修正したプログラ
ムを再［ＲＯＭ％込み器によシ１（、ＯＭに格納してい
た。
ｔ−ｇ認後、Ｒ，０Ｍ書込み器等によシ几ＯＭに格納し
、このＲＯＭに修正が必要な場会は、修正したプログラ
ムを再［ＲＯＭ％込み器によシ１（、ＯＭに格納してい
た。
なければならず簡単にＲＯＭプログラムｋｑｂ正するこ
とができないという欠点がめった。
とができないという欠点がめった。
本発明の目的は、このような欠点を解決し、ＲＯＭプロ
グラムｔ−容易に修正できるようにしたＲＯＭプログラ
ム制御装置を提供することにある。
グラムｔ−容易に修正できるようにしたＲＯＭプログラ
ム制御装置を提供することにある。
本発明のＲＯＭプログラム制御装置は、ＲＯＭ（読出し
専用メモリ）と、このＲＯＭと同一アドレスにマツピン
グされたＲＡＭ（ランダムアクセスメモリ）と、これら
ＲＯＭ−ｂよびＲＡＭの人出力をいずれか一方に切換え
る切換部と、前記ＲＯＭノ内容を前記ＲＡＭＫ：複写す
る制御手段と、前記ＲＯＭの修正すべ＠同各を記憶する
修正用ノ（ツクアップメモリと、このバックアップメモ
リの修正内容によシ前記ＲＡＭの内容１０正するメモリ
修正手段とを含み構成される〇 〔実施例〕 次に本発明について図面を参照して説明する。
専用メモリ）と、このＲＯＭと同一アドレスにマツピン
グされたＲＡＭ（ランダムアクセスメモリ）と、これら
ＲＯＭ−ｂよびＲＡＭの人出力をいずれか一方に切換え
る切換部と、前記ＲＯＭノ内容を前記ＲＡＭＫ：複写す
る制御手段と、前記ＲＯＭの修正すべ＠同各を記憶する
修正用ノ（ツクアップメモリと、このバックアップメモ
リの修正内容によシ前記ＲＡＭの内容１０正するメモリ
修正手段とを含み構成される〇 〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のハードウェア構成會示すブ
ロック図であり、プログラムが格納されているＲＵＭ
１と、このＲＯＭＩと同じアドレスにマツピングされて
いるＲＡＭ２と、これらＲＯＭ１とＲＡＭ２の切換えを
行なうバス（ＢＵＳ）切換部３と、電池６等にバックア
ップされている０ＭＯ８メモリ４と、ＣＰＵ５とｔ含み
構成される０ 第２図は第１図のＣＰＵからＲＯＭ、ＲＡ−Ｍ及びＣＭ
ＯＳメモリの見え方を示したメモリマツプ図である。Ｒ
ＯＭ１とＲ，ＡＭ２は、同一メモリ空間に位置している
ため、同時に動作させることができず、ＢＵＳ切換切換
釦３りどちらか一方がＣＰＵ５と接続され、このＣＰＵ
５に接続されたもののみが動作する。一方、ＣＭＯＳメ
モリ４にはＲＯＭ１を修正するための情ｄ（Ｒ，０Ｍ内
のアドレス及び修正コード）が格納されている。この８
０Ｍ１内のプログラムをＣＭＯＳメモリ４内の情報で修
正すると、軒たに修正されたＲＯＭＩが作成される仕組
となっている。
ロック図であり、プログラムが格納されているＲＵＭ
１と、このＲＯＭＩと同じアドレスにマツピングされて
いるＲＡＭ２と、これらＲＯＭ１とＲＡＭ２の切換えを
行なうバス（ＢＵＳ）切換部３と、電池６等にバックア
ップされている０ＭＯ８メモリ４と、ＣＰＵ５とｔ含み
構成される０ 第２図は第１図のＣＰＵからＲＯＭ、ＲＡ−Ｍ及びＣＭ
ＯＳメモリの見え方を示したメモリマツプ図である。Ｒ
ＯＭ１とＲ，ＡＭ２は、同一メモリ空間に位置している
ため、同時に動作させることができず、ＢＵＳ切換切換
釦３りどちらか一方がＣＰＵ５と接続され、このＣＰＵ
５に接続されたもののみが動作する。一方、ＣＭＯＳメ
モリ４にはＲＯＭ１を修正するための情ｄ（Ｒ，０Ｍ内
のアドレス及び修正コード）が格納されている。この８
０Ｍ１内のプログラムをＣＭＯＳメモリ４内の情報で修
正すると、軒たに修正されたＲＯＭＩが作成される仕組
となっている。
第３図は第１図のＲＡＭに修正するためのプログラムの
フローチャートである。本フローチャートで示さｎたプ
ログラムはｌ（，０Ｍ起動直後に起動される。
フローチャートである。本フローチャートで示さｎたプ
ログラムはｌ（，０Ｍ起動直後に起動される。
まず、ステップ１１でバス切換部３がバス７をＲＯＭ１
側に切換える。次に、ステップ１２では、ＣＰＵ５が凡
ＯＭＩから１＠読取って一時記憶し、次のステップ１３
でバス切洪部３がＲＡＭ２＠に切換られ、ステップ１４
でＣＰＵ５がＲＯＭ１から読取った１讃を几ＡＭ２に誓
込む。次のステップ１５では、ＲＯＭ１の内容がＲＡＭ
２に書込まれたか否かを判定し、最後まで書込まれてい
ない時にはステップ１１に戻って最後までＲＡＭ２への
書込みが行われる。最後までＲＡＭ２への書込みがなさ
れると、ステ、プ１６でＣＭＯＳメそす４の内容を基に
してＲＡＭ２の内容修正を行う。
側に切換える。次に、ステップ１２では、ＣＰＵ５が凡
ＯＭＩから１＠読取って一時記憶し、次のステップ１３
でバス切洪部３がＲＡＭ２＠に切換られ、ステップ１４
でＣＰＵ５がＲＯＭ１から読取った１讃を几ＡＭ２に誓
込む。次のステップ１５では、ＲＯＭ１の内容がＲＡＭ
２に書込まれたか否かを判定し、最後まで書込まれてい
ない時にはステップ１１に戻って最後までＲＡＭ２への
書込みが行われる。最後までＲＡＭ２への書込みがなさ
れると、ステ、プ１６でＣＭＯＳメそす４の内容を基に
してＲＡＭ２の内容修正を行う。
したがって、ＲＯＭの代シに修正されたＲＡＭを用いれ
ば、実質的にＲＯＭを修正したものと同等のメモリが得
られる。
ば、実質的にＲＯＭを修正したものと同等のメモリが得
られる。
以上説明したように１本発明は、ＲＯＭと同一アドレス
にマツピングされたＲＡＭと、修正用ＣＭＯＳメモリと
を利用することＫよシ、ＲＯＭプログラムを簡単に修正
して動作させることができる効果がある。
にマツピングされたＲＡＭと、修正用ＣＭＯＳメモリと
を利用することＫよシ、ＲＯＭプログラムを簡単に修正
して動作させることができる効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図のメモリマツプ、第３図は第１図の修正プログラムを
作成するためのフローチャートである。図において、 １・・・・・・ＲＯＭ、２・・・・・・ＲＡＭ、３・・
・・・・バス切換部、４・・・・・・ＣＭＯＳメモリ、
５・・・・・・ＣＰＵ、５・・・・・・を池、７・・・
・・・バス、 である。 葛１区 躬２図 ８３区
図のメモリマツプ、第３図は第１図の修正プログラムを
作成するためのフローチャートである。図において、 １・・・・・・ＲＯＭ、２・・・・・・ＲＡＭ、３・・
・・・・バス切換部、４・・・・・・ＣＭＯＳメモリ、
５・・・・・・ＣＰＵ、５・・・・・・を池、７・・・
・・・バス、 である。 葛１区 躬２図 ８３区
Claims (1)
- ＲＯＭ（読出し専用メモリ）と、このＲＯＭと同一ア
ドレスにマッピングされたＲＡＭ（ランダムアクセスメ
モリ）と、これらＲＯＭおよびＲＡＭの入出力をいずれ
か一方に切換える切換部と、前記ＲＯＭの内容を前記Ｒ
ＡＭに複写する制御手段と、前記ＲＯＭの修正すべき内
容を記憶する修正用バックアップメモリと、このバック
アップメモリの修正内容により前記ＲＡＭの内容を修正
するメモリ修正手段とを含むＲＯＭプログラム制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075745A JPS61236098A (ja) | 1985-04-10 | 1985-04-10 | Ｒｏｍプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075745A JPS61236098A (ja) | 1985-04-10 | 1985-04-10 | Ｒｏｍプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61236098A true JPS61236098A (ja) | 1986-10-21 |
Family
ID=13585115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075745A Pending JPS61236098A (ja) | 1985-04-10 | 1985-04-10 | Ｒｏｍプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61236098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169897A (ja) * | 1987-01-07 | 1988-07-13 | Nec Corp | バツクアツプ方式 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794844A (en) * | 1980-12-03 | 1982-06-12 | Hitachi Ltd | Data processor |
| JPS5940399A (ja) * | 1982-08-31 | 1984-03-06 | Toshiba Corp | 情報処理装置 |
| JPS5985545A (ja) * | 1982-11-09 | 1984-05-17 | Fujitsu Ltd | システムｒｏｍ内容修正処理方式 |
| JPS6126154A (ja) * | 1984-07-16 | 1986-02-05 | Matsushita Electric Ind Co Ltd | リ−ドオンリメモリの等価的内容追加修正装置 |
-
1985
- 1985-04-10 JP JP60075745A patent/JPS61236098A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794844A (en) * | 1980-12-03 | 1982-06-12 | Hitachi Ltd | Data processor |
| JPS5940399A (ja) * | 1982-08-31 | 1984-03-06 | Toshiba Corp | 情報処理装置 |
| JPS5985545A (ja) * | 1982-11-09 | 1984-05-17 | Fujitsu Ltd | システムｒｏｍ内容修正処理方式 |
| JPS6126154A (ja) * | 1984-07-16 | 1986-02-05 | Matsushita Electric Ind Co Ltd | リ−ドオンリメモリの等価的内容追加修正装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169897A (ja) * | 1987-01-07 | 1988-07-13 | Nec Corp | バツクアツプ方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002236589A (ja) | コンピュータシステムのｂｉｏｓデータ格納装置及びその駆動方法 | |
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JPS61236098A (ja) | Ｒｏｍプログラム制御装置 | |
| JPH0552278B2 (ja) | ||
| JPS59226958A (ja) | メモリ−装置 | |
| JPH07160392A (ja) | キーコード可変キーボード | |
| JP2000207190A (ja) | ファ―ムウェアプログラム書き換え方式及びその方法 | |
| JPS58178404A (ja) | シ−ケンスコントロ−ラの外部演算ユニツト | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JP2704040B2 (ja) | マイクロコンピュータ | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JPH03256128A (ja) | プログラムロード方法 | |
| JPH0731640B2 (ja) | ディスクアクセス制御方式 | |
| JPS62226357A (ja) | イニシアル・プログラム・ロ−ド方式 | |
| JP3040828U (ja) | Ｒｏｍを実装したボードコンピュータ | |
| JPS61275951A (ja) | イニシヤル・プログラム・ロ−ド処理方式 | |
| JPS6289109A (ja) | プログラマブル・コントロ−ラ | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH01102643A (ja) | データ処理システム | |
| JPS5878203A (ja) | プログラマブル・コントロ−ラ | |
| JPH03135628A (ja) | 端末装置 | |
| JPS63159905A (ja) | プログラマブルコントロ−ラの入出力強制オン／オフ方式 | |
| JPS636600U (ja) | ||
| JPH02156317A (ja) | 初期設定方式 |