JPS61234624A - 可聴信号をプログラマブルに移相するディジタル装置と方法 - Google Patents

可聴信号をプログラマブルに移相するディジタル装置と方法

Info

Publication number
JPS61234624A
JPS61234624A JP61042071A JP4207186A JPS61234624A JP S61234624 A JPS61234624 A JP S61234624A JP 61042071 A JP61042071 A JP 61042071A JP 4207186 A JP4207186 A JP 4207186A JP S61234624 A JPS61234624 A JP S61234624A
Authority
JP
Japan
Prior art keywords
signal
phase
frequency
input
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61042071A
Other languages
English (en)
Other versions
JPH0779238B2 (ja
Inventor
ジエームス・ハワード・エルダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS61234624A publication Critical patent/JPS61234624A/ja
Publication of JPH0779238B2 publication Critical patent/JPH0779238B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching
    • H04B1/48Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/16Networks for phase shifting
    • H03H11/20Two-port phase shifters providing an adjustable phase shift
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、電気信号を処理するための移相回路の分野に
関する。本発明は区画式(eel 1ular)通信シ
ステムに特定用途を有し、特にこのような装置における
監視用可聴信号音をプログラマブルに移相する(位相を
変位させる)装置および方法に関する。
区画式通信システムは広く用いられかつ複雑になって来
ている。区画式通信システムは複数の区画を有し、各区
画は少なくとも1つの主局を含み、この主局はその区画
内の多くの移動局と(典型的にはその区画内またはその
区画に隣接して設けられた遠隔制御される固定速受信所
を介して)通信を行うようになっている。−区画内の移
動局は主局に対して通信を行い、主局はこの通信を通常
の地1−電話線を介して所望の宛先へ向けて転送する。
移動局が1つの区画から別の区画に移動した時には、前
の区画の遠くなった局との通信を停止し、進入した区画
内の同様な局との通信を設定しなければならない。この
移動と種々の局との間の通信を同期させるために、固定
局から監視用可聴信号音(SAT)が発信される。移動
局はSATを受信して、この信号音を固定局に再送信し
、この再送信号音の位相誤差が±20度以下になるよう
にしなければならない。
各移動局の送受信機が相異なる位相誤差を伝送の際に与
えることがあり、また移動局は再送信号音の位相誤差に
影響を与えるような速度で移動することがあるので、各
移動局はSATに対して±20度以下の位相誤差で再送
信号音を発生するため再送信号音の位相を調節できなけ
ればならない。
従って、各移動局において再送信される可聴信号音を調
節可能に移相できる回路を備える必要がある。更に、こ
のような回路を大量生産するために、各回路は各移動局
の特定の無線装置に対応して異なる位相調節ができなけ
ればならない。
アナログ手段により可聴信号音を移相てきる回路が知ら
れている。このような回路は必然的に大形になり、製造
コストが高くなる。この大形の回路は移動局内の大きな
場所を占め、従って移動局のコストを増大するとともに
、車両内に都合良く移動局を置くことを更に困難にして
いる。
このため、主としてディジタル回路を使用し、低コスト
で小型のパッケージにして製造することができる可聴信
号音移相回路に対する要望がある。
このようなディジタル回路は相異なる移動局において必
要とされる種々の移相量を調節するために調節可能なも
のでなければならない。集積回路に集積化することがで
きるプログラマブル・ディジタル移相回路が最も好適な
ものであり、このような回路を本発明により提供する。
発明の概要 本発明は比較的低い周波数の監視用可聴信号音(SAT
) 、例えば従来の区画式無線システムにおいて用いら
れている5970Hz、6000Hzまたは6030H
zの監視用可聴信号の移相をプログラマブルに調節する
装置および方法を提供することにある。
SATは受信した後で位相ロックループ(PLL)によ
り基準信号音に位相ロックされる。通常、発振器が位相
ロックループ中に設けられ、この発振器は高い周波数の
信号を発生し、この周波数は分周されて基準信号音を形
成する。しかしながら、この基準信号音の位相はディジ
タルのプログラミング入力信号に対応する量だけ調節さ
れる。このため、基準信号音は、PLLのろ部としてS
ATに位相ロックされていても、発振器に対して位相を
調節することができる。位相ロックループの発振器は高
い周波数の信号を出力し、この信号は低い周波数のSA
T (即ち、実際には調節可能に移相された発振器出力
を分周した同様な低い周波数)に調節可能に位相ロック
される。この位相調節された高い周波数の信号は取り出
され、分周した後、またはそのま\正弦波発圧器に出力
され、この発生器は受信したSATに対して同様に調節
された位相を有する出力信号音を発生する。このように
して、受信したSATに対して±20度以下になるよう
に(例えば適当にプログラムされた制御回路の制御の下
に)調整された位相誤差を有する送信出力信号音が発生
される。
回路の動作および構成は次に説明する好適実施例から更
に明確になるであろう。
好適実施例の説明 第1図は本発明のろ実施例の構成図を示す。SATは通
常の無線受信機の弁別器(図示せず)に受信される。弁
別器(例えばFM弁別器)は受信し復調した信号を通常
の帯域フィルタ11に供給する。このフィルタは例えば
スイッチ式コンデンサ型フィルタで構成される。このよ
うな回路にスイッチ式コンデンサ型帯域フィルタを使用
することは、このフィルタの入力の信号に対する選択性
が良好であり、かつ所与の周波数および位相を有する矩
形波の入力信号音を通常の位相検出器13の第1の入力
13aに供給するという点で有利である。電圧制御発振
器(VCO)15、または他の適当な制御型発振器が位
相検出器13の出力によって(例えば通常のPLLルー
プのフィルタ23を介して)制御され、出力15aに入
力信号音の周波数の2n倍の周波数を有する出力を発生
する。これはPLLが2 の分周器(例えば、カウンタ
17)を有しているからである。
カウンタ17の各状態(各状態はそれぞれ相異なるnビ
ットのディジタル・ワードに対応している)はPLLの
基本人力周波数の360/2  度の位相の変位を表わ
している。カウンタの出力は最下位ビット(LSB)か
ら取り出され、そして基本周波数の矩形波を出力する(
即ち、LSBは常に状態ゼロにおいて低レベルになり、
状態(n−1) 2   においては高レベルになる。ここで、デコーダ
19およびラッチ21かない場合には、通常のディジタ
ルPLL回路が形成され、ここにおいてPLL動作の最
高周波数は循還するカウンタの状態の数(即ち2°)に
よって決定される。
本発明では、デコーダ19を使用してPLLループ内に
制御された位相の変位を導入する。ディジタル・プログ
ラミング信号を2°個の状態のデコーダ回路で使用して
、デコーダが、カウンタの疑似的な「開始」状態として
、循環的に生じるnビット・ワードの2 個の状態の内
の1つを解読し選択するようにする。例えば、デコーダ
19は解読「1」出力および解読「2」出力を有してお
り、これらの出力によってラッチ21は所望の基本周波
数すなわち速度で切換え(ioggle)られ、またV
CO出力およびカウンタ17に対して位相が制御されて
いる。
例えば、PLLが所与の位相に調節されるべきであると
いうことを表わすディジタル・プロゲラミング信号(例
えば、nビット・ワード)をデコーダ19が受信した時
には、この□特定のプログラミング信号による指令(例
えば、カウンタの状態Mを検出した時の解読「1」)は
、それに応じた位相調節された出力信号を発生するため
に使用される。このプログラムされたカウンタの状態M
が、カウンタ17から循環的に受信す・る複数のnビッ
ト・ワードの内から検出された時、解読「1」出力は高
レベルになる。解読「2丁゛出力は状態M+2 (n 
1)モジューロnの検出時(これは解読「1」出力が高
レベルになってから基本周波数の出力の半サイクル後に
発生する)に高レベルになるようにプログラムされてい
る。実際の構成においては、第2の解読は、MSBを除
くカウンタの全てのビ(n−1) ットが状態MおよびM+2    に対して同じであり
、かつMSBは常に状態M+2(n−1)において所望
の時間に反転されるので、1つの追加のゲートを必要と
するだけである。例えば、状態Mが10・進の状態51
に等しいように選択された場合には、プログラミング入
力信号は2進の00’010(n−4) 1である。そして、状態M、+2    はM+32に
等しく、これは37(10進で)に等しく、またこれは
2進では100・101に等しい。
これらの2つの解読された出力は、状態Mにおいて低レ
ベルになり、状態M +2 ””において高レベルにな
る矩形波を発生するようにラッチ21を切換える。この
矩形波は位相検出器13の入力13bに供給される基準
信号音を構成する。
位相検出器13は、この実施例においては2つの矩形波
入力を受信し、これらの信号音間の位相差に対応する差
信号を発生する。この差信号は通常の低域通過フィルタ
(23)に供給され、このフィルタはVCO15の入力
にろ波された(即ち、短期間に渡って平均化された)可
変制御信号を供給する。このためVCO15は入力のS
ATに調□節可能に「位相ロック」された2n倍の高い
周波数の信号を発生する。          □VC
O15の出力は入力のSATに対して制御された位相変
位を有しているので、これは、入力のSAT対して位相
が等しい即ち特定の限界内にある位相制御された返答(
transpond )用の5AT(即ち、区画式固定
局に送り返す5AT)を発生するために使用される。第
1図の実施例においては、この所望の出力は通常の正弦
波発生器25を使用することによって得られ、この正弦
波発生器はカウンタ17によって制御され、このカウン
タ17は勿論VCO15の出力とすでに同期している。
例えは、カウンタ17によって循還的に発生される複数
のnビット・ワードの各々からのいくつかのビットまた
は全てのビットを正弦波発生器25で使用して、受信し
た入力のSATに対して位相かロックされ調節された基
本周波数の出力信号音を発生する゛。代りの方法として
は、本技術分野の者によって理解されるように、他の適
当な通常の出力波形発生器を(破線によって示すように
)VCO出力で直接駆動してもよい。
第1図に示す全ての構成要素はPLLのフィルタ23と
VCO15の周波数決定素子(例えば抵抗27およびコ
ンデンサ29)とを除いて集積回路に集積することかで
きる。従って、この回路は大部分か容易にCMO8−I
Cに集積化できるものである。このような集積回路は大
量生産することができ、その各々は特定の移動用トラン
シーバーにおいて使用された場合その特定の移動局に必
要な条件に合わせて決定したそれぞれのプログラミング
信号人力(例えは、その特定のトランシーバに対して工
場において特別にプログラムされたROMから供給され
るような入力)を備えている。
所望により、このような必要条件は、使用時の状態に合
わせてプログラミング信号を適切な値に維持するように
適切な制御回路によって連続的または反復的にそして自
動的に決定することができる。
第2図は本発明の別の実施例の構成図であり、この図に
おいて第1図の実施例と同じ構成要素には同じn号が付
されている。
第2図の実施例の構成および動作方法は、第1図の実施
例のラッチ21および位相検出器13の代りに通常のエ
ツジ感知型位相検出器31が設けられている以外は本質
的に第1図の実施例と同じである。エツジ感知型位相検
出器31はデコーダ19の1つのプログラムされた出力
の前縁を検出する。この前縁はプログラムされた状態M
に対応している。従って、エツジ感知型位相検出器31
は直接矩形波の基準信号音を矩形波の入力信号音と比較
して、差信号をフィルタ23に供給する。
本技術分野に専門知識を有5する者++は、カラン □
り17かいくつかの計数状態をスキップしくそのように
指令された時)、デコーダ19の移相された出力に等価
なMSB出力を形成するように制御rできることが理解
されよう。所望の結果を達成するようにPLL回路内に
制御された位相変位を導入する他の方法も考えられよう
第3図は本発明の最も好適と思われる実施例の構成図で
ある。再び、第1図と同じ構成要素には同じ符号が付さ
れている。
SATは弁別器(図示せず)で受信され、この弁別器は
スイッチ式コンデンサ型帯域フィルタ39に受信した信
号音を供給する。多くの区画式通信システムの動作にお
いては、SATは5970Hz、6000Hzまたは6
030Hzの周波数で送信される。そして、スイッチ式
コンデンサ型帯域フィルタ39はこれらの周波数の対応
する1つ(例えば、約6000Hz)を有する矩形波の
入力信号音を位相検出器13に供給する。■C015は
2n (例えば、2°=64)倍の高い周波数の信号(
例えば約384kH2の周波数を有する信号)を発生す
る。この高い周波数の信号は通常力ウシタ17によって
26=64分の1に分周され、所望の約600(lHz
の基本周波数を発生する。潜在的なタイミング問題を避
けるために、カウンタ17の最下位ビット部分は通常の
2ビット同期カウンタ去構成し、残りの(例えば、4つ
の)−1−位ビット段は簡単なリップル・カウンタで構
成するのか好ましい。
通常のプログラマブルnビット状態デコーダ19は、ク
ウンタ17に接続されていて、2°個の状態の内の所望
の1つが生じた時に解読出力を発生するように設定する
ことができる。所望の解読状態のプログラミングは、通
常プログラミング入力を介して適切な6ビツトのプログ
ラミング信号を供給することによって行なわれる。例え
ば、状態Mが選択された場合、解読「1」出力は、状態
Mに対応するカウンタからの6ビツト・ワードが検出さ
れた時、高レベル状態になる。状態M+2 (n−1)
モジューロnに対応するカウンタからの6ビツト・ワー
ドが検出された時、解読「2」出力が高レベルになる。
このため、入力のSATの基本周波数で動作する(実際
の■CO出力に対して)位相調節された信号に対応する
相補的な信号が解読「1」および解読「2」出力に発生
される。
解読「1」および解読「2」出力信号はノア・ゲート4
5を有するRSラッチに供給される。第3図かられかる
ように、RSラッチ21の出力は、調節された位相およ
び基本周波数に等しい周波数を有する矩形波の基準信号
音を構成する。この基準信号音は位相検出器13に供給
されて、その位相が入力信号音の位相と比較される。そ
れから位相差に対応する差信号がフィルタ23を介して
供給されVCO15に供給されて、これを制御する。
通常のウオルシュ(Walsh )関数回路25を用い
て、6ビツトのカウンタ17から3つの最下位ビット出
力を受信してもよい。
本発明を最も実際的で好適であると考える実施例につい
て説明したが、本発明はこの開示した実施例に限定され
るものではなく、本発明の趣旨の範囲内に含まれる種々
の変更および等価な構成を含むものであり、特許請求の
範囲はこのようなすべての変更および等価な構造を含む
ものと解釈されたい。
4、簡単な図面の説明 第1図は本発明のろ実施例の構成図であり、第2図は本
発明の別の実施例の構成図であり、第3図は本発明の最
も好適と考えられる実施例の構成図である。

Claims (1)

  1. 【特許請求の範囲】 1、ディジタル式プログラマブル移相回路であって、 第1および第2の入力を有し、該第1の入力の入力電気
    信号と前記第2の入力の基準電気信号との相対的な位相
    を比較して、検出した位相差を表わす出力を発生する位
    相検出器手段と、 前記位相検出器手段に接続され、該位相検出器手段の出
    力によって制御された周波数を有する出力信号を発生す
    る制御可能な発振器と、 前記発振器の出力を受信するように接続され、前記位相
    検出器手段の第2の入力に供給される分周された基準信
    号を導き出す分周手段とを有し、前記分周手段が、前記
    基準信号と前記発振器の出力との間にディジタル式にプ
    ログラマブル位相変位を生じさせるためにディジタル・
    プログラミング入力に応じて前記基準信号の位相の変位
    を制御するディジタル式プログラマブル回路を含んでい
    ることを特徴とするディジタル式プログラマブル移相回
    路。 2、ディジタル式プログラマブル移相回路であって、 入力信号を受信する入力、および該入力信号に対して位
    相ロックされ、かつ移相された出力信号を発生する出力
    を有するディジタル位相ロックループを有し、 該ディジタル位相ロックループがディジタル・プログラ
    ミング入力信号に従って前記移相された出力を発生する
    ように内部にディジタル式にプログラマブルな移相回路
    を含んでいることを特徴とするディジタル式プログラマ
    ブル移相回路。 3、プログラマブル可聴信号移相装置であって、位相φ
    _1および周波数f_1を有する第1の入力信号を受信
    し、該位相を第2の入力に供給される同じ周波数の第2
    の信号の位相と比較する位相比較手段と、 前記入力信号周波数より高い周波数f_2を有する信号
    を発生する発振器手段と、 前記発振器手段に接続され、前記高い周波数f_2の信
    号を分周して、位相φ_2および周波数f_1を有する
    信号を発生する分周手段と、 前記分周手段に接続され、プログラミング信号を受信す
    るプログラミング入力を有し、前記位相φ_2を前記プ
    ログラミング信号に対応する量Δだけ調節し、この調節
    された信号を前記位相比較手段の第2の入力に供給する
    プログラミング手段と、前記基本周波数f_1を有する
    が、前記プログラミング信号の値に対応した量だけ位相
    φ_1に対して調節された位相を有する信号を発生する
    ように接続された出力手段と、 を有するプログラマブル可聴信号移相装置。 4、特許請求の範囲第3項記載のプログラマブル可聴信
    号移相装置において、前記プログラミング手段が、 前記プログラミング信号によって決定された相対的な位
    相でかつ周波数f_1で循還的に繰り返す第1および第
    2の出力を発生する、前記分周手段に接続されたディジ
    タル信号デコーダと、前記第1および第2のデコーダ出
    力に接続され、前記周波数f_1を有する位相調節され
    た矩形波の基準信号を発生するラッチ手段とを有するプ
    ログラマブル可聴信号移相装置。 5、特許請求の範囲第4項記載のプログラマブル可聴信
    号移相装置において、前記発振器手段が電圧制御発振器
    (VCO)で構成されているプログラマブル可聴信号移
    相装置。 6、特許請求の範囲第5項記載のプログラマブル可聴信
    号移相装置において、前記位相比較手段、前記分周手段
    、前記プログラミング手段、前記出力手段、前記ラッチ
    手段および前記VCOの全てが、前記VCO内のいくつ
    かの周波数決定要素を除いて共通の集積回路に集積され
    ているディジタル回路であるプログラマブル可聴信号移
    相装置。 7、特許請求の範囲第6項記載のプログラマブル可聴信
    号移相装置において、前記位相比較手段の入力の前に前
    記第1の入力信号を予め処理するスイッチ式コンデンサ
    型帯域フィルタが接続されているプログラマブル可聴信
    号移相装置。 8、特許請求の範囲第6項記載のプログラマブル可聴信
    号移相装置において、前記出力手段が前記発振器手段か
    らの前記高い周波数f_2の出力信号を分周した信号と
    同期した正弦波を発生する正弦波発生手段を含んでいる
    プログラマブル可聴信号移相装置。 9、特許請求の範囲第8項記載のプログラマブル可聴信
    号移相装置において、前記正弦波発生手段がウォルシュ
    (Walsh)関数回路を有するプログラマブル可聴信
    号移相装置。 10、特許請求の範囲第3項記載のプログラマブル可聴
    信号移相装置において、前記位相比較手段が、 前記プログラミング手段および前記第1の入力信号に接
    続され、前記第1の入力信号および前記位相調節された
    信号のそれぞれのエッジを検出して、前記第1の入力信
    号および前記位相調節された信号間の位相差に対応する
    誤差信号を発生するエッジ感知型位相検出手段と、 前記誤差信号を受信し、前記発振器手段を制御する為の
    ろ波信号を発生する低域通過フィルタ手段とを有するプ
    ログラマブル可聴信号移相装置。 11、特許請求の範囲第10項記載のプログラマブル可
    聴信号移相装置において、前記発振器手段が電圧制御発
    振器(VCO)を有するプログラマブル可聴信号移相装
    置。 12、特許請求の範囲第11項記載のプログラマブル可
    聴信号移相装置において、前記分周手段、前記プログラ
    ミング手段、前記エッジ感知型位相検出手段、前記出力
    手段および前記VCOの全てが前記VCO内のいくつか
    の周波数決定要素を除いて共通の集積回路に集積されて
    いるディジタル回路であるプログラマブル可聴信号移相
    装置。 13、特許請求の範囲第12項記載のプログラマブル可
    聴信号移相装置において、前記第1の入力信号を予め処
    理するスイッチ式コンデンサ型帯域フィルタが設けられ
    ており、前記分周手段がnビットのカウンタを含み、前
    記プログラミング手段がプログラマブル・デコーダを含
    み、前記出力手段が正弦波を発生する手段を有するプロ
    グラマブル可聴信号移相装置。 14、特許請求の範囲第3項記載のプログラマブル可聴
    信号移相装置において、前記分周された信号が(周波数
    f_1で)循環的に繰り返す複数のnビット・ワードを
    解読することによって導き出され、各々の相次ぐnビッ
    ト・ワードはそれぞれ前記基本周波数f_1における3
    60/2度づつの位相変位を表わしており、前記プログ
    ラミング手段がディジタルのnビットの状態プログラミ
    ング信号を受信して、この状態プログラミング信号に従
    って前記複数のnビット・ワードを解読するプログラマ
    ブル可聴信号移相装置。 15、入力可聴信号音信号を受信して、該入力可聴信号
    音の位相に対して制御可能に調節された位相を有する出
    力可聴信号音を発生するプログラマブル可聴信号移相装
    置であって、 前記入力可聴信号音信号を受信し、位相φ_1および周
    波数f_1を有するろ波された入力可聴信号音信号を発
    生する帯域フィルタ手段と、 前記ろ波された入力可聴信号音と位相φ_1を有する同
    様な周波数の基準可聴信号音を受信し、前記ろ波された
    入力可聴信号音および前記基準可聴信号音間の位相差に
    比例する差信号を発生する位相検出器手段と、 前記差信号を受信し、前記差信号によって制御された周
    波数f_2を有する発振器出力信号を発生する発振器手
    段と、 前記発振器出力信号を受信し、基本周波数f_1で循環
    的に繰り返す複数個のnビット・ディジタル信号を発生
    するnビットのカウンタ手段であって、前記nビット信
    号の各々は最上位ビット(MSB)および最下位ビット
    (LSB)を有し、各々の前記nビット信号は前記基本
    周波数f_1の360/2^n度の位相変位を表わして
    いる当該nビットのカウンタ手段と、 前記nビット・ディジタル信号を受信するように接続さ
    れ、状態プログラミング入力、解読1出力および解読2
    出力を有し、少なくとも前記MSBを受信すると共に前
    記nビット信号の少なくとも1つに対応する状態プログ
    ラミング信号を受信して、プログラムされた状態が前記
    nビットのカウンタ手段で検出された時に検出信号を前
    記解読1出力に発生し、前記解読1出力の信号より(周
    波数f_1の)半サイクル後に前記解読2出力に検出信
    号を発生するデコーダ手段と、 前記解読1出力および解読2出力の前記検出信号を受信
    して、前記位相検出器手段に供給するための前記基準可
    聴信号音を発生するラッチ手段と、前記カウンタ手段に
    接続され、前記少なくとも1つのLSBを受信して、前
    記入力可聴信号音信号の位相φ_1に対して、前記プロ
    グラミング信号に対応する量だけ調節された位相を有す
    る周波数f_1の前記出力可聴信号音信号を発生する正
    弦波発生手段と、を有するプログラマブル可聴信号移相
    装置。 16、特許請求の範囲第15項記載のプログラマブル可
    聴信号移相装置において、前記解読1出力および解読2
    出力の前記検出信号が前記カウンタ手段の状態Mおよび
    状態M+2^(^n^−^1^)モジューロnに対応し
    て変移する矩形波を形成するプログラマブル可聴信号移
    相装置。 17、特許請求の範囲第15項記載のプログラマブル可
    聴信号移相装置において、前記入力可聴信号音および前
    記基準可聴信号音が両者とも矩形波であるプログラマブ
    ル可聴信号移相装置。 18、特許請求の範囲第15項記載のプログラマブル可
    聴信号移相装置において、前記帯域フィルタ手段がスイ
    ッチ式コンデンサ型帯域フィルタを有しているプログラ
    マブル可聴信号移相装置。 19、特許請求の範囲第15項記載のプログラマブル可
    聴信号移相装置において、前記位相検出器手段および前
    記発振器手段の間に、前記差信号を受信して、前記発振
    器手段を制御するためのろ波された差信号を発生するフ
    ィルタ手段が接続されているプログラマブル可聴信号移
    相装置。 20、可聴信号をプログラマブルにディジタル式に移相
    する方法であって、 位相φ_1および周波数f_1を有する入力信号を受信
    し、 該入力信号の周波数f_1より高い周波数f_2を有す
    る信号を発生し、 前記高い周波数f_2の信号を分周して、周波数f_1
    を有する第2の信号を発生し、 ディジタル・プログラミング信号に対応する量だけ前記
    第2の信号の位相を調節し、 前記位相調節された第2の信号を前記入力信号に対して
    位相ロックし、 前記プログラミング信号のディジタル値に対応する量だ
    け位相φ_1に対して調節された位相φ_2を有する周
    波数f_1の信号を出力する各ステップを有する方法。 21、特許請求の範囲第20項記載の方法において、前
    記分周するステップが、前記高い周波数f_2の信号を
    受信し、前記周波数f_1で複数のnビットの循環的に
    繰り返すワードを発生するステップを有し、各nビット
    ・ワードが360/2^n度の位相変位に対応している
    方法。 22、特許請求の範囲第21項記載の方法において、前
    記位相を調節するステップが、前記複数個のnビット・
    ワードを受信し、前記nビット・ワードの1つ(M)を
    指令するプログラミング信号を受信し、該プログラミン
    グ信号(M)に従って周波数f_1の位相調節された信
    号を発生するステップを有する方法。 23、特許請求の範囲第22項記載の方法において、前
    記位相調節された信号を発生するステップが、前記nビ
    ット・ワードのMの値およびM+2^(^n^−^1^
    )モジューロnの値に対応して変移する位相調節された
    矩形波信号を発生するステップを有する方法。 24、特許請求の範囲第20項記載の方法において、前
    記出力ステップが、前記高い周波数f_2の信号を受信
    し、前記入力信号の位相φ_1に比較して前記プログラ
    ミング信号に対応する量だけ調節された位相φ_2を有
    する前記基本周波数f_1の正弦波を発生するステップ
    を有する方法。 25、可聴信号をプログラマブルに移相する方法であっ
    て、 入力信号を受信して、位相φ_1および周波数f_1を
    有する矩形波入力信号音を発生し、高い周波数f_2を
    有する信号を発生し、 前記高い周波数f_2の信号のサイクルを計数して、周
    波数f_1で繰り返される複数のnビット・ワードを発
    生し、前記各ワードは最上位ビット(MSB)および2
    つの最下位ビット(LSB)を有し、各々のnビット・
    ワードは前記基本周波数f_1における360/2^n
    度の位相変位を表わし、 前記nビット・ワードの1つ(M)に対応するディジタ
    ル・プログラミング信号を受信することによって前記複
    数のnビット・ワードの内の所定のワードの発生時を解
    読し、前記ワードMが検出された時に第1の解読信号を
    発生し、ワードM+2^(^n^−^1^)ジューロn
    が検出された時に第2の解読信号を発生し、 切換え装置内で前記第1および第2の解読信号をラッチ
    して、前記プログラミング信号に対応する量だけ調節さ
    れた位相φ_2および基本周波数f_1を有する矩形波
    基準信号音を発生し、前記基準信号音および前記入力信
    号音の位相差を検出して、該位相差に対応する差信号を
    発生し、前記差信号をろ波して、前記高い周波数の信号
    が周波数f_2=2^nf_1になるように前記ろ波さ
    れた差信号を前記高い周波数の信号を発生するステップ
    に供給し、 少なくとも前記LSBを受信して、前記プログラミング
    信号に対応する量だけ調節された位相を有する前記周波
    数f_1の正弦波可聴信号音出力信号を発生する各ステ
    ップを有する方法。
JP61042071A 1985-03-01 1986-02-28 可聴信号をプログラマブルに移相するディジタル装置と方法 Expired - Lifetime JPH0779238B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/707,375 US4626796A (en) 1985-03-01 1985-03-01 Digital apparatus and method for programmably phase shifting an audio tone
US707375 2003-12-09

Publications (2)

Publication Number Publication Date
JPS61234624A true JPS61234624A (ja) 1986-10-18
JPH0779238B2 JPH0779238B2 (ja) 1995-08-23

Family

ID=24841455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042071A Expired - Lifetime JPH0779238B2 (ja) 1985-03-01 1986-02-28 可聴信号をプログラマブルに移相するディジタル装置と方法

Country Status (7)

Country Link
US (1) US4626796A (ja)
JP (1) JPH0779238B2 (ja)
KR (1) KR860007791A (ja)
DE (1) DE3605991A1 (ja)
DK (1) DK94986A (ja)
FR (1) FR2578371A1 (ja)
GB (1) GB2171864A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221016A (ja) * 1987-12-18 1989-09-04 Unisys Corp 広偏移トラッキングフィルタ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819196A (en) * 1985-10-17 1989-04-04 Ampex Corporation Digital-based phase control system
IT1184024B (it) * 1985-12-17 1987-10-22 Cselt Centro Studi Lab Telecom Perfezionamenti ai circuiti ad aggancio di fase numerici
NL8603249A (nl) * 1986-12-22 1988-07-18 Philips Nv Inrichting voor het decoderen van een stereomultiplexsignaal.
US4873491A (en) * 1987-10-19 1989-10-10 Wilkins Jeffrey K Phase shift circuit utilizing a variable time delay line
DE3821040C2 (de) * 1988-06-22 1996-11-28 Burkhard Prof Dr Ing Schiek Mehrstufiger Einseitenbandversetzer
US4885554A (en) * 1988-12-16 1989-12-05 Tektronix, Inc. Phase-offset signal generator
DE3918161A1 (de) * 1989-06-03 1990-12-06 Broadcast Television Syst Schaltung zur einstellung einer phasenverschiebung
JPH0396015A (ja) * 1989-09-08 1991-04-22 Oki Electric Ind Co Ltd 高速デジタルpll装置
FI87026C (fi) * 1989-12-01 1992-11-10 Nokia Mobile Phones Ltd Pao en digital faslaosningskrets baserad frekvensdetektor
EP0472356B1 (en) * 1990-08-16 1994-03-30 Fujitsu Ten Limited Speech recognition apparatus for a vehicle, using a microphone arrangement to determine the seat from which a command is generated
US5206889A (en) * 1992-01-17 1993-04-27 Hewlett-Packard Company Timing interpolator
US5552750A (en) * 1995-09-05 1996-09-03 Motorola, Inc. Method and apparatus for determining an instantaneous phase difference between two signals
US5982807A (en) 1997-03-17 1999-11-09 Harris Corporation High data rate spread spectrum transceiver and associated methods
US6603801B1 (en) 1998-01-16 2003-08-05 Intersil Americas Inc. Spread spectrum transceiver for use in wireless local area network and having multipath mitigation
US6678310B1 (en) 1998-01-16 2004-01-13 Intersil Americas Inc Wireless local area network spread spectrum transceiver with multipath mitigation
DE19802065B4 (de) * 1998-01-21 2014-04-30 Continental Automotive Gmbh Taktmodulator für ein Digitalsystem
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit
US6674772B1 (en) * 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
US6952431B1 (en) 1999-10-28 2005-10-04 Rambus Inc. Clock multiplying delay-locked loop for data communications
WO2003019720A1 (en) 2001-08-23 2003-03-06 Ems Technologies, Inc. Microstrip phase shifter
US6788165B2 (en) 2002-11-08 2004-09-07 Ems Technologies, Inc. Variable power divider
US7221239B2 (en) 2002-11-08 2007-05-22 Andrew Corporation Variable power divider

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466759U (ja) * 1977-10-19 1979-05-11
JPS59101926A (ja) * 1982-12-02 1984-06-12 Fujitsu Ltd クロツク発生回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021757A (en) * 1976-04-08 1977-05-03 Rca Corporation Phase lock-loop modulator using an arithmetic synthesizer
GB2140234B (en) * 1983-05-17 1986-07-23 Marconi Instruments Ltd Signal generators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466759U (ja) * 1977-10-19 1979-05-11
JPS59101926A (ja) * 1982-12-02 1984-06-12 Fujitsu Ltd クロツク発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221016A (ja) * 1987-12-18 1989-09-04 Unisys Corp 広偏移トラッキングフィルタ

Also Published As

Publication number Publication date
DE3605991A1 (de) 1986-09-04
US4626796A (en) 1986-12-02
JPH0779238B2 (ja) 1995-08-23
KR860007791A (ko) 1986-10-17
FR2578371A1 (fr) 1986-09-05
GB8604218D0 (en) 1986-03-26
DK94986D0 (da) 1986-02-28
DK94986A (da) 1986-09-02
GB2171864A (en) 1986-09-03

Similar Documents

Publication Publication Date Title
JPS61234624A (ja) 可聴信号をプログラマブルに移相するディジタル装置と方法
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
JP2806059B2 (ja) 位相同期ループシンセサイザ
JP2007037123A (ja) 自動周波数制御ループ回路
US5486792A (en) Method and apparatus for calculating a divider in a digital phase lock loop
JPH04507333A (ja) 位相検波器
EP0164785B1 (en) Electric circuit arrangement comprising a phase control-circuit
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
US4626787A (en) Application of the phaselock loop to frequency synthesis
KR19990063159A (ko) 무선수신방법 및 장치
US6316973B1 (en) Transmission timing adjusting circuit and method
JPH0715321A (ja) 分周用回路装置
JP2853595B2 (ja) Pll周波数シンセサイザ
JP2000148281A (ja) クロック選択回路
JP3246459B2 (ja) 刻時同期方法及び刻時同期回路
JPH09261019A (ja) 同期回路
EP0691745A1 (en) Method and device for phase-shifting a signal
JPS62120735A (ja) 周波数ホツピングスペクトラム拡散電力線搬送通信方法および装置
JP2772611B2 (ja) 従属クロック発生回路
JP3281833B2 (ja) Pll回路
JP3248453B2 (ja) 発振装置
JPH08335932A (ja) 局間クロック同期回路
JPH07162274A (ja) 受信装置用集積回路
JP2603564B2 (ja) 周波数ホッピング通信方式
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop