JPH0779238B2 - 可聴信号をプログラマブルに移相するディジタル装置と方法 - Google Patents

可聴信号をプログラマブルに移相するディジタル装置と方法

Info

Publication number
JPH0779238B2
JPH0779238B2 JP61042071A JP4207186A JPH0779238B2 JP H0779238 B2 JPH0779238 B2 JP H0779238B2 JP 61042071 A JP61042071 A JP 61042071A JP 4207186 A JP4207186 A JP 4207186A JP H0779238 B2 JPH0779238 B2 JP H0779238B2
Authority
JP
Japan
Prior art keywords
signal
phase
digital
frequency
fundamental frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61042071A
Other languages
English (en)
Other versions
JPS61234624A (ja
Inventor
ジエームス・ハワード・エルダー
Original Assignee
エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド filed Critical エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド
Publication of JPS61234624A publication Critical patent/JPS61234624A/ja
Publication of JPH0779238B2 publication Critical patent/JPH0779238B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は、電気信号を処理するための移相回路の分野に
関する。本発明は区画式（cellular）通信システムに特
定用途を有し、特にこのような装置における監視用可聴
信号音をプログラマブルに移相する（位相を変位させ
る）装置および方法に関する。
区画式通信システムは広く用いられかつ複雑になって来
ている。区画式通信システムは複数の区画を有し、各区
画は少なくとも１つの主局を含み、この主局はその区画
内の多くの移動局と（典型的にはその区画内またはその
区画に隣接して設けられた遠隔制御される固定送受信所
を介して）通信を行うようになっている。一区画内の移
動局は主局に対して通信を行い、主局はこの通信を通常
の地上電話線を介して所望の宛先へ向けて転送する。移
動局が１つの区画から別の区画に移動した時には、前の
区画の遠くなった局との通信を停止し、進入した区画内
の同様な局との通信を設定しなければならない。この移
動と種々の局との間の通信を同期させるために、固定局
から監視用可聴信号音（SAT）が発信される。移動局はS
ATを受信して、この信号音を固定局に再送信し、この再
送信号音の位相誤差が±20度以下になるようにしなけれ
ばならない。
各移動局の送受信機が相異なる位相誤差を伝送の際に与
えることがあり、また移動局は再送信号音の位相誤差に
影響を与えるような速度で移動することがあるので、各
移動局はSATに対して±20度以下の位相誤差で再送信号
音を発生するため再送信号音の位相を調節できなければ
ならない。
従って、各移動局において再送信される可聴信号音を調
節可能に移相できる回路を備える必要がある。更に、こ
のような回路を大量生産するために、各回路は各移動局
の特定の無線装置に対応して異なる位相調節ができなけ
ればならない。
アナログ手段により可聴信号音を移相できる回路が知ら
れている。このような回路は必然的に大形になり、製造
コストが高くなる。この大形の回路は移動局内の大きな
場所を占め、従って移動局のコストを増大するととも
に、車両内に都合良く移動局を置くことを更に困難にし
ている。
このため、主としてディジタル回路を使用し、低コスト
で小型のパッケージにして製造することができる可聴信
号音移相回路に対する要望がある。このようなディジタ
ル回路は相異なる移動局において必要とされる種々の移
相量を調節するために調節可能なものでなければならな
い。集積回路に集積化することができるプログラマブル
・ディジタル移相回路が最も好適なものであり、このよ
うな回路を本発明により提供する。
発明の概要 本発明は比較的低い周波数の監視用可聴信号音（SA
T）、例えば従来の区画式無線システムにおいて用いら
れている5970Hz、6000Hzまたは6030Hzの監視用可聴信号
の移相をプログラマブルに調節する装置および方法を提
供することにある。
SATは受信した後で位相ロックループ（PLL）により基準
信号音に位相ロックされる。通常、発振器が位相ロック
ループ中に設けられ、この発振器は高い周波数の信号を
発生し、この周波数は分周されて基準信号音を形成す
る。しかしながら、この基準信号音の位相はディジタル
のプログラミング入力信号に対応する量だけ調節され
る。このため、基準信号音は、PLLの一部としてSATに位
相ロックされていても、発振器に対して位相を調節する
ことができる。位相ロックループの発振器は高い周波数
の信号を出力し、この信号は低い周波数のSAT（即ち、
実際には調節可能に移相された発振器出力を分周した同
様な低い周波数）に調節可能に位相ロックされる。この
位相調節された高い周波数の信号は取り出され、分周し
た後、またはそのまゝ正弦波発生器に出力され、この発
生器は受信したSATに対して同様に調節された位相を有
する出力信号音を発生する。このようにして、受信した
SATに対して±20度以下になるように（例えば適当にプ
ログラムされた制御回路の制御の下に）調整された位相
誤差を有する送信出力信号音が発生される。
回路の動作および構成は次に説明する好適実施例から更
に明確になるであろう。
好適実施例の説明 第１図は本発明の一実施例の構成図を示す。SATは通常
の無線受信機の弁別器（図示せず）に受信される。弁別
器（例えばFM弁別器）は受信し復調した信号を通常の帯
域フィルタ11に供給する。このフィルタは例えはスイッ
チ式コンデンサ型フィルタで構成される。このような回
路にスイッチ式コンデンサ型帯域フィルタを使用するこ
とは、このフィルタの入力の信号に対する選択性が良好
であり、かつ所与の周波数および位相を有する矩形波の
入力信号音を通常の位相検出器13の第１の入力13aに供
給するという点で有利である。電圧制御発振器（VCO）1
5、または他の適当な制御型発振器が位相検出器13の出
力によって（例えば通常のPLLループのフィルタ23を介
して）制御され、出力15aに入力信号音の周波数の2n倍
の周波数を有する出力を発生する。これはPLLが2nの分
周器（例えば、カウンタ17）を有しているからである。
カウンタ17の各状態（各状態はそれぞれ相異なるｎビッ
トのディジタル・ワードに対応している）はPLLの基本
入力周波数の360/2n度の位相の変位を表わしている。カ
ウンタの出力は最下位ビット（LSB）から取り出され、
そして基本周波数の矩形波を出力する（即ち、LSBは常
に状態ゼロにおいて低レベルになり、状態2(n-1)におい
ては高レベルになる。ここで、デコーダ19およびラッチ
21がない場合には、通常のディジタルPLL回路が形成さ
れ、ここにおいてPLL動作の最高周波数は循環するカウ
ンタの状態の数（即ち2n）によって決定される。
本発明では、デコーダ19を使用してPLLループ内に制御
された位相の変位を導入する。ディジタル・プログラミ
ング信号を2n個の状態のデコーダ回路で使用して、デコ
ーダが、カウンタの疑似的な「開始」状態として、循環
的に生じるｎビット・ワードの2n個の状態の内の１つを
解読し選択するようにする。例えば、デコーダ19は解読
「１」出力および解読「２」出力を有しており、これら
の出力によってラッチ21は所望の基本周波数すなわち速
度で切換え（toggle）られ、またVCO出力およびカウン
タ17に対して位相が制御されている。
例えば、PLLが所与の位相に調節されるべきであるとい
うことを表わすディジタル・プログラミング信号（例え
ば、ｎビット・ワード）をデコーダ19が受信した時に
は、この特定のプログラミング信号による指令（例え
ば、カウンタの状態Ｍを検出した時の解読「１」）は、
それに応じた位相調節された出力信号を発生するために
使用される。このプログラムされたカウンタの状態Ｍ
が、カウンタ17から循環的に受信する複数のｎビット・
ワードの内から検出された時、解読「１」出力は高レベ
ルになる。解読「２」出力は状態Ｍ＋2(2-1)モジューロ
ｎの検出時（これは解読「１」出力が高レベルになって
から基本周波数の出力の半サイクル後に発生する）に高
レベルになるようにプログラムされている。実際の構成
においては、第２の解読は、MSBを除くカウンタの全て
のビットが状態ＭおよびＭ＋2(n-1)に対して同じであ
り、かつMSBは常に状態Ｍ＋2(n-1)において所望の時間
に反転されるので、１つの追加のゲートを必要とするだ
けである。例えば、状態Ｍが10進の状態５に等しいよう
に選択された場合には、プログラミング入力信号は２進
の000101である。そして、状態Ｍ＋2(n-1)はＭ＋32に等
しく、これは37（10進で）に等しく、またこれは２進で
は100101に等しい。
これらの２つの解読された出力は、状態Ｍにおいて低レ
ベルになり、状態Ｍ＋2(n-1)において高レベルになる矩
形波を発生するようにラッチ21を切換える。この矩形波
は位相検出器13の入力13bに供給される基準信号音を構
成する。
位相検出器13は、この実施例においては２つの矩形波入
力を受信し、これらの信号音間の位相差に対応する差信
号を発生する。この差信号は通常の低域通過フィルタ
（23）に供給され、このフィルタはVCO15の入力に波
された（即ち、短期間に渡って平均化された）可変制御
信号を供給する。このためVCO15は入力のSATに調節可能
に「位相ロック」された2n倍の高い周波数の信号を発生
する。
VCO15の出力は入力のSATに対して制御された位相変位を
有しているので、これは、入力のSAT対して位相が等し
い即ち特定の限界内にある位相制御された応答（transp
ond）用のSAT（即ち、区画式固定局に送り返すSAT）を
発生するために使用される。第１図の実施例において
は、この所望の出力は通常の正弦波発生器25を使用する
ことによって得られ、この正弦波発生器はカウンタ17に
よって制御され、このカウンタ17は勿論VCO15の出力と
すでに同期している。例えば、カウンタ17によって循還
的に発生される複数のｎビット・ワードの各々からのい
くつかのビットまたは全てのビットを正弦波発生器25で
使用して、受信した入力のSATに対して位相がロックさ
れ調節された基本周波数の出力信号音を発生する。代り
の方法としては、本技術分野の者によって理解されるよ
うに、他の適当な通常の出力波形発生器を（破線によっ
て示すように）VCO出力で直接駆動してもよい。
第１図に示す全ての構成要素はPLLのフィルタ23とVCO15
の周波数決定素子（例えば抵抗27およびコンデンサ29）
とを除いて集積回路に集積することができる。従って、
この回路は大部分が容易にCMOS−ICに集積化できるもの
である。このような集積回路は大量生産することがで
き、その各々は特定の移動用トランシーバーにおいて使
用された場合その特定の移動局に必要な条件に合わせて
決定したそれぞれのプラグラミング信号入力（例えば、
その特定のトランシーバに対して工場において特別にプ
ログラムされたROMから供給されるような入力）を備え
ている。所望により、このような必要条件は、使用時の
状態に合わせてプログラミング信号を適切な値に維持す
るように適切な制御回路によって連続的または反復的に
そして自動的に決定することができる。
第２図は本発明の別の実施例の構成図であり、この図に
おいて第１図の実施例と同じ構成要素には同じ符号が付
されている。
第２図の実施例の構成および動作方法は、第１図の実施
例のラッチ21および位相検出器13の代りに通常のエッジ
感知型位相検出器31が設けられている以外は本質的に第
１図の実施例と同じである。エッジ感知型位相検出器31
はデコーダ19の１つのプログラムされた出力の前縁を検
出する。この前縁はプログラムされた状態Ｍに対応して
いる。従って、エッジ感知型位相検出器31は直接矩形波
の基準信号音を矩形波の入力信号音と比較して、差信号
をフィルタ23に供給する。
本技術分野に専門知識を有する者には、カウンタ17がい
くつかの計数状態をスキップし（そのように指令された
時）、デコーダ19の移相された出力に等価なMSB出力を
形成するように制御できることが理解されよう。所望の
結果を達成するようにPLL回路内に制御された位相変位
を導入する他の方法も考えられよう。
第３図は本発明の最も好適と思われる実施例の構成図で
ある。再び、第１図と同じ構成要素には同じ符号が付さ
れている。
SATは弁別器（図示せず）で受信され、この弁別器はス
イッチ式コンデンサ型帯域フィルタ39に受信した信号音
を供給する。多くの区画式通信システムの動作において
は、SATは5970Hz、6000Hzまたは6030Hzの周波数で送信
される。そして、スイッチ式コンデンサ型帯域フィルタ
39はこれらの周波数の対応する１つ（例えば、約6000H
z）を有する矩形波の入力信号音を位相検出器13に供給
する。VCO15は2n（例えば、2n＝64）倍の高い周波数の
信号（例えば約384kHzの周波数を有する信号）を発生す
る。この高い周波数の信号は通常カウンタ17によって26
＝64分の１に分周され、所望の約6000Hzの基本周波数を
発生する。潜在的なタイミング問題を避けるために、カ
ウンタ17の最下位ビット部分は通常の２ビット同期カウ
ンタで構成し、残りの（例えば、４つの）上位ビット段
は簡単なリップル・カウンタで構成するのが好ましい。
通常のプログラマブルｎビット状態デコーダ19は、カウ
ンタ17に接続されていて、2n個の状態の内の所望の１つ
が生じた時に解読出力を発生するように設定することが
できる。所望の解読状態のプログラミングは、通常プロ
グラミング入力を介して適切な６ビットのプログラミン
グ信号を供給することによって行なわれる。例えば、状
態Ｍが選択された場合、解読「１」出力は、状態Ｍに対
応するカウンタからの６ビット・ワードが検出された
時、高レベル状態になる。状態Ｍ＋2(n-1)モジューロｎ
に対応するカウンタからの６ビット・ワードが検出され
た時、解読「２」出力が高レベルになる。このため、入
力のSATの基本周波数で動作する（実際のVCO出力に対し
て）位相調節された信号に対応する相補的な信号が解読
「１」および解読「２」出力に発生される。解読「１」
および解読「２」出力信号はノア・ゲート45を有するRS
ラッチに供給される。第３図からわかるように、RSラッ
チ21の出力は、調節された位相および基本周波数に等し
い周波数を有する矩形波の基準信号音を構成する。この
基準信号音は位相検出器13に供給されて、その位相が入
力信号音の位相と比較される。それから位相差に対応す
る差信号がフィルタ23を介して供給されVCO15に供給さ
れて、これを制御する。
通常のウォルシュ（Walsh）関数回路25を用いて、６ビ
ットのカウンタ17から３つの最下位ビット出力を受信し
てもよい。
本発明を最も実際的で好適であると考える実施例につい
て説明したが、本発明はこの開示した実施例に限定され
るものではなく、本発明の趣旨の範囲内に含まれる種々
の変更および等価な構成を含むものであり、特許請求の
範囲はこのようなすべての変更および等価な構造を含む
ものと解釈されたい。
【図面の簡単な説明】
第１図は本発明の一実施例の構成図であり、 第２図は本発明の別の実施例の構成図であり、 第３図は本発明の最も好適と考えられる実施例の構成図
である。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】単一の基本周波数を有する供給される入力
    信号に関して位相変位を行うためのプログラマブルディ
    ジタル移相回路を有する単一の基本周波数出力信号を供
    給出来るプログラマブル可聴信号移相装置であって、 第１の位相および前記基本周波数を有する第１の入力信
    号を受信し、その位相をディジタル位相比較手段の第２
    の入力に入力される前記基本周波数を有する第２の基準
    信号の位相と比較するディジタル位相比較手段と、 前記位相比較手段により直接制御され、前記入力信号基
    本周波数より2n倍高い固定周波数を有する信号を発生す
    る発振器手段と、 前記発振器手段に接続され、前記高い固定周波数信号を
    固定された除数2nで分周し、第２の位相及び前記基本周
    波数を有する前記ディジタル位相比較手段への前記基準
    信号入力を作り、前記基本周波数で循環的に繰り返えす
    マルチ・ビット・ディジタル信号を含むディジタル分周
    手段と、 前記基本周波数で出力するが、ディジタルプログラミン
    グ信号の値に対応した量だけ第１の位相に対して調節さ
    れた位相を有する信号を発生するよう前記分周手段に接
    続されたディジタル出力手段と、 を有し、前記ディジタル分周手段は、前記マルチ・ビッ
    ト・ディジタル信号をディジタル復号化するよう接続さ
    れ、前記ディジタルプログラミング信号を受信するプロ
    グラミング入力を有し、該ディジタルプログラミング信
    号に対応する量だけ前記第２の位相を調整するプログラ
    ミング手段を有し、前記調整された基準信号を前記ディ
    ジタル位相比較手段の前記第２の入力に供給する事を特
    徴とするプログラマブル可聴信号移相装置。
  2. 【請求項２】特許請求の範囲第１項記載のプログラマブ
    ル可聴信号移相装置において、前記ディジタル位相比較
    手段が、 前記プログラミング手段および前記第１の入力信号に接
    続され、前記第１の入力信号および前記位相調節された
    信号のそれぞれのエッジを検出して、前記第１の入力信
    号および前記位相調節された信号間の位相差に対応する
    誤差信号を発生するエッジ感知型位相検出手段と、 前記誤差信号を受信し、前記発振器手段を制御する為の
    低減濾波信号を発生するループフィルタ手段とを有する
    プログラマブル可聴信号移相装置。
  3. 【請求項３】特許請求の範囲第２項記載のプログラマブ
    ル可聴信号移相装置において、前記発振器手段が電圧制
    御発振器（VCO）を有するプログラマブル可聴信号移相
    装置。
  4. 【請求項４】特許請求の範囲第３項記載のプログラマブ
    ル可聴信号移相装置において、前記分周手段、前記プロ
    グラミング手段、前記エッジ感知型位相検出手段、前記
    出力手段および前記VCOの総てが前記VCO内のいくつかの
    周波数決定要素を除いて共通の集積回路に集積されてい
    るディジタル回路であるプログラマブル可聴信号移相装
    置。
  5. 【請求項５】特許請求の範囲第１項記載のプログラマブ
    ル可聴信号移相装置において、前記プログラミング手段
    が、 前記ディジタルプログラミング信号によって決定された
    相対的な位相でかつ前記基本周波数で循環的に繰り返す
    第１および第２の出力を発生する、前記分周手段に接続
    されたディジタル信号デコーダと、前記第１および第２
    のデコーダ出力に接続され、前記基本周波数を有する位
    相調節された矩形波の基準信号を発生するラッチ手段と
    を有するプログラマブル可聴信号移相装置。
  6. 【請求項６】特許請求の範囲第５項記載のプログラマブ
    ル可聴信号移相装置において、前記発振器手段が電圧制
    御発振器（VCO）で構成されているプログラマブル可聴
    信号移相装置。
  7. 【請求項７】特許請求の範囲第６項記載のプログラマブ
    ル可聴信号移相装置において、前記位相比較手段、前記
    分周手段、前記プログラミング手段、前記出力手段、前
    記ラッチ手段および前記VCOの全てが、前記VCO内のいく
    つかの周波数決定要素を除いて共通の集積回路に集積さ
    れているディジタル回路であるプログラマブル可聴信号
    移相装置。
  8. 【請求項８】特許請求の範囲第７項記載のプログラマブ
    ル可聴信号移相装置において、前記位相比較手段の入力
    の前に前記第１の入力信号を予め処理するスイッチ式コ
    ンデンサ型帯域フィルタが接続されているプログラマブ
    ル可聴信号移相装置。
  9. 【請求項９】特許請求の範囲第７項記載のプログラマブ
    ル可聴信号移相装置において、前記出力手段が前記発振
    器手段からの前記高い周波数の出力信号を分周した信号
    と同期した正弦波を発生する正弦波発生手段を含んでい
    るプログラマブル可聴信号移相装置。
  10. 【請求項１０】特許請求の範囲第９項記載のプログラマ
    ブル可聴信号移相装置において、前記正弦波発生手段が
    ウォルシュ（Walsh）関数回路を有するプログラマブル
    可聴信号移相装置。
  11. 【請求項１１】基本周波数を有する供給された入力信号
    に関していディジタルプログラマブル移相を有する所定
    の基本周波数出力信号を供給するような可聴信号をプロ
    グラマブルに移相する方法であって、 前記供給された入力を受信し、処理して、第１の位相お
    よび前記基本周波数を有する矩形波入力信号を与え、 前記入力信号の基本周波数より高い周波数を有するディ
    ジタル信号を発生し、 前記高い周波数の信号を分周して、前記基本周波数を有
    する第２のディジタル信号及び前記基本周波数で繰り返
    えすマルチ・ビット・ディジタル信号を発生し、 該マルチ・ビット・ディジタル信号をディジタル復号化
    することによりディジタル・プログラミング信号に対応
    する量だけ前記第２の信号の位相をディジタル調節し、 前記ディジタル位相調節された第２の信号を前記入力信
    号に対して位相ロックし、 前記プログラミング信号のディジタル値に対応する量だ
    け前記第１の位相に対して調節された位相を有し、前記
    第２の信号に基づいた前記基本周波数のディジタル信号
    を出力する、プログラマブル可聴信号移相方法。
  12. 【請求項１２】特許請求の範囲第11項に記載の方法にお
    いて、前記発生された高い周波数は前記基本周波数より
    2n倍であり、前記基本周波数を有する第２のディジタル
    信号は前記発生された高い周波数信号を固定された除数
    2nで分周して生ずる、プログラマブル可聴信号移相方
    法。
  13. 【請求項１３】特許請求の範囲第11項に記載の方法にお
    いて、前記分周するステップが、前記高い周波数の信号
    を受信し、前記基本周波数で複数のｎビットの循環的に
    繰り返すディジタルワードを発生するステップを有し、
    各ｎビット・ディジタルワードが360/2n度の位相変位に
    対応している、プログラマブル可聴信号移相方法。
  14. 【請求項１４】特許請求の範囲第13項に記載の方法にお
    いて、前記位相を調節するステップが、前記複数個のｎ
    ビット・ディジタルワードを受信し、前記ｎビット・デ
    ィジタル・ワードの１つ（Ｍ）を指令するディジタルプ
    ログラミング信号を受信し、該プログラミング信号
    （Ｍ）に従って前記基本周波数の位相調節された信号を
    発生するステップを有する、プログラマブル可聴信号移
    相方法。
  15. 【請求項１５】特許請求の範囲第14項に記載の方法にお
    いて、前記位相調節された信号を発生するステップが、
    前記ｎビット・ディジタルワードのＭの値およびＭ＋2
    (n-1)モジューロｎの値に対応して変移する位相調節さ
    れた矩形波ディジタル信号を発生するステップを有す
    る、プログラマブル可聴信号移相方法。
JP61042071A 1985-03-01 1986-02-28 可聴信号をプログラマブルに移相するディジタル装置と方法 Expired - Lifetime JPH0779238B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US707375 1985-03-01
US06/707,375 US4626796A (en) 1985-03-01 1985-03-01 Digital apparatus and method for programmably phase shifting an audio tone

Publications (2)

Publication Number Publication Date
JPS61234624A JPS61234624A (ja) 1986-10-18
JPH0779238B2 true JPH0779238B2 (ja) 1995-08-23

Family

ID=24841455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042071A Expired - Lifetime JPH0779238B2 (ja) 1985-03-01 1986-02-28 可聴信号をプログラマブルに移相するディジタル装置と方法

Country Status (7)

Country Link
US (1) US4626796A (ja)
JP (1) JPH0779238B2 (ja)
KR (1) KR860007791A (ja)
DE (1) DE3605991A1 (ja)
DK (1) DK94986A (ja)
FR (1) FR2578371A1 (ja)
GB (1) GB2171864A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987002490A1 (en) * 1985-10-17 1987-04-23 Ampex Corporation Digital-based phase control system
IT1184024B (it) * 1985-12-17 1987-10-22 Cselt Centro Studi Lab Telecom Perfezionamenti ai circuiti ad aggancio di fase numerici
NL8603249A (nl) * 1986-12-22 1988-07-18 Philips Nv Inrichting voor het decoderen van een stereomultiplexsignaal.
US4873491A (en) * 1987-10-19 1989-10-10 Wilkins Jeffrey K Phase shift circuit utilizing a variable time delay line
US4814727A (en) * 1987-12-18 1989-03-21 Unisys Corporation Wide-deviation tracking filter circuit
DE3821040C2 (de) * 1988-06-22 1996-11-28 Burkhard Prof Dr Ing Schiek Mehrstufiger Einseitenbandversetzer
US4885554A (en) * 1988-12-16 1989-12-05 Tektronix, Inc. Phase-offset signal generator
DE3918161A1 (de) * 1989-06-03 1990-12-06 Broadcast Television Syst Schaltung zur einstellung einer phasenverschiebung
JPH0396015A (ja) * 1989-09-08 1991-04-22 Oki Electric Ind Co Ltd 高速デジタルｐｌｌ装置
FI87026C (fi) * 1989-12-01 1992-11-10 Nokia Mobile Phones Ltd Pao en digital faslaosningskrets baserad frekvensdetektor
EP0472356B1 (en) * 1990-08-16 1994-03-30 Fujitsu Ten Limited Speech recognition apparatus for a vehicle, using a microphone arrangement to determine the seat from which a command is generated
US5206889A (en) * 1992-01-17 1993-04-27 Hewlett-Packard Company Timing interpolator
US5552750A (en) * 1995-09-05 1996-09-03 Motorola, Inc. Method and apparatus for determining an instantaneous phase difference between two signals
US5982807A (en) 1997-03-17 1999-11-09 Harris Corporation High data rate spread spectrum transceiver and associated methods
US6563858B1 (en) 1998-01-16 2003-05-13 Intersil Americas Inc. Method of performing antenna diversity in spread spectrum in wireless local area network
US6603801B1 (en) 1998-01-16 2003-08-05 Intersil Americas Inc. Spread spectrum transceiver for use in wireless local area network and having multipath mitigation
DE19802065B4 (de) * 1998-01-21 2014-04-30 Continental Automotive Gmbh Taktmodulator für ein Digitalsystem
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit
US6952431B1 (en) 1999-10-28 2005-10-04 Rambus Inc. Clock multiplying delay-locked loop for data communications
US6674772B1 (en) * 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
US7233217B2 (en) 2001-08-23 2007-06-19 Andrew Corporation Microstrip phase shifter
CN1720636A (zh) 2002-11-08 2006-01-11 Ems技术公司 可变功率分配器
US7221239B2 (en) 2002-11-08 2007-05-22 Andrew Corporation Variable power divider

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021757A (en) * 1976-04-08 1977-05-03 Rca Corporation Phase lock-loop modulator using an arithmetic synthesizer
JPS613161Y2 (ja) * 1977-10-19 1986-01-31
JPS59101926A (ja) * 1982-12-02 1984-06-12 Fujitsu Ltd クロツク発生回路
GB2140234B (en) * 1983-05-17 1986-07-23 Marconi Instruments Ltd Signal generators

Also Published As

Publication number Publication date
FR2578371A1 (fr) 1986-09-05
DK94986D0 (da) 1986-02-28
US4626796A (en) 1986-12-02
GB8604218D0 (en) 1986-03-26
JPS61234624A (ja) 1986-10-18
KR860007791A (ko) 1986-10-17
GB2171864A (en) 1986-09-03
DE3605991A1 (de) 1986-09-04
DK94986A (da) 1986-09-02

Similar Documents

Publication Publication Date Title
JPH0779238B2 (ja) 可聴信号をプログラマブルに移相するディジタル装置と方法
US5408201A (en) Frequency synthesizer using three subfrequency synthesizers for generating two different frequencies
JP2007037123A (ja) 自動周波数制御ループ回路
US5486792A (en) Method and apparatus for calculating a divider in a digital phase lock loop
JPH0251288B2 (ja)
US5598448A (en) Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
US4380826A (en) Control system for channel selection
JP2693758B2 (ja) フレームパルス発生方式
US5457722A (en) Circuit for frequency division by an odd number
US6316973B1 (en) Transmission timing adjusting circuit and method
US7221726B2 (en) Arrangement for generating a decoder clock signal
JP3997496B2 (ja) タイミング補正装置及びタイミング補正方法
JPH07162274A (ja) 受信装置用集積回路
JP3812099B2 (ja) 通信装置
US20020054657A1 (en) Phase locked loop including control circuit for reducing lock-time
JP2603564B2 (ja) 周波数ホッピング通信方式
JPH0369458B2 (ja)
JPS6322493B2 (ja)
JPH07240685A (ja) 周波数シンセサイザ回路
JPS6214143B2 (ja)
JPH08316867A (ja) 可変分周回路
JPS6216576B2 (ja)
JPH05235787A (ja) 位相同期式周波数シンセサイザ
JP2002026751A (ja) 可変同調フィルタの制御方法及びこれを用いた受信装置
JPH0669794A (ja) Ｐｌｌ回路