JPS61233865A - ベクトルプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は科学技術計算を高速に行なうためのベクトルプ
ロセッサに関し、特にベクトルプロセッサにおいて高速
にタスクスイッチを可能にする技術に関する。

（従来技術とその問題点） ベクトルプロセッサはその内部に複数の演算バイブライ
ン、複数のベクトルレジスタセットからなるベクトルレ
ジスタを持ちベクトル命令によ〕ベクトルレジスタセッ
ト内の全データに対して一括して高速に演算、転送等の
処理全高速に行なうことができる。これによシ、偏微分
方程式等の科学技術計算を高速に実行できるという特徴
があることが知られている（日経エレクトロニクス（１
９８３，４，１１）１０９頁）。

しかしながら、ベクトルプロセッサ上で複数のタスクを
実行しようとする場合（即ちマルチタスキング全行なう
場合）には、タスクがベクトルレジスタセラトラ使用し
ている場合にはタスクの切り替えに際して使用中のベク
トルレジスタセットを待避／格納する必要があるが、従
来はベクトルレジスタセットが使用中であるかどうかを
ハードウェア的に管理する手段がなかったためにタスク
がベクトルレジスタセラトラ頻繁には使用しないもので
あってもあるいは全ベクトルレジスタセットを使用しな
いものであっても一律に使用するものとしてタスク切り
替えに際しては全ベクトルレジスタセットを常に待避／
格納する必要がありこれがマルチタスクを行なうベクト
ルプロセッサの能力を低下せしめるという問題点があっ
た。

（発明の目的） 本発明の目的は、全ベクトルレジスタが未使用状態か否
かを検出する手段上もつことにより、タスクの切換え要
求が発生した時点で、未使用状態の場合には直ちにタス
ク切換えを行い、未使用状態でない場合には、このタス
ク切換え要求全保持し、全ベクトルレジスタが未使用に
なった時点でタスク切換えを行うことにより、ベクトル
レジスタの退避／格納を行うことなくタスクの切換えを
行えるようにしタスク切換えのオーバヘッドを減少させ
処理能力の向上したベクトルプロセッサを提供すること
にある。

（発明の構成） 本発明の装置は、複数個のレジスタセットからなるベク
トルレジスタをそなえるベクトルプロセッサにおいて、
全ベクトルレジスタセットが未使用であることを検出す
る検出手段と、Φすがベクトルプロセッサにおいてタス
ク切り換えの要求を生成するタスク切換要求生成手段と
、前記タスク切換要求生成手段によ〕タスク切り換えの
要求が生成された場合に前記検出手段が全ベクトルレジ
スタセクトが未使用であることを検出している場合には
直ちにタスク切り換えを行まい検出してい表い場合には
このタスク切り換えの要求を保留し前記検出手段が全ベ
クトルレジスタセットが未使用であることを検出した時
点で前記保留されているタスク切換え要求に基づきタス
ク切り換えを行なうタスク切り換え手段とを含んで構成
される。

（実施例） 次に本発明の実施例について図面を参照して詳細に説明
する。

以下説明する実施例においては、ベクトル命令として、
ベクトルロード命令、ベクトルストア命令、ベクトル演
算命令が設けられている。

ベクトルロード命令は、第２図（ｂｌに示すフォーマッ
ト’６もち、第１オペランドｏｐ　ｒ　ｌで指定される
汎用レジスタに格納されているアドレスから始まる主記
憶上の６４ワードのデータを第２オペランドａｐｒ２で
指定されるレジスタセットに格納する。

ベクトルストア命令は、同じ＜３ｇ２図（ｂｌに示すフ
ォーマツ）ｌもち、第１オペランドｏＰｒ１で指定され
るレジスタセットのデータを第２オペランドｏｐｒ２で
指定される汎用レジスタに格納されているアドレスから
始まる主記憶の６４ワードの記憶位置に格納する。

ベクトル演算命令は、第２図ｆａ）に示すフォーマット
をもち、第１オペランド０ｐｒｌで指定されるレジスタ
セットと第２オペランドｏｐｒ２で指定されるレジスタ
セットとの内容に対して命令コードＯＰＣ，で指定され
る演算を行い、結果を第３オペランドｏｐｒａで指定さ
れたレジスタセットに格納する。

第１図は本発明の一実施例を示すプロツク図である。

本実施例において、ベクトルレジスタＶＲは、６４個の
レジスタセットＲ８０〜８８６３からなシ、各レジスタ
セラ）Ｒ８ｉは、６４ワードのレジスタＲ，ｉ、０−Ｒ
ｌ１６３１にもつ。

また、演算パイプラインとしては、論理演算用加減算用
９乗算用、除算用としてＰＩ、Ｐ２．Ｐ３およびＰ４が
設けられる。

各演算パイプラインは第１および第２の２個の入力およ
び１個の出力をもち、第１の入力には、ベクトル演算命
令の第１オペランドＱＰｒｌで指定されたベクトルレジ
スタセットの出力が印加され。

第２の入力には、同じくベクトル演算命令の第２オペラ
ンドｏＰｒ２で指定されたベクトルレジスタセットの出
力が印加される。また、各パイプラインの出力は、ベク
トル演算命令の第３オペランドｏ　ｐ　ｒ　３テＴ’ｆ
ｌ　定されるベクトルレジスタセットに印加される。

各レジスタセットＲ８ｉは２つの出力をもつ。レジスタ
セットＲ８Ｏ〜Ｒ，８６３の第１の出力は選択信号ＳＳ
１により、選択され選択された出力が各パイプラインＰ
１〜Ｐ４の第１の入力および書込データレジスタＷＤＲ
に印加されている。同じく、レジスタセラ）Ｒｈｏ〜Ｒ
８６３の第２の出力は、選択信号８８２により選択され
、選択された出力が各演算パイプラインＰ１〜Ｐ４の第
２の入力に印加される。

６　　　　　　　　レジスタセットｋＬＳＯ〜ｌ（，８
６３の入力には、演算パイプラインＰ１〜Ｐ４の出力お
よび読出しデータレジスタｌ（、ＤＲの出力が印加され
ておυ、選択信号８８３により選択されたレジスタセッ
トに対してデータの書込みが可能となっている。

書込みデータレジスタＷＤＲの出力は主記憶ＭＭに印加
され主記憶ＭＭの出力は、読出しデータレジスタＲ，Ｄ
Ｒに印加されている。

命令レジスタエ凡は、実行すべき命令を保持するレジス
タであり、その命令コード部ｏｐこの出力は、命令デコ
ーダ実行制御部ＤＣＤに印加されている。第１オペラン
ド部ｏｐｒｌの出力は、選択信号８８１として、第１オ
ペランドとして指定されたレジスタセットの選択に使用
される。第２オペランド％６Ｐｒ２の出力は、ベクトル
演算命令の場合には第２オペランドの選択のための信号
線８８２として使用され、ベクトルストア命令の場合に
は、書込みのためのレジスタセット選択信号８８３とし
て使用される。第３オペランド部ｏＰｒ３の出力は、ベ
クトル演算命令の場合に、結果を格納すべきレジスタセ
ットの選択信号８８３として使用される。

命令デコーダ実行制御部ＤＣＤは、命令レジスタ上の命
令を解読し、その命令で指定された動作を行う。

ベクトル演算命令の１つであるベクトル加算命令の実行
について簡単に説明する。

命令デコーダ実行制御部ＤＣＤは、命令レジスタセット
の命令がベクトル加算命令であることを命令コード部□
ｐＱの値によシ識別すると、演算パイプラインＰ２での
演算として加算を指定したうえで第１オペランドｏｐｒ
ｌで指定されるレジスタセットＲ８ｉおよび、第２オペ
ランドＯｐ　ｒ　２　で指定されるレジスタセットＲ，
Ｓｊの各々第０７−ド（Ｒｔ、Ｏ）、（Ｒｊ　、ｏ）か
ら、各クロック毎に順次第１ワード（Ｒｉ　、１）、（
Ｒｊ、１）、第２ワード（Ｒｉ、２）、（几ｊ、２）、
と読出してゆき演算パイプラインＰ２に印加するととも
に演算パイプラインＰ２から、第Ｏワードに対する演算
結果が得られた時点でこれを第３オペランド０ｐｒ３で
指定されるレジスタセラ）４８にの第Ｏワード（１（、
に、０）Ｋ格納し、各クロック毎に次々に演算パイプラ
インＰ２の出力にあられれる第１゜第２．・・・ワード
に対する結果も順次（Ｒ，ｋ　、　１　）。

（Ｒｋ、２）に書込んでおく。このようにして、レジス
タセラ）Ｒ８ｉ、Ｒ８ｊの８ｇ６３ワードまでのデータ
を読出し、これに対する演算結果をレジスタセットＲ８
にの第６３ワード（Ｒ，に、６３）に格納し終るとベク
トル加算命令が完了する。

他のベクトル処理命令に関しても同様である。

本実施例ではベクトルプロセッサは更に各レジスタセッ
トＲ８Ｏ〜Ｂ、８６３の使用状態を保持する手段として
、６４ビツトの使用フラグＵＦＯ〜ＵＦ６３からなるフ
ラグレジスタＦＲｔ−もつ。

フラグレジスタＰＲには、選択信号線として選択信号８
８３が印加されフラグセット信号線Ｆｓにセント信号が
印加されると、選択信号ＳＳ３で指定されるフラグが１
にセットされる。またフラグリセット信号線Ｆｒにリセ
ット信号が印加されると選択信号８８３で指定されるフ
ラグが０にリセットされるように構成されている。

フラグレジスタＰＲには、全使用フラグがＯの場合には
値１、それ以外の場合には値０を出力する〃未使用検出
回路ＺＤが接続されている。未使用検出回路ＺＤの出力
は、タスク切換え回路ＤＢＰに印加される。またタスク
切換え回路ＤＩＰには、タスク切換え要求生成回路ＤＩ
Ｇの出力が印加されている。

また、本実施例においては、レジスタセラ）を使用状態
、および未使用状態にするための特別の機械語命令、フ
ラグセット命令、リセット命令が用意される。この命令
はｓｇ２図ｆｃｌに示す命令フォーマットをもつ。この
命令は、命令コード部ＱＰＯと１個のオペランド部ｏＰ
ｒとからなりｅ令コード部・ｏＰｃ、は各々フラグセッ
ト命令、フラグリセット命令であることを示す特別の値
をもち、オペランド部は、この命令でセットあるいはリ
セットすべき使用フラグを指定する。

命令デコーダ実行制御＠ＤＣＤは、命令レジスタＩ）１
上の命令がフラグセット命令であることｔ−識別すると
命令レジスタエ凡の第１オペランド部ＯＰ￥の値を選択
信号ＳＳ３として、フラグレジスタＦＲに印加するとと
もに、フラグセット信号線Ｆ３にセット信号を印加する
。これにより、命令のオペランド部ａｌ）ｒで指定され
たレジスタセットが使用状態とされる。

同様に、命令がフラグリセット命令であることが識別さ
れた場合には、フラグリセット信号線Ｆｒにリセット信
号が印加され、命令のオペランド部ａｐｒで指定される
使用フラグがリセットされ、対応するレジスタセットが
未使用状態とされる。

全使用フラグがＯのとき、未使用検出回路ＺＤハ全ベク
トルレジスタが未使用であるとして値１を出力する。使
用フラグのＵＦＯ〜ＵＦ６３のうち１個でも１の場合に
は未使用検出回路ＺＤは値０を、出力する。

また、本実施例におけるベクトルプロセッサは、タスク
切換え要求生成回路ＤＲＧｉもつ。前記タス次に本実施
例におけるタスク切換えに関連する動作を説明する。

外部割込み、タイマ割込み等の割込みが発生すると、タ
スク切換え要求生成回路ＤＲＧが起動される。タスク切
換え要求生成回路ＤＲＧは、タスクの状態を更新し、実
行可能なタスクが発生し、かつこれが現在実行中のタス
クよりも高い優先順位をもつ場合には、これを新たに実
行すべきタスクとして、タスク切換え回路Ｄ８Ｆにタス
ク切換え要求を出す。

また、割込みがインタバルタイマからの割込みであり、
これが、現在実行中のタスクのタイムスライスの超過を
伝えるものであり、かつ、現在このタスクと等しい優先
順位の実行可能なタスクがある場合にはこのタスクを新
たに実行すべきタスクとして、タスク切換え回路ＤＩＰ
に要求を出す。

タスク切換え回路ＤＳＰはこの要求をうけて次の動作を
行う。

この要求をうけた時点で未使用検出回路ＺＤの出力をチ
ェックし未使用状態にある場合にはベクトルプロセッサ
において現在実行中の機械語命令が終了した時点でただ
ちにタスクの切換えを行う。

即ち現在実行中のタスクの内部状態をこのタスクに対応
するタスク制御ブロックに格納（ロールアウト）シ、こ
の後でタスク切換え要求生成回路ＤＲＧで指定された新
たに実行すべきタスクの内部状態をプロセッサに格納し
くロールイン）、このタスクの実行を開始する。

使用状態にある場合にはタスク切換え要求を保留してお
き、未使用検出回路ＺＤＩＩの出方が未使用状態を示し
た時点で現在実行中の機械語命令が完了し次第タスクの
切換えを行う。

本発明の主旨に背かぬかぎυ、本発明の実現方法につい
ては、本発明の実施例に限定されるものでないことは明
らかであろう。

たとえば、ベクトルレジスタの構成、ベクトル処理命令
のフォーマット、フラグレジスタのセット、リセットの
契機等は必ずしも本発明のとおシになっている必要はな
く、フラグレジスタをベクトル処理命令の実行に際して
設定するように構成することも可能であろう。

また、本実施例においては、本発明の直接の主旨とは直
接関係がないので、説明の簡単のためにタスク切換え要
求生成回路ＤＲＧおよびタスク切換え回路ＤＩＰは専用
のハードウェアにょシ実現されているものとしその詳細
な機能、その具体的な実現法に関しては、従来知られて
いる通常の技術により実現されているものとしているが
、これらを専用のハードウェアではなく、プロセッサの
もつハードウェア上でファームウェアにより実現するこ
とも可能である。また、プロセッサのもつ機械語命令を
使用して、ソフトウェアにより実現することも可能であ
る。この場合には１割込みの処理。

タスクの状態更新等の処理はタスクでの機械語命令と機
械語命令の切れ目で実行されることになる。

（発明の効果） 本発明には全ベクトルレジスタが未使用状態か否かを検
出する手段をもちタスクの切換要求が発生した時点で未
使用状態の場合には直ちにタスク切換を行ない、未使用
状態でない場合にはこのタスク切換要求全保持し全ベク
トルレジスタが未使用になった時点でタスク切換を行な
うことによシベクトルレジスタの内容の退避／格納を行
なうことなくタスクの切換を行なえるようにしタスク切
換のオーバヘッド金少なくできマルチタスクで運用すれ
るベクトルプロセッサの処理能力を向上できるという効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例金示すブロック図、第２図は
本発明の実施例における命令のフォーマットを示す図で
、第２図（ａｌはベクトル演算命令、（ｂｌはベクトル
転送命令、（Ｃ）はフラグセット命令。 フラグリセット命令のフォーマット金示す図である。 ＩＲ・・・・・・命令レジスタ、ＤＣＤ・・・・・・命
令デコーダ実行制御部、ＶＲ・・・・・・ベクトルレジ
スタ、ｋＬ、ｓ。 〜Ｅｌ、８６３・・・・・・レジスタセラ）、Ｐｉ〜Ｐ
４・・・・・・演算パイプライン、ＦＲ・・・・・・フ
ラグレジスタ、ＭＭ・・・・・・主記憶、ＲＤＲ・・・
・・・読出しレジスタ、ＷＤＲ・・・・・・書込みレジ
スタ、ＺＤ・・・・・・未使ｍ検出回路、ＤＲＧ・・・
・・・タスク切換要求生成回路、ＤＳＦ・・・・・・タ
スク切換回路。 ナ１　回 Ｃ久） （し２ （Ｃ〕

Claims (1)

1. 【特許請求の範囲】 複数個のレジスタセットからなるベクトルレジスタをそ
   なえるベクトルプロセッサにおいて、全ベクトルレジス
   タセットが未使用であることを検出する検出手段と、 前記ベクトルプロセッサにおいてタスク切り換えの要求
   を生成するタスク切換要求生成手段と、前記タスク切換
   要求生成手段によりタスク切り換えの要求が生成された
   場合に前記検出手段が全ベクトルレジスタセットが未使
   用であることを検出している場合には直ちにタスク切り
   換えを行ない検出していない場合にはこのタスク切り換
   えの要求を保留し前記検出手段が全ベクトルレジスタセ
   ットが未使用であることを検出した時点で前記保留され
   ているタスク切換え要求に基づきタスク切り換えを行な
   うタスク切り換え手段とを含むことを特徴とするベクト
   ルプロセッサ。