JPS61232669A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61232669A
JPS61232669A JP60073943A JP7394385A JPS61232669A JP S61232669 A JPS61232669 A JP S61232669A JP 60073943 A JP60073943 A JP 60073943A JP 7394385 A JP7394385 A JP 7394385A JP S61232669 A JPS61232669 A JP S61232669A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
gaas
electrons
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60073943A
Other languages
English (en)
Other versions
JPH088350B2 (ja
Inventor
Hikari Toida
樋田　光
Keiichi Ohata
恵一 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7394385A priority Critical patent/JPH088350B2/ja
Priority to US06/849,336 priority patent/US4727403A/en
Publication of JPS61232669A publication Critical patent/JPS61232669A/ja
Publication of JPH088350B2 publication Critical patent/JPH088350B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は超高周波、超高速及び発光機能を有す半導体装
置に関する。
（従来技術とその問題点） 近年５Ｉ−ＩＣを上まわる高速ＩＣとして、ＧａＡＳシ
ョットキゲートＦＥＴや、Ａ氾ａＡＳ／ＧａＡＳ選択ド
ープＦＥＴ等化合物半導体を用いた１・ＥＴを用いたＩ
Ｃの研究開発が盛んに行われている。
しかしながら、このようなＦＥＴは電流駆動能力がそれ
ほど大きくないためにＬＳＩレベルでは期待されたほど
高速化がはかれていないのか問題である。そこでＦＥＴ
にない電流駆動能力を有するものとして、バイポーラト
ランジスタ特にエミッタにベースよりバント“キャップ
の大きい半導体を用いた、いわゆるヘテロバイホーラト
ランジスタ（ＨＢＴ）を用いた高速ＩＣの実現の試みが
始められている。ここで例えば１９８１年国際電子デバ
イス会議（■ｎｔすＥｌ　ｅＣｔ　ｒｏｎ　１）ｅ−ｖ
ｉｃｅｓ　Ｍｅｅｔ　ｉｎｇ　）ダイジェスト、６２９
頁から６３２頁にあるようにベースにＧａＡＳを、エミ
ッタにＡｔＧａＡＳを用いたものが良く研究されている
。しかしながら、ＨＢＴでは構造およびプロセスが非常
に複雑で、高集積化に（４多くの問題点を残している３
、また特（こコレクターヘース間容量が大きく、高速性
も限定されている。
（発明の目的９ 本発明の目的は、電流駆動能力が更に大きくかつ高速で
、超高周波素子及び高集積・高速ＩＣに適した、しかも
超高周波発振及び発光機能を有す新規な半導体装置を提
供することにある。
（発明の構成） 本発明によれば低不純物密度の第１の半導体層上に、該
第１の半導体より電子親和力とエネルキーキャップの和
が小さく、低不純物密度の第２の半導体層が形成され、
該第２の半導体層上に、該第２の半導体より電子親和力
が小さく高純度あるいはｎ型の第３の半導体層が設けら
れ、該第２の半導体層上該第３の半導体層上の界面の第
２の半導体層中に形成された電子に対してオーミック性
を有す１対の電極領域が設けられ、該一対の電極領域間
の導電度を第３の半導体層側から正孔を注入することに
よって変調することを特徴とする半導体装置か得られる
。
（構成の詳細な説明） 第１図は本発明による半導体装置の基本構造を示すもの
である。ここで、１１（Ｊ半絶縁性基板、例えはＧａＡ
Ｓ基板、１２は低不純物密度の第１の半導体層、例え（
沫ノンド−プＡｚＧａＡｓ＋１３は第１の半導体層より
電子親和力とエネルキーギャソブの和が小さく、低不純
物密度の第２の半導体層、例えばノンドープＧａＡｓ、
］４は第２の半導体層より電子親和力の小さい第３の半
導体層、例えはノンド−プＡｔＧａＡＳ、１５は高いア
クセプタ不純物密度の第４の半導体層、例えばＰ＋−Ａ
ＬＧａＡＳ、１６及び１８は電子チャネルに対してオー
ミック性を有す一対の電極領域例えばＡｕ−Ｑｅて形成
された電極領域、１７は制御電極領域、例えばＡ　１＋
　−Ｚ　ｎで形成された電極領域である。第２図に、制
御電極領域Ｉ７直下での熱平衡状態におけるエネルギー
バンド図を示す。通常、第２の半導体層】３が電子及び
正孔に対しでポテンシャル井戸になった、いわゆるノー
マリ・オフ型の状態が実現される。次に電極１６を接地
して、制御電極領域１７に充分大きい正の電圧を印加し
、正孔（○印）を矢印２０のように注入した場合の、制
御電極領域１７直下でのエネルギーバンド図を第３図に
示す。
この時、第２と第３の半導体層１３と１４のへテロ界面
の第２の半導体層側に２次元電子層１９が形成される。
正孔の注入量が増加すると、電荷中性条件を満足するた
めに、電極１６から注入される電子の量が飛躍的に増大
する。また、電極１８に正の電圧を印加した場合には、
電極１６からの注入電子は、それ自身のもつ高速走行性
により、正孔と再結合することもほとんどなく、電界に
より電極１８ｉこ到達するため、大電流が流れ得る。
従って、本発明による半導体装置の動作の基本原理は、
正孔注入によるチャネル導電度の変調を行う点でＦ　Ｅ
　Ｔ的である。この観点からすると、本装置は電極１６
と１７とが離れ、かつ熱平衡状態でキャリアかなくとも
、極めて低いソース抵抗を有し、かつＦ　Ｆ　Ｔと同様
に極めて小さい、制御電極１７と電極１８の間のフ（−
ドパツク容量を有し、かつ大電流駆動能力を有すＦ　Ｅ
　Ｔ　吉言える。ここで、本発明による第１の半導体層
１２は正孔に対して、材料の選択によっては電子に対し
てもエネルギー障壁となり例えは注入された正孔の第１
の半導体層１２への侵入を阻止し、図中に示したように
ポテンシャル井戸となる第２の半導体層に正孔の蓄積層
を形成させる効果を有する。その結果、３次元電子に比
べ散乱の小さい、高速な２次元電子としての注入も増加
し、さらに電子の三角ポテンシャル井戸への閉じ込め効
果も増大し、電子の２次元性をより強くするため、ドレ
インコンタクタンスか小さいばかりでなく、大きな電流
駆動能力を有すことができる。以上より、本発明による
半導体装置が、Ｉｉ’　Ｅ　Ｔと同様に簡単な構造を有
し、また高速で、低い寄生抵抗及び容量を有し、さらに
バイポーラトランジスタ並の犬電流駆動能力を有するこ
とは明らかである。
同バイポーラトランジスタ的観点からすると本装置は注
入される低速の正孔と、飽和速度で走行する高速電子の
主として速度差による電流差によって電流増幅の機能も
有する。またチャネルが筒純度層中を走行するヘテロ界
面での２次元電子によって形成されているため、散乱確
率の低い低温において性能の向上を実現できる。
逆に、正孔の注入量の点からすると、高正孔注入の期待
できる高温においてもＩｊ’　Ｅ　Ｔ的性能の向上がは
かれる。ここで正孔を半絶縁性基板中に注入して動作す
る横型のＧａＡｓ　　ｎｉｎバイポーラトランジスタが
昭和５９年度秋季応用物理学会講演番号１５ａ−Ｈ−９
に発表されているが本発明による半導体装置では、ヘテ
ロ接合を用いたことによる高速性、低寄生容量性および
チャネルの限定による素子分離の容易さ等、特性的には
るかに優れており、さらに本発明による半導体装置はチ
ャネルがＦ　Ｅ　Ｔ的であることから、前記報告例とは
明確に区別される。
なお第３の半導体層１４はｎ型トープされていてもよい
が、この場合は層１４は十分薄く、熱平衡状態で、層１
４中はもぢろんチャネル中においても注入を孔に対して
無視しうる程度にキャリア数が少いことか必要であり、
また層１３中の熱平衡状態でのキャリア数も注入正孔に
対して十分少いことが必要である。
次に本発明による半導体装置の有ず三端子高周波発振機
能について説明する。この場合、第１図に示した基本的
構造断面図において、第２の半導体層１３を薄くし、第
３の半導体層１４（こｎ型不純物を含む層を用いる。便
宜上、材料については、先に例として挙げたものを考え
る。
第２の半導体層１３の薄膜化は発振機能の直接的要因で
はないが、量子ポテンシャル井戸中にとじ込められた電
子のとりうる→）゛フバント゛準位のレベルを高める効
果を有し、結果的に発振動作を容易にするものである。
第５図に、電極１６を接地して、制御電極領域１７に充
分大きい正の電圧を印加し、正孔（○印）を矢印５２の
ように注入した場合の、制御電極領域１７直下でのエネ
ルギーバリア図を示す。■はイオン化したドナー不純物
を表わしている。この場合、第３の半導体層１４はｎ型
にドープされているため、制御電極領域１７に正の電圧
を印加しても、ヘテロ界面付近でピニングされたフェル
ミ準位の影響をうけて、第３の半導体層１４中にエネル
ギーの平担な部分が生じる。この時、正孔注入によって
増加したチャネル中の電子は、ポテンシャル井戸中に形
成されたサブバンドの高エネルギー準位をも占有してい
る。従って、例えば電極１８に正の電圧を印加すること
によって、チャネル中の電子は加速され、第５図中の５
１で示したように、ボルツマン的分布をとるため、ヘテ
ロ界面に形成されたエネルギーバリアを容易に越え、低
エネルギーの第３の半導体層１４中のエネルギー平担部
に遷移することになる。このバリアを越えた電子（・印
）は、一般的材料選択の場合、チャネル電子に比べ低い
走行性を有すため、電流に負性微分抵抗が生じ発振動作
か可能となる。
この動作原理は基本的に電子の実空間遷移として既によ
く知られている（アプライド・フィジクス・レターズ（
Ａｐｐｌ、ｐｂｙｓ、Ｌｅｔｔ、３５（１９７９）４６
９）。しかしながら、正孔注入によってチャネル電子の
量を大きく増大させ、かつ第１の半導体層１２によって
電子及び正孔の閉じ込め効果を促進している本装置にお
いては、従来に比べはるかに容易に先に挙げた電子の実
空間遷移を実現できる。実際、従来構造においてはチャ
ネル電子の数が少なく、閉じ込め効果も小さいため、必
ずしも明確な動作は観測されていない。
本発振機能の実現には、第３の半導体層１４中に遷移し
た電子がエネルキー的に低い制御電極領域１７に到達す
るのではなく、電界によって加速され電４ｉ＜１８に到
達することが必要である。従って、制御電極領域１７の
印加電圧を極端に大きくすることは望才しくなく、正孔
注入量とのかねあいで最適にすることが重要となる。
次に本発明による半導体装置の有す発光機能について説
明する。この場合の基本的構造断面図を第６図に示すが
、先の第１図に示したものと同様である。便宜上、材料
ｌこついては、先に例として挙げたものを考える。また
、第２の半導体層］３は、正孔と電子の再結合確率を高
めるために薄くしたものを用いることが望ましい。
第６図において、電極１６及０・１８は例えば接地され
、制御電極領域１７には充分大きい正の電圧が印加され
ている。この時の制御電極領域］７直下でのエネルギー
バンド図を第７図に示す。前述したように矢印７２のよ
うに正孔ニ印）が注入されポテンシャル井戸となる第２
の半導体層１３中ｔこ蓄積される。この時、電極１６及
び１８の両電極から電子が注入され、矢印７１で模擬的
に示したように、第２の半導体層１３中に蓄積された電
子と正孔が再結合し発光する。
図中には光束を（・−ｈｖ）として示している。正孔及
び電子は連続的に注入されるため、空温における連続発
振レーザも実現できる。また、今の場合、正孔と電子が
空間的に僅かに離れた場所に蓄積されているため、第２
の半導体層１３が有するバンドキャップより小さいエネ
ルキーをもつ光を発することになる。即ち、長波長レー
ザの実現ができる。また、発光索子りして用いる場合に
は、正孔注入効率の高い高温で動作させること１とよっ
て、更に大きい出力を実現できる。
以上では、第１の半導体層１２として例えばＡｔＧａＡ
Ｓのような単一の半導体を用いて説明したが、実効的に
正孔及び電子に対して障壁となる超格子構造、例えばＡ
ｔＧａ　Ａｓ　／Ｑａ　Ａ　Ｓ超格子を用いることもで
きる。
以上説明したように、本発明による半導体装置は、従来
にはない本発明特有の原理、作用及び機能をもつことは
明らかである。
（実施例１） 次に本発明の実施例１について説明する。本実施例にお
ける半導体装置の模式的構造断面図を第４図に示す。
ここでは、第１図における第３の半導体層（ＡｚＧａＡ
ｓ）ｉ　４の単一層に代えて、第２の半導体層（ＱａＡ
ｓ）１３の界面から順次ｎ型Ａ　ｔ　Ｏ，３Ｇａ０．７
Ａｓ層４１．ＡｔＡｓ組成ＸがＡ　ｔ　０．３Ｇ　ａ　
Ｏ，７Ａ、、ｓからＧａＡＳへ遷移するｎ型ＡｊｘＱａ
＋−ｘＡｓ層４２゜ｎ型ＧａＡｓ層４３を用いている。
したがってＰ＋層１５にはＰ＋−ＱａＡｓ層を用いてい
る。電極１６および１８はＡ　ｉ　−Ｇｅ−Ｎｉを蒸着
し、これらＧａＡｓ層ＡｌＧａＡｓ層と合金化させて形
成されたものである。また制御電極１７はＡｔである。
ここで表面側でＧａＡＳを用いたのはオーム性電極１６
および１８を形成しやすくするためおよび表面パソシヘ
ーションを容易にするためであり、また層４１ないし４
３にｎ型を用いたのはやけりオーム性電極を形成しやす
くするためである。ただし層４１ないし４３は充分薄く
、電子チャネルは形成されていない。また制御電極１７
およびオーム性電極１６．　］、　８間にはＰ＋−Ｇａ
Ａｓ層を残している。この層は表面電位により空乏化し
ており、ソーク電流は流れず、また表面保護の役割もし
ている。
各半導体層の厚さ等は次のようである。１２のノンドー
プＡ　Ｉ　Ｏ，４Ｑ４　ｏ、ｓ　Ａ　Ｓ層はキャリア密
度１×１０１４ｃｍ　−”　、厚さ１μｍ、１３のノン
ドープＧａＡｓ層はキャリア密度１　×Ｉ　Ｑ　１４ｃ
ｍ−”、厚さ１４ｍのＰ−ＧａＡｓ層、４１のｎ型Ａｔ
０．３Ｇａ　０．７ＡＳ層は厚さ１００４３のｎ型Ｇａ
ＡＳの厚さ５０Ａで、４１ないし４３の層はＳＩが２Ｘ
１０”の−３ドービンクされている。
またＰ″−ＧａＡｓ層１５はＢｅが３×１ｏ　Ｉ　９　
、、−３ドープされ、厚さは電極１７下で１００Ａ、１
７と１６及び１７と１８間で５ＯＡである。
本実施例に従って制御電極１７の長さ０．５μｍ。
幅２００μｍの半導体装置を試作したところ、Ｆ頁モー
ドでは相互コンダクタンスが室温で１５００ｍｓ／ｒｒ
ｒｎ　、　５０℃程度で３０００　ｍ　ｓ　７ｍｍと極
めて大きくかつ飽和電圧、ソース抵抗及び電流飽和領域
でのいわゆるドレインコンタクタンスの極メて小さい良
好な特性が得られた。才だバイポーラモードでは、低コ
レクタ電流で電流増幅率４０．高コレクク電流で２０で
あった。
（実施例２） 次に本発明の実施例２について説明する。本実施例ｔこ
おける半導体装置の模式的構造断面図は第１図と同様で
ある。
本実施例においては、１１に半絶縁性のＧａＡＳ基板を
、１２に不純物密度が１ｘｌＯ”３−３で、膜厚１．ｐ
ｍのＡｔ　ｏ、ａＧａ　ｏ−ｔ　Ａｓを、１３に不純物
密度がＩ　Ｘ　１０　”＝ｍ−’で、膜厚３００ＡのＧ
ａＡＳを、１４に不純物密度が１ｘｉｏ”〜゛で膜厚４
００Ａのｎ型Ａ　ｌ　ｅ、＊Ｇａ　ｏ、ｓ　Ａ　Ｓを、
１５に不純物密度が３×１０＋ｓ、、−ｓで膜厚２００
にのＰ＋型のｐ、、　ｌｏ、ｚＱ、ａ　ｏ−ｓ　ＡＳを
、電極１６及び１８にＡｕ−Ｇｅ−Ｎｉを、制御電極１
７にＡｔを用いる。電子の実空間遷移による負性微分抵
抗の発生を容易にするために、第２の半導体層１３のＧ
ａＡＳの膜厚は３００Ａと薄くし、また、第３の半導体
層１４はＡＬＡＳの組成Ｘを０．２と小さくし、］３と
１４のへテロ界面のエネルキー障壁を小さくしている。
直下のエネルギーバンド図は第５図のようである。また
（１司 本例においては、制御電極１７に充分大きな正の電圧を
印加することにより負性微分抵抗及び高周波発振素子が
実現可能となる。
（実施例３） 次に本発明の実施例３ｉこついて説明する。本実施例に
おける半導体装置の模式的断面図は第６図々同様である
。
本実施例における材料の特性具体的数値は実施例２吉は
ぼ同様であるが、本例においては、第３の半導体層１４
に、不純物密度が１．　Ｘ　Ｉ　Ｑ　’　”ｃｍ”で膜
厚４００ＡのノンドープＡｔｏ、ａ　Ｇａ　ｏ、ｔ　Ａ
　ｇｉ用いまた第２の半導体層１３の膜厚は１００Ａと
更に薄くする。本例において、制御電極１７に充分大き
な正の電圧を印加した場合の電極１７直下のエネルギー
バンド図は第７図のようである。
また本例においては、電極１６及び１８を接地し、充分
大きな正の電圧を電極１７に印加することによりＧａＡ
Ｓの室温におけるエネルキーバントギャップ約１．４ｅ
Ｖより小さいエネルギー、即ち約１μｍの長波長発光素
子が実現可能である。
（発明の効果） 以」一本発明による半導体装置は、高性能でかつ高集積
、量産性に優れた効果を有し、また個別マイクロ波素子
及び高速ＩＣとしての性能を飛躍的に向上できるばかり
でなく、高周波発振素子更には長波長発光素子をも実現
できる効果を有す。
【図面の簡単な説明】
第４図は本発明の実施例１の構造を示す模式的断面図、
第５図は本発明の実施例２のエネルギーバンド図、第６
図及び第７図は本発明の実施例３の構造を示す模式的断
面図及びそのエネルギーバンド図、 １１：半絶縁性基板、１２　第１の半導体層、１３：第
２の半導体層、１４：第３の半導体層１５；第４の半導
体層、１６及び１８；オーミック性電極領域、１７°制
御電極領域、１９：２次元電子層。 Ｉ＋１）　　　　リ　　　　　　　　頃ｌｌｌ１ｌＩ　
　　Ｌｕ　　　　　　１．ｎ　　　　　　　　Ｌ＋ヤ賓
　　　　、謙 第　５　図 １ｙ開昭６１−２３２６６９　（７） 第　ろ　図 第　ｑ　図 「丁−／４−一一一−ｔ２−ｍ− ＋　１　　　　　　；　ｉ　　　　　　　　　　”Ｃ１
１［ １１−−−ＥＦ １／、７じ′

Claims (1)

    【特許請求の範囲】
  1. 低不純物密度の第１の半導体層上に、少くとも該第１の
    半導体より電子親和力とエネルギーギャップの和が小さ
    く、低不純物密度の第２の半導体層が形成され、該第２
    の半導体層上に、該第２の半導体より電子親和力が小さ
    く、高純度あるいはｎ型の第３の半導体層が設けられ、
    該第２の半導体層と該第３の半導体層との界面の第２の
    半導体層中に形成された電子に対してオーミック性を有
    す１対の電極領域が設けられ該一対の電極領域間の導電
    度を第３の半導体層側から正孔を注入することによって
    変調することを特徴とする半導体装置。
JP7394385A 1985-04-08 1985-04-08 半導体装置 Expired - Lifetime JPH088350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7394385A JPH088350B2 (ja) 1985-04-08 1985-04-08 半導体装置
US06/849,336 US4727403A (en) 1985-04-08 1986-04-08 Double heterojunction semiconductor device with injector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7394385A JPH088350B2 (ja) 1985-04-08 1985-04-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS61232669A true JPS61232669A (ja) 1986-10-16
JPH088350B2 JPH088350B2 (ja) 1996-01-29

Family

ID=13532692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7394385A Expired - Lifetime JPH088350B2 (ja) 1985-04-08 1985-04-08 半導体装置

Country Status (2)

Country Link
US (1) US4727403A (ja)
JP (1) JPH088350B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989050A (en) * 1989-08-28 1991-01-29 Motorola, Inc. Self aligned, substrate emitting LED

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
JPH01132170A (ja) * 1987-11-18 1989-05-24 Toshiba Corp 電界効果トランジスタ
JP2716136B2 (ja) * 1988-01-14 1998-02-18 日本電気株式会社 半導体装置
US5164797A (en) * 1988-06-17 1992-11-17 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4987468A (en) * 1988-06-17 1991-01-22 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4962050A (en) * 1988-12-06 1990-10-09 Itt Corporation GaAs FET manufacturing process employing channel confining layers
US5055890A (en) * 1990-01-25 1991-10-08 The United States Of America As Represented By The United States Department Of Energy Nonvolatile semiconductor memory having three dimension charge confinement
US5180681A (en) * 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
US5084743A (en) * 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
US5055891A (en) * 1990-05-31 1991-10-08 Hewlett-Packard Company Heterostructure transistor using real-space electron transfer
US5309003A (en) * 1992-02-28 1994-05-03 At&T Bell Laboratories Article comprising a real space transfer semiconductor device, and method of making the article
US5463275A (en) * 1992-07-10 1995-10-31 Trw Inc. Heterojunction step doped barrier cathode emitter
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US6528829B1 (en) * 1999-03-25 2003-03-04 Trw Inc. Integrated circuit structure having a charge injection barrier
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
AU2002304066A1 (en) * 2002-05-24 2003-12-12 National Institute Of Advanced Industrial Science And Technology Electric signal transmission line
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
WO2004109767A2 (en) * 2003-06-02 2004-12-16 Yale University High performance polycrystalline transistors
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
DE102004005363A1 (de) * 2004-02-03 2005-09-08 Forschungszentrum Jülich GmbH Halbleiter-Struktur
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4854980B2 (ja) * 2005-03-30 2012-01-18 住友電工デバイス・イノベーション株式会社 スイッチ回路及び半導体装置の製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US9029750B1 (en) * 2011-08-02 2015-05-12 Northrop Grumman Systems Corporation CMOS and CCD sensor R/O with high gain and no kTC noise
US10686091B2 (en) * 2016-02-12 2020-06-16 Lg Innotek Co., Ltd. Semiconductor device
TWM528479U (zh) * 2016-05-17 2016-09-11 位速科技股份有限公司 無線射頻辨識裝置
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127383A (ja) * 1982-01-18 1983-07-29 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン ヘテロ接合トランジスタ形半導体装置
JPS58147169A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 高電子移動度トランジスタの製造方法
JPS59184573A (ja) * 1983-04-05 1984-10-19 Nec Corp 電界効果トランジスタ
JPS6035577A (ja) * 1983-08-08 1985-02-23 Agency Of Ind Science & Technol 電界効果型トランジスタ
JPS61176160A (ja) * 1985-01-31 1986-08-07 Hitachi Ltd 電界効果トランジスタ
JPS61210678A (ja) * 1985-03-15 1986-09-18 Sumitomo Electric Ind Ltd 化合物半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
US4538165A (en) * 1982-03-08 1985-08-27 International Business Machines Corporation FET With heterojunction induced channel
US4910562A (en) * 1982-04-26 1990-03-20 International Business Machines Corporation Field induced base transistor
JPS59111371A (ja) * 1982-12-16 1984-06-27 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US4590502A (en) * 1983-03-07 1986-05-20 University Of Illinois Camel gate field effect transistor device
JPS59207667A (ja) * 1983-05-11 1984-11-24 Hitachi Ltd 半導体装置
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4558337A (en) * 1984-05-30 1985-12-10 Texas Instruments Inc. Multiple high electron mobility transistor structures without inverted heterojunctions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127383A (ja) * 1982-01-18 1983-07-29 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン ヘテロ接合トランジスタ形半導体装置
JPS58147169A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 高電子移動度トランジスタの製造方法
JPS59184573A (ja) * 1983-04-05 1984-10-19 Nec Corp 電界効果トランジスタ
JPS6035577A (ja) * 1983-08-08 1985-02-23 Agency Of Ind Science & Technol 電界効果型トランジスタ
JPS61176160A (ja) * 1985-01-31 1986-08-07 Hitachi Ltd 電界効果トランジスタ
JPS61210678A (ja) * 1985-03-15 1986-09-18 Sumitomo Electric Ind Ltd 化合物半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989050A (en) * 1989-08-28 1991-01-29 Motorola, Inc. Self aligned, substrate emitting LED

Also Published As

Publication number Publication date
JPH088350B2 (ja) 1996-01-29
US4727403A (en) 1988-02-23

Similar Documents

Publication Publication Date Title
JPS61232669A (ja) 半導体装置
KR900004466B1 (ko) 반도체 장치
JP2604349B2 (ja) 半導体装置
EP0144242A2 (en) Compound semiconductor integrated circuit device
US5003366A (en) Hetero-junction bipolar transistor
JP2001345328A (ja) 半導体装置、及び、半導体集積回路
EP0200933B1 (en) Heterojunction transistor having bipolar characteristics
JP4899077B2 (ja) Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ
Rhee et al. SiGe resonant tunneling hot‐carrier transistor
JPH0665217B2 (ja) トランジスタ
JP2758803B2 (ja) 電界効果トランジスタ
EP0136108B1 (en) Heterojunction semiconductor device
JPH0654786B2 (ja) ヘテロ接合半導体デバイス
JP3119207B2 (ja) 共鳴トンネルトランジスタおよびその製造方法
JPS60254657A (ja) 半導体装置
JPH0795598B2 (ja) 半導体装置
JP2541280B2 (ja) 半導体装置
JPH07263708A (ja) トンネルトランジスタ
JP3077670B2 (ja) ヘテロ接合電界効果トランジスタ
JPH0620142B2 (ja) 半導体装置
JPH05235057A (ja) 半導体装置
JPS6246563A (ja) 半導体装置
JPS62209866A (ja) 半導体装置
JPS6246564A (ja) 半導体装置
JPH07120792B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term