JPS6115588B2 - - Google Patents
Info
- Publication number
- JPS6115588B2 JPS6115588B2 JP54125904A JP12590479A JPS6115588B2 JP S6115588 B2 JPS6115588 B2 JP S6115588B2 JP 54125904 A JP54125904 A JP 54125904A JP 12590479 A JP12590479 A JP 12590479A JP S6115588 B2 JPS6115588 B2 JP S6115588B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- overflow
- control gate
- gate region
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像素子の製法に関し、特にオー
バーフロードレイン領域及びオーバーフローコン
トロールゲート領域を自己整合（セルフアライ
ン）にて形成し高精度の固体撮像素子を得んとす
るものである。
バーフロードレイン領域及びオーバーフローコン
トロールゲート領域を自己整合（セルフアライ
ン）にて形成し高精度の固体撮像素子を得んとす
るものである。
先ず、第４図を用いてＮチヤンネルインターラ
イン型CCD撮像素子の概略的構成を説明する
に、領域３は絵素となるセンサー部、実斜線の施
された領域５はチヤンネルストツパー領域、２１
はCCD構造の垂直シフトレジスタを夫々示し、
之等センサー部３、チヤンネルストツパー領域５
及び垂直シフトレジスタ２１は共通のP-形半導
体１上に形成される。垂直シフトレジスタ２１は
通常の如く各センサー部３の数に対応して例えば
２相のクロツクパルスφ１及びφ２で駆動する転
送部を有し、各φ１及びφ２が印加される転送部
は夫々トランスフアゲート領域φ1Tとストレ−
ジゲート領域φ1S及びトランスフアゲート領域φ
2Tとストレンジゲート領域φ2Sを有して構成さ
れる。各センサー部３とストレージゲート領域φ
1S又はφ2S間にはゲート領域ST1又はST2が設け
られ、このゲート領域ST1又はST2を通してセン
サー部３よりのキヤリアをクロツクパルスφ１又
はφ２によつて垂直シフトレジスタ２１に転送す
るようになされる。一方、各センサー部３の垂直
シフトレジスタ２１とは反対側にオーバーフロー
コントロールゲート領域４と共通のN+形オーバ
ーフロードレイン領域２が形成され、各センサー
部２に発生した余剰キヤリアをこのゲート領域４
を通じてオーバーフロードレイン領域２に流され
る。
イン型CCD撮像素子の概略的構成を説明する
に、領域３は絵素となるセンサー部、実斜線の施
された領域５はチヤンネルストツパー領域、２１
はCCD構造の垂直シフトレジスタを夫々示し、
之等センサー部３、チヤンネルストツパー領域５
及び垂直シフトレジスタ２１は共通のP-形半導
体１上に形成される。垂直シフトレジスタ２１は
通常の如く各センサー部３の数に対応して例えば
２相のクロツクパルスφ１及びφ２で駆動する転
送部を有し、各φ１及びφ２が印加される転送部
は夫々トランスフアゲート領域φ1Tとストレ−
ジゲート領域φ1S及びトランスフアゲート領域φ
2Tとストレンジゲート領域φ2Sを有して構成さ
れる。各センサー部３とストレージゲート領域φ
1S又はφ2S間にはゲート領域ST1又はST2が設け
られ、このゲート領域ST1又はST2を通してセン
サー部３よりのキヤリアをクロツクパルスφ１又
はφ２によつて垂直シフトレジスタ２１に転送す
るようになされる。一方、各センサー部３の垂直
シフトレジスタ２１とは反対側にオーバーフロー
コントロールゲート領域４と共通のN+形オーバ
ーフロードレイン領域２が形成され、各センサー
部２に発生した余剰キヤリアをこのゲート領域４
を通じてオーバーフロードレイン領域２に流され
る。
しかして、本発明においては特に第４図のＡ−
Ａ線上で示すオーバーフローコントロールゲート
領域４、オーバーフロードレイン領域２及びチヤ
ンネルストツパー領域５の形成を高精度に行うも
のである。
Ａ線上で示すオーバーフローコントロールゲート
領域４、オーバーフロードレイン領域２及びチヤ
ンネルストツパー領域５の形成を高精度に行うも
のである。
CCD（電荷結合素子）等を用いた固体撮像素
子においては、ブルーミング制御のためのオーバ
ーフロードレイン領域が設けられるが、この場合
センサー部とオーバーフロードレイン領域間のオ
ーバーフローコントロールゲート領域のチヤンネ
ル長の精度が厳しく要求される。例えば第１図で
示すように第１導電形の半導体基体１の表面に第
２導電形のオーバーフロードレイン領域２を設
け、このオーバーフロードレイン領域２を挾んで
センサー部３側及びその反対側に夫々基体１より
高濃度の第１導電形のオーバーフローコントロー
ルゲート領域４及びチヤンネルストツパー領域５
を形成して成る固体撮像素子においては、そのオ
ーバーフローコントロールゲート領域４のチヤン
ネル長L1が大きい場合にはオーバーフローコン
トロールゲート領域４直下の表面準位φ１はポテ
ンシヤル分布６で示す如くゲート電極７に与えら
れる電圧によつて一義的に決定される。しかしな
がら、第２図に示すように製造誤差でオーバーフ
ローコントロールゲート領域４のチヤンネル長
L′1がと小さく形成された場合にはオーバーフロ
ードレイン領域２の電位によりポテンシヤル分布
８で示す如くオーバーフローコントロールゲート
領域４の表面準位がφ２と変調され、センサー部
の所謂ハンドリング・チヤージに制限を与えてし
まう。従つてこのオーバーフロードレイン領域
２、オーバーフローコントロールゲート領域４及
びチヤンネルストツパー領域５は第１図に示す如
く夫々一定の幅で高精度に形成されねばならな
い。
子においては、ブルーミング制御のためのオーバ
ーフロードレイン領域が設けられるが、この場合
センサー部とオーバーフロードレイン領域間のオ
ーバーフローコントロールゲート領域のチヤンネ
ル長の精度が厳しく要求される。例えば第１図で
示すように第１導電形の半導体基体１の表面に第
２導電形のオーバーフロードレイン領域２を設
け、このオーバーフロードレイン領域２を挾んで
センサー部３側及びその反対側に夫々基体１より
高濃度の第１導電形のオーバーフローコントロー
ルゲート領域４及びチヤンネルストツパー領域５
を形成して成る固体撮像素子においては、そのオ
ーバーフローコントロールゲート領域４のチヤン
ネル長L1が大きい場合にはオーバーフローコン
トロールゲート領域４直下の表面準位φ１はポテ
ンシヤル分布６で示す如くゲート電極７に与えら
れる電圧によつて一義的に決定される。しかしな
がら、第２図に示すように製造誤差でオーバーフ
ローコントロールゲート領域４のチヤンネル長
L′1がと小さく形成された場合にはオーバーフロ
ードレイン領域２の電位によりポテンシヤル分布
８で示す如くオーバーフローコントロールゲート
領域４の表面準位がφ２と変調され、センサー部
の所謂ハンドリング・チヤージに制限を与えてし
まう。従つてこのオーバーフロードレイン領域
２、オーバーフローコントロールゲート領域４及
びチヤンネルストツパー領域５は第１図に示す如
く夫々一定の幅で高精度に形成されねばならな
い。
一方、従来かかる領域２，４及び５の製法は、
第３図Ａ〜Ｄに示す如く第１導電形例えばP-形
の半導体基体１上の酸化膜（SiO2）１０にホトエ
ツチングを施してオーバーフローコントロールゲ
ート領域からチヤンネルストツパー領域に至る範
囲に対応した部分に窓孔１１を形成し、この窓孔
１１を通じて例えばボロンをイオン打ち込みして
基体表面にオーバーフローコントロールゲート領
域及びチヤンネルストツパー領域となり得るＰ形
領域１２を形成し、次にホトレジスト層１４を被
着形成しホトエツチングによつてオーバーフロー
ドレイン領域に対応した位置に窓孔１３を形成し
て後窓孔１３を通して例えばリンをイオン打ち込
みしＰ形領域１２を２分するN+形のオーバーフ
ロードレイン領域２を形成し、同時にこのオーバ
ーフロードレイン領域２の両側に夫々Ｐ形のオー
バーフローコントロールゲート領域４及びチヤン
ネルストツパー領域５を形成し、しかる後、ホト
レジスト層１４及び埋込みチヤンネル領域を形成
すべき部分の酸化膜１０を除去し改めて選択的に
形成したホトレジスト層１５を介して例えばリン
をイオン打ち込みし所定位置にN-形の埋込みチ
ヤンネル領域１６を形成するようになされる。し
かるに、かかる従来製法においては２回のマスク
合せ工程を必要とするためにマスクずれによりオ
ーバーフローコントロールゲート領域のチヤンネ
ル長にばらつきが生じ易く高精度の固体撮像素子
が得にくかつた。
第３図Ａ〜Ｄに示す如く第１導電形例えばP-形
の半導体基体１上の酸化膜（SiO2）１０にホトエ
ツチングを施してオーバーフローコントロールゲ
ート領域からチヤンネルストツパー領域に至る範
囲に対応した部分に窓孔１１を形成し、この窓孔
１１を通じて例えばボロンをイオン打ち込みして
基体表面にオーバーフローコントロールゲート領
域及びチヤンネルストツパー領域となり得るＰ形
領域１２を形成し、次にホトレジスト層１４を被
着形成しホトエツチングによつてオーバーフロー
ドレイン領域に対応した位置に窓孔１３を形成し
て後窓孔１３を通して例えばリンをイオン打ち込
みしＰ形領域１２を２分するN+形のオーバーフ
ロードレイン領域２を形成し、同時にこのオーバ
ーフロードレイン領域２の両側に夫々Ｐ形のオー
バーフローコントロールゲート領域４及びチヤン
ネルストツパー領域５を形成し、しかる後、ホト
レジスト層１４及び埋込みチヤンネル領域を形成
すべき部分の酸化膜１０を除去し改めて選択的に
形成したホトレジスト層１５を介して例えばリン
をイオン打ち込みし所定位置にN-形の埋込みチ
ヤンネル領域１６を形成するようになされる。し
かるに、かかる従来製法においては２回のマスク
合せ工程を必要とするためにマスクずれによりオ
ーバーフローコントロールゲート領域のチヤンネ
ル長にばらつきが生じ易く高精度の固体撮像素子
が得にくかつた。
本発明は、かかる従来の欠点を解消し自己整合
にてオーバーフロードレイン領域及びオーバーフ
ローコントロールゲート領域等をばらいきなく正
確に形成し得るようにした製法を提供するもので
ある。
にてオーバーフロードレイン領域及びオーバーフ
ローコントロールゲート領域等をばらいきなく正
確に形成し得るようにした製法を提供するもので
ある。
以下、本発明による固体撮像素子の製法をＮチ
ヤンネルインターライン型CCD撮像素子を例に
して説明する。
ヤンネルインターライン型CCD撮像素子を例に
して説明する。
即ち、本発明においては例えば第５図に示す如
く、先ずP-形のシリコン半導体１の表面SiO2の
如き絶縁膜２２を被着形成して後、この絶縁膜２
２に対してホトエツチングを施し爾後形成すべき
オーバーフローコントロールゲート領域及びチヤ
ンネルストツパー領域に対応する部分を残し、他
のオーバーフロードレイン領域と、埋込みチヤン
ネル領域によるセンサー部及び垂直シフトレジス
タ部に対応する部分に開口部２３及び２４〔２４
Ａ〕及び〔２４Ｂ〕を形成する（同図Ａ）。
く、先ずP-形のシリコン半導体１の表面SiO2の
如き絶縁膜２２を被着形成して後、この絶縁膜２
２に対してホトエツチングを施し爾後形成すべき
オーバーフローコントロールゲート領域及びチヤ
ンネルストツパー領域に対応する部分を残し、他
のオーバーフロードレイン領域と、埋込みチヤン
ネル領域によるセンサー部及び垂直シフトレジス
タ部に対応する部分に開口部２３及び２４〔２４
Ａ〕及び〔２４Ｂ〕を形成する（同図Ａ）。
次に、この絶縁膜２２をマスクとして各開口部
２３，２４よりＮ形不純物例えばリンＰをイオン
打ち込みしセンサー部及び垂直シフトレジスタ部
に対応する部分にN-形の埋込みチヤンネル領域
２５及び２６を形成する。このとき開口部２３を
通してオーバーフロードレイン領域に対応した部
分にてN-形層２７が形成される（同図Ｂ）。
２３，２４よりＮ形不純物例えばリンＰをイオン
打ち込みしセンサー部及び垂直シフトレジスタ部
に対応する部分にN-形の埋込みチヤンネル領域
２５及び２６を形成する。このとき開口部２３を
通してオーバーフロードレイン領域に対応した部
分にてN-形層２７が形成される（同図Ｂ）。
次に、絶縁膜２２の開口部２３に対応した位置
に該開口部２３より若干広い（少くともマスク合
せ誤差を両側に加えた幅）開口部２８を有するホ
トレジスト層２９を被着形成し、このホトレジス
ト層２９及び絶縁膜２２をマスクにしてＮ形不純
物例えばリンＰのイオン打ち込みを高濃度に行い
開口部２３下にN+形のオーバーフロードレイン
領域２を形成する。このセンサー部及び垂直シフ
トレジスタ部となるN-形の埋込みチヤンネル領
域２５及び２６と、N+形のオーバーフロードレ
イン領域２の形成で、同時に両領域２５及び２間
と両領域２及び２６間において夫々P-形のオー
バーフローコントロールゲート領域４及びチヤン
ネルストツパー領域５が形成される（同図Ｃ）。
に該開口部２３より若干広い（少くともマスク合
せ誤差を両側に加えた幅）開口部２８を有するホ
トレジスト層２９を被着形成し、このホトレジス
ト層２９及び絶縁膜２２をマスクにしてＮ形不純
物例えばリンＰのイオン打ち込みを高濃度に行い
開口部２３下にN+形のオーバーフロードレイン
領域２を形成する。このセンサー部及び垂直シフ
トレジスタ部となるN-形の埋込みチヤンネル領
域２５及び２６と、N+形のオーバーフロードレ
イン領域２の形成で、同時に両領域２５及び２間
と両領域２及び２６間において夫々P-形のオー
バーフローコントロールゲート領域４及びチヤン
ネルストツパー領域５が形成される（同図Ｃ）。
かかる製法によれば、オーバーフローコントロ
ールゲート領域及びチヤンネルストツパー領域に
対応する部分に選択的に絶縁膜２２を形成し、こ
の絶縁膜２２をマスクとしてイオン打ち込みによ
りオーバーフロードレイン領域２と埋込みチヤン
ネル即ちセンサー部３及び垂直シフトレジスタ部
を形成したとき、同時に絶縁膜２２下にイオン打
ち込みされない領域が自動的にオーバーフローコ
ントロールゲート領域４及びチヤンネルストツパ
ー領域５として形成される。従つてオーバーフロ
ードレイン領域２とオーバーフローコントロール
ゲート領域４がいわゆる自己整合にて形成され、
且つその精度が第５図Ａの工程におけるマスク精
度及びホトレジストの解像度だけで制限されるた
めに、非常に精度のよいオーバーフローコントロ
ールゲート領域４が得られる。
ールゲート領域及びチヤンネルストツパー領域に
対応する部分に選択的に絶縁膜２２を形成し、こ
の絶縁膜２２をマスクとしてイオン打ち込みによ
りオーバーフロードレイン領域２と埋込みチヤン
ネル即ちセンサー部３及び垂直シフトレジスタ部
を形成したとき、同時に絶縁膜２２下にイオン打
ち込みされない領域が自動的にオーバーフローコ
ントロールゲート領域４及びチヤンネルストツパ
ー領域５として形成される。従つてオーバーフロ
ードレイン領域２とオーバーフローコントロール
ゲート領域４がいわゆる自己整合にて形成され、
且つその精度が第５図Ａの工程におけるマスク精
度及びホトレジストの解像度だけで制限されるた
めに、非常に精度のよいオーバーフローコントロ
ールゲート領域４が得られる。
上述せる如く、本発明によれば、簡単な工程に
よつてオーバーフロードレイン領域２及びオーバ
ーフローコントロールゲート領域４が自己整合に
て形成され、オーバーフローコントロールゲート
領域４のチヤンネル長がばらつきなく精度よく得
られることにより、微細パターンのオーバーフロ
ードレイン領域２、オーバーフローコントロール
ゲート領域４及びチヤンネルストツパー領域５等
の形成が可能となる。従つて高精度で且つ高集積
の固体撮像素子が容易に得られる。
よつてオーバーフロードレイン領域２及びオーバ
ーフローコントロールゲート領域４が自己整合に
て形成され、オーバーフローコントロールゲート
領域４のチヤンネル長がばらつきなく精度よく得
られることにより、微細パターンのオーバーフロ
ードレイン領域２、オーバーフローコントロール
ゲート領域４及びチヤンネルストツパー領域５等
の形成が可能となる。従つて高精度で且つ高集積
の固体撮像素子が容易に得られる。
尚、上例ではＮチヤンネルインターライン型
CCD撮像素子に適用したが、その他Ｐチヤンネ
ルインターライン型CCD撮像素子、フレームト
ランスフア型Ｐチヤンネル及びＮチヤンネルタイ
プCCD撮像素子にも適用できること勿論であ
る。
CCD撮像素子に適用したが、その他Ｐチヤンネ
ルインターライン型CCD撮像素子、フレームト
ランスフア型Ｐチヤンネル及びＮチヤンネルタイ
プCCD撮像素子にも適用できること勿論であ
る。
第１図及び第２図は夫々本発明の説明に供する
ポテンシヤル分布図、第３図は従来の製法例を示
す工程順の断面図、第４図は本発明に適用し得る
固体撮像素子の一例を示す要部の平面図、第５図
は本発明による製法の実施例で第４図のＡ−Ａ線
上における工程順の断面図である。 １は半導体基体、２はオーバーフロードレイン
領域、３はセンサー部、４はオーバーフローコン
トロールゲート領域、５はチヤンネルストツパー
領域、２２は第１マスク、２９は第２マスクであ
る。
ポテンシヤル分布図、第３図は従来の製法例を示
す工程順の断面図、第４図は本発明に適用し得る
固体撮像素子の一例を示す要部の平面図、第５図
は本発明による製法の実施例で第４図のＡ−Ａ線
上における工程順の断面図である。 １は半導体基体、２はオーバーフロードレイン
領域、３はセンサー部、４はオーバーフローコン
トロールゲート領域、５はチヤンネルストツパー
領域、２２は第１マスク、２９は第２マスクであ
る。
Claims (1)
- １ 半導体基体上のオーバーフローコントロール
ゲート領域及びチヤンネルストツパー領域に対応
する部分に選択的に第１マスクを形成し、該第１
マスクを用いてイオン打ち込みにより上記基体中
に埋込みチヤンネルによるセンサー部及び垂直シ
フトレジスタ部を形成して後、上記第１マスクの
オーバーフロードレイン領域に対応する開口部に
対応して之より若干広い開口部を有した第２マス
クを設け、上記第１及び第２マスクを用いてイオ
ン打ち込みによりオーバーフロードレイン領域を
形成し、上記第１マスク下をオーバーフローコン
トロールゲート領域及びチヤンネルストツパー領
域となすことを特徴とする固体撮像素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12590479A JPS5649577A (en) | 1979-09-28 | 1979-09-28 | Preparation of solid image pickup element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12590479A JPS5649577A (en) | 1979-09-28 | 1979-09-28 | Preparation of solid image pickup element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5649577A JPS5649577A (en) | 1981-05-06 |
| JPS6115588B2 true JPS6115588B2 (ja) | 1986-04-24 |
Family
ID=14921778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12590479A Granted JPS5649577A (en) | 1979-09-28 | 1979-09-28 | Preparation of solid image pickup element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5649577A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4362575A (en) * | 1981-08-27 | 1982-12-07 | Rca Corporation | Method of making buried channel charge coupled device with means for controlling excess charge |
| US4940411A (en) * | 1988-08-25 | 1990-07-10 | American Dental Laser, Inc. | Dental laser method |
| WO2010068252A1 (en) * | 2008-12-10 | 2010-06-17 | Eastman Kodak Company | Image sensors with lateral overflow drains |
| US8772891B2 (en) | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
-
1979
- 1979-09-28 JP JP12590479A patent/JPS5649577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5649577A (en) | 1981-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859624A (en) | Manufacturing method of semiconductor device having CCD and peripheral circuit | |
| US4173064A (en) | Split gate electrode, self-aligned antiblooming structure and method of making same | |
| US4579626A (en) | Method of making a charge-coupled device imager | |
| JPS6115588B2 (ja) | ||
| US4133099A (en) | Method of manufacturing a charge transfer device | |
| KR100311493B1 (ko) | 고체촬상소자및그의제조방법 | |
| JPS6031111B2 (ja) | 固体撮像素子の製法 | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| JPS59191378A (ja) | 固体撮像素子の製法 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0618263B2 (ja) | 電荷転送素子 | |
| JPH0245940A (ja) | 電荷結合素子及びその製造方法 | |
| JPH06216363A (ja) | 固体撮像装置 | |
| JPH01292857A (ja) | インターライン型固体撮像素子の製造方法 | |
| JP2768452B2 (ja) | 固体撮像装置の製造方法 | |
| JPS63302553A (ja) | 電荷転送装置の製造方法 | |
| JPH0522397B2 (ja) | ||
| JPH04257265A (ja) | 固体撮像素子の製造方法 | |
| JPH04299862A (ja) | 固体撮像素子 | |
| JP2002057320A (ja) | 固体撮像素子の製造方法 | |
| JPS6057965A (ja) | 固体撮像装置の製造方法 | |
| JPH03116782A (ja) | 固体撮像素子 | |
| JPH0719886B2 (ja) | 電荷転送装置の製造方法 | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 | |
| JPH07114278B2 (ja) | 電荷転送装置の製造方法 |