JPS6057965A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPS6057965A JPS6057965A JP58167076A JP16707683A JPS6057965A JP S6057965 A JPS6057965 A JP S6057965A JP 58167076 A JP58167076 A JP 58167076A JP 16707683 A JP16707683 A JP 16707683A JP S6057965 A JPS6057965 A JP S6057965A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- transistor
- layer
- doped polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 230000006698 induction Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000003068 static effect Effects 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract 5
- 238000003384 imaging method Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 11
- 239000011574 phosphorus Substances 0.000 abstract description 11
- 229910052796 boron Inorganic materials 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 238000000206 photolithography Methods 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 14
- -1 phosphorus ions Chemical class 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は静電誘導１〜ランジスタ及びＭＯ３型トランジ
スタで構成される固体撮像装置の製造方法に関する。
スタで構成される固体撮像装置の製造方法に関する。
発明の技術背頓
近ｆ１Ｍ、固体１ｌｉｌ像装繭としてはＣＯＤ等の電荷
転送素子を用いるものや、ＭＯ３型トランジスタ（以下
、ＭＯ８Ｔｒと称す）を用いるものなどが広く用いられ
ている。しかし、これらの固体１ｆｆｌｌ装置は電荷転
送時に電荷の洩れがあること、光検出感度が低いこと、
集積度が上がらないことなどの問題がある。このような
問題を一挙に解決するものとして、静電誘導トランジス
タ（Ｓ ｔａｔｌｃ（ｎｄｕｃｔｉｏｎ Ｔ ｒａｎｓ
ｌｓｔｏｒの頭文字をとってＳｒＴと呼ばれている）を
用いたものが新たに提案されている。例えば特開昭５５
−１５２２９号公報には、マトリックス状に配列したＳ
ＩＴのソースを行導線に接続し、ドレインを列導線に接
続し、ゲートをクリア導線に接続した固体撮像装置が示
されている。斯様な固体ｍｖＡｉ置において、半導体基
板の表面に互に横方向に離間して形成された２電極領域
間の距離によってトランジスタ特１りが制御１１される
半導体素子に前記ＳＩＴ及びＭ Ｏ’Ｓ ’ｒ ｒ １
１が代表として挙げられる。前記ＳＩＴはソース・ド１
ツイン間の電流方向にチャンネル領域を挾んＣＩＱ Ｌ
Ｊたゲート間の距離で、また前記ＭＯ８Ｔｒ１．ｔ［面
チャンネルの両端に設けたソース・ドレイン間の距離、
所謂チャンネル長で素子の賭特竹を制御するものである
。従って、！ｌＡ言すれば前記ゲート間の間隔を精密に
規定しないと間隔の僅かなバラツキが、素子を構成する
各絵素毎の特性のバラツ１−１更に素子全体の特性に大
きく影響を及はりことになる。この為に、従来からＳＩ
Ｔ及びＭ ＯＳ ’Ｔ’ ｒの何れも前記の問題を改善
すべく製造プ１」１！ストの工夫がなされている。前記
ゲート間の間隔を精密に規定する技術としては、自己整
合技術があり、例えばＳＩＴに関する自己整合技術では
特開昭５６−１６７３６７号公報に示されている。即ち
、第１図（Ａ）乃至＜Ｄ）は製造工程を示し、ド１メイ
ン（又はソース）であるｎ＋の半導体基板１土に１１型
の不純物を含むエピタキシャル層２が形成されでいるシ
リコンウェハを用いる。同図（Ａ）において、エピタキ
シャル層２表面に酸化膜１１、窒化膜（Ｓｉ３Ｎ・喜）
１２を順次堆積せしめ、その上にレジストパターン１３
．１３＝ 、１３’を形成する。次に同図（１１）にｉ
１３いて、１ノジストパターン１３．１３−．１３をマ
スクとして窒化膜１２をエツチングして、窒化膜パター
ン１２．１２′、１２’を形成する。その後、レジスト
パターン１３．１３′、１３”をマスクとして、ボ［」
ンイオン（Ｒ’ｉ１４の注入を行ない、イオン注入ｗ１
１５．１５′を形成する。次に、レジストパターン１３
．１３＝ 、１３’を除去した後、選択酸化を行く【う
と酸化膜１Ｇが同図（Ｃ）の如く形成される。
転送素子を用いるものや、ＭＯ３型トランジスタ（以下
、ＭＯ８Ｔｒと称す）を用いるものなどが広く用いられ
ている。しかし、これらの固体１ｆｆｌｌ装置は電荷転
送時に電荷の洩れがあること、光検出感度が低いこと、
集積度が上がらないことなどの問題がある。このような
問題を一挙に解決するものとして、静電誘導トランジス
タ（Ｓ ｔａｔｌｃ（ｎｄｕｃｔｉｏｎ Ｔ ｒａｎｓ
ｌｓｔｏｒの頭文字をとってＳｒＴと呼ばれている）を
用いたものが新たに提案されている。例えば特開昭５５
−１５２２９号公報には、マトリックス状に配列したＳ
ＩＴのソースを行導線に接続し、ドレインを列導線に接
続し、ゲートをクリア導線に接続した固体撮像装置が示
されている。斯様な固体ｍｖＡｉ置において、半導体基
板の表面に互に横方向に離間して形成された２電極領域
間の距離によってトランジスタ特１りが制御１１される
半導体素子に前記ＳＩＴ及びＭ Ｏ’Ｓ ’ｒ ｒ １
１が代表として挙げられる。前記ＳＩＴはソース・ド１
ツイン間の電流方向にチャンネル領域を挾んＣＩＱ Ｌ
Ｊたゲート間の距離で、また前記ＭＯ８Ｔｒ１．ｔ［面
チャンネルの両端に設けたソース・ドレイン間の距離、
所謂チャンネル長で素子の賭特竹を制御するものである
。従って、！ｌＡ言すれば前記ゲート間の間隔を精密に
規定しないと間隔の僅かなバラツキが、素子を構成する
各絵素毎の特性のバラツ１−１更に素子全体の特性に大
きく影響を及はりことになる。この為に、従来からＳＩ
Ｔ及びＭ ＯＳ ’Ｔ’ ｒの何れも前記の問題を改善
すべく製造プ１」１！ストの工夫がなされている。前記
ゲート間の間隔を精密に規定する技術としては、自己整
合技術があり、例えばＳＩＴに関する自己整合技術では
特開昭５６−１６７３６７号公報に示されている。即ち
、第１図（Ａ）乃至＜Ｄ）は製造工程を示し、ド１メイ
ン（又はソース）であるｎ＋の半導体基板１土に１１型
の不純物を含むエピタキシャル層２が形成されでいるシ
リコンウェハを用いる。同図（Ａ）において、エピタキ
シャル層２表面に酸化膜１１、窒化膜（Ｓｉ３Ｎ・喜）
１２を順次堆積せしめ、その上にレジストパターン１３
．１３＝ 、１３’を形成する。次に同図（１１）にｉ
１３いて、１ノジストパターン１３．１３−．１３をマ
スクとして窒化膜１２をエツチングして、窒化膜パター
ン１２．１２′、１２’を形成する。その後、レジスト
パターン１３．１３′、１３”をマスクとして、ボ［」
ンイオン（Ｒ’ｉ１４の注入を行ない、イオン注入ｗ１
１５．１５′を形成する。次に、レジストパターン１３
．１３＝ 、１３’を除去した後、選択酸化を行く【う
と酸化膜１Ｇが同図（Ｃ）の如く形成される。
その後、窒化膜パターン１２’、 １２’と表面の酸化
膜を除去してボロンを拡散し、Ｐ型注入層１５．１５−
グー１〜ｆｆ１ｌｌｆが形成さる。この変化を少なくす
るため、前記酸化は高圧酸化法を用い酸化温度を低くし
、かつ拡散層１７．１７−の形成に高エネルギーのイオ
ンを用いる。次に、窒化膜パターン１２並びに５− 表面の酸化膜を除去して、ソースであるｎｌ拡散層５を
形成した状態が同図（Ｄ＞に示しであるａ＜１お、この
図にはゲート電極１８．１８′とソース電極１９も示し
である。斯様にして得られたＳＩＴは、Ｐ型注入層１５
．１５′がゲートであり、ソース５、ドレイン１間の電
流通路がそのグー１〜′Ｒ極にＪ：つて制御される。Ｐ
型拡散層１７．１７−は、活性ゲートとなる注入層１５
． ＩＦＭを外部の金属１！極１８．１８′へ接続する
ための領域となる。
膜を除去してボロンを拡散し、Ｐ型注入層１５．１５−
グー１〜ｆｆ１ｌｌｆが形成さる。この変化を少なくす
るため、前記酸化は高圧酸化法を用い酸化温度を低くし
、かつ拡散層１７．１７−の形成に高エネルギーのイオ
ンを用いる。次に、窒化膜パターン１２並びに５− 表面の酸化膜を除去して、ソースであるｎｌ拡散層５を
形成した状態が同図（Ｄ＞に示しであるａ＜１お、この
図にはゲート電極１８．１８′とソース電極１９も示し
である。斯様にして得られたＳＩＴは、Ｐ型注入層１５
．１５′がゲートであり、ソース５、ドレイン１間の電
流通路がそのグー１〜′Ｒ極にＪ：つて制御される。Ｐ
型拡散層１７．１７−は、活性ゲートとなる注入層１５
． ＩＦＭを外部の金属１！極１８．１８′へ接続する
ための領域となる。
更に、ＭＯ８Ｔｒについても同様で各種の自己整合技術
が公知になっている。然し乍ら、これ笠の自己整合技術
はＭＯ８Ｔｒ又はＳＩＴのいずれか一方にのみしか適合
できず、本発明で示１様なＳＩＴとＭＯ８Ｔｒの２種類
で構成される固体撮像装置にはそのまま適用できない。
が公知になっている。然し乍ら、これ笠の自己整合技術
はＭＯ８Ｔｒ又はＳＩＴのいずれか一方にのみしか適合
できず、本発明で示１様なＳＩＴとＭＯ８Ｔｒの２種類
で構成される固体撮像装置にはそのまま適用できない。
発明の目的
本発明の目的は、上述した不具合を解決すべくなされた
もので静電誘導トランジスタとＭＯ８型トランジスタを
同一半導体基板に構成づるに好適イ４吏 な然も特性の向上ができる固史ｉ＃ｌ像装圓の製造ｈ６
− 法を提供するものである。
もので静電誘導トランジスタとＭＯ８型トランジスタを
同一半導体基板に構成づるに好適イ４吏 な然も特性の向上ができる固史ｉ＃ｌ像装圓の製造ｈ６
− 法を提供するものである。
本発明の他の目的は、静電誘導トランジスタの構造寸法
の敏感性とＭＯ８型トランジスタのゲート長の変動を極
めて小さくし、絵素間の感度のバラツキを改善する固体
撮像装置の製造方法を提供するものである。
の敏感性とＭＯ８型トランジスタのゲート長の変動を極
めて小さくし、絵素間の感度のバラツキを改善する固体
撮像装置の製造方法を提供するものである。
発明の概要
本発明は、半導体基板の同一表面に静電誘導トランジス
タとＭＯ８型トランジスタを配列するにあたり、静電誘
導トランジスタのドレイン領域又はソース領域及びゲー
ト領域とＭＯ８型トランジスタのゲート領域を共に自己
整合構造とする固体顕像装置の製造方法である。
タとＭＯ８型トランジスタを配列するにあたり、静電誘
導トランジスタのドレイン領域又はソース領域及びゲー
ト領域とＭＯ８型トランジスタのゲート領域を共に自己
整合構造とする固体顕像装置の製造方法である。
発明の実施例
以下、添付図面を参照して本発明による固定搬像装置の
製造方法の実施例を詳細に説明する。
製造方法の実施例を詳細に説明する。
第２図（Δ）乃￥（Ｇ）は、本発明に係わる固体搬像装
置の製造方法ににり製造する固体撮像素子の！ＦＪ３ｆ
ｉプロセスの一実施例を模式的に示す素子ｍ造の断面図
′Ｃある。同図（Ａ）において、ＳＩＴのドレイン（又
はソース）を形成する低抵抗率の。上半導体（７） ９
ｊＪ ｍｌ ＞基板３１上に：２Ｘ１♂〜５ｘ１０”
原子１０♂のリン（Ｐ）、アンチモン＜５ｌｙ）等のｎ
型不純物を含むｎ−エピタキシャル層３２を形成する。
置の製造方法ににり製造する固体撮像素子の！ＦＪ３ｆ
ｉプロセスの一実施例を模式的に示す素子ｍ造の断面図
′Ｃある。同図（Ａ）において、ＳＩＴのドレイン（又
はソース）を形成する低抵抗率の。上半導体（７） ９
ｊＪ ｍｌ ＞基板３１上に：２Ｘ１♂〜５ｘ１０”
原子１０♂のリン（Ｐ）、アンチモン＜５ｌｙ）等のｎ
型不純物を含むｎ−エピタキシャル層３２を形成する。
更に、該ｎ−エピタキシャル隔３２を熱酸化し、その表
面に酸化１１！３３−１を形成する。次に、同図（Ｂ）
において、各絵素間の電気的分離を行なうｎ１拡散分離
層３４を形成するために、前記ｎ〜エピタキシャル層３
２の表面にリンを拡散し、更に、ＭＯ８Ｔｒを形成する
領域にボロン（Ｂ）、ガリウム（Ｇａ）、インジュウム
（Ｉｎ）等のＰ型不純物をイオン注入する。本実施例で
はボロン（Ｂ）のイオン注入を行なう。
面に酸化１１！３３−１を形成する。次に、同図（Ｂ）
において、各絵素間の電気的分離を行なうｎ１拡散分離
層３４を形成するために、前記ｎ〜エピタキシャル層３
２の表面にリンを拡散し、更に、ＭＯ８Ｔｒを形成する
領域にボロン（Ｂ）、ガリウム（Ｇａ）、インジュウム
（Ｉｎ）等のＰ型不純物をイオン注入する。本実施例で
はボロン（Ｂ）のイオン注入を行なう。
前記、不純物のドライブインでは、リン拡散及びボロン
拡散を同一工程で行ない、ｎ°拡散分離層３４及びＰ−
ウェル３５を形成する。この場合、前記ドライブインの
時間は、ｎ４拡散分離層３４が前Ｆ！［！ｎ−エピタキ
シャル層３２の表面からシリコン基板３１に達するよう
に設定する。前記ドライブインエ稈で形成された酸化膜
を一旦除去してフィールド酸化膜３３−２を再び熱酸化
して形成する。次に、同図（Ｃ）に示す様に、前記フィ
ールド酸化＠ ３３−２をフォトリソグラフィーにおい
てＳＩＴのゲート予定領域３６Ａ１ソース予定領域３７
Ａ、Ｐ−ウェル３５のヂャネルストッパー予定領域４１
Ａの各部分をエッヂング除去する。次に、同図（Ｄ）に
おいて、ＭＯ８ＴｒのＰ−ウェル３５の表面のソース及
びドレイン予定領域３８Ａ、３９Ａのフィード酸化膜３
３−２をフオ］−リソグラフィ一工程で除去した後に、
２００〜５００人の薄い酸化膜３３−３を熱酸化で形成
する。この酸化１１９３３−３は模述するように不純物
ドープ多結晶膜の、エツチングの際に下地となるシリコ
ンの保ＩＩ膜の１儲目をするものである。
拡散を同一工程で行ない、ｎ°拡散分離層３４及びＰ−
ウェル３５を形成する。この場合、前記ドライブインの
時間は、ｎ４拡散分離層３４が前Ｆ！［！ｎ−エピタキ
シャル層３２の表面からシリコン基板３１に達するよう
に設定する。前記ドライブインエ稈で形成された酸化膜
を一旦除去してフィールド酸化膜３３−２を再び熱酸化
して形成する。次に、同図（Ｃ）に示す様に、前記フィ
ールド酸化＠ ３３−２をフォトリソグラフィーにおい
てＳＩＴのゲート予定領域３６Ａ１ソース予定領域３７
Ａ、Ｐ−ウェル３５のヂャネルストッパー予定領域４１
Ａの各部分をエッヂング除去する。次に、同図（Ｄ）に
おいて、ＭＯ８ＴｒのＰ−ウェル３５の表面のソース及
びドレイン予定領域３８Ａ、３９Ａのフィード酸化膜３
３−２をフオ］−リソグラフィ一工程で除去した後に、
２００〜５００人の薄い酸化膜３３−３を熱酸化で形成
する。この酸化１１９３３−３は模述するように不純物
ドープ多結晶膜の、エツチングの際に下地となるシリコ
ンの保ＩＩ膜の１儲目をするものである。
次に、窒化膜（Ｓ ｉ、ｎｖ） ４ｏをＣＶＤ法で堆積
した後、フォトリソグラフィ一工程において、前記窒化
ｌｌ１４０をエツチングして前記ＳＩＴのソース予定領
域３７Ａ、ＭＯ８Ｔｒのソース予定領域３８Ａ１ドレイ
ン予定領域３９△に窒化膜パターンを形成する。
した後、フォトリソグラフィ一工程において、前記窒化
ｌｌ１４０をエツチングして前記ＳＩＴのソース予定領
域３７Ａ、ＭＯ８Ｔｒのソース予定領域３８Ａ１ドレイ
ン予定領域３９△に窒化膜パターンを形成する。
次に、同図（Ｅ）において、ボロンを表面より９−
ボロン拡散源又はイオン注入法で添加し、熱拡散させＰ
１ゲート領域３６Ｂ及びＰＦチャネルストッパー４Ｂを
形成する。その後、前記窒化膜バク〜ンを除去した後、
第１層のリンドープ多結晶シリ：１ンをＣＶＤ法等で堆
積した後、フォトリソグラフィ一工程で不純物ドープ多
結晶膜４２を形成づ−る。
１ゲート領域３６Ｂ及びＰＦチャネルストッパー４Ｂを
形成する。その後、前記窒化膜バク〜ンを除去した後、
第１層のリンドープ多結晶シリ：１ンをＣＶＤ法等で堆
積した後、フォトリソグラフィ一工程で不純物ドープ多
結晶膜４２を形成づ−る。
続いて、前記不純物ドープ多結晶膜４２にフＡ１〜レジ
ストパターン４３をマスクとしてリンイＡン十 （Ｐ）４４を注入する。この時、前記リンイオンを注入
する加速エネルギーは、注入ピークの位岡ガノンドーブ
結晶膜厚の途中になるように調整づ”る。
ストパターン４３をマスクとしてリンイＡン十 （Ｐ）４４を注入する。この時、前記リンイオンを注入
する加速エネルギーは、注入ピークの位岡ガノンドーブ
結晶膜厚の途中になるように調整づ”る。
次に、同図（Ｆ）において、前記Ｐ１ゲート領域３０Ｂ
とＭＯ８Ｔｒゲート部分の前記酸化１１４３３−２．３
３−３をフォトリソグラフィ一工程で除去し、新たに容
量形成のための薄い絶縁膜４５を熱酸化で形成り゛る。
とＭＯ８Ｔｒゲート部分の前記酸化１１４３３−２．３
３−３をフォトリソグラフィ一工程で除去し、新たに容
量形成のための薄い絶縁膜４５を熱酸化で形成り゛る。
本実施例では、前記絶＃Ｒ躾に熱酸化膜を選択したが、
ＣＶＤ酸化膜や窒化膜を被着しいｂＪ−い。
ＣＶＤ酸化膜や窒化膜を被着しいｂＪ−い。
その後、リンドープした第２層の低抵抗なリンドープ多
結晶シリコンで形成した不純物ドープ多結晶１１４６を
堆積し、フォトリソグラフィ一工程にて１０− ＳＩＴのｎ′ソースｆＲＩ１１！３７Ｂ、 Ｍ ＯＳ
Ｔ ｒのｎ （−ソース領域４８Ｂ及びｎｌドレイン領
域４９Ｂは前工程の熱処理工程でリンイオン注入の前記
不純物ドープ多結晶膜４２からリンが拡散して形成され
る。最後に、同図（Ｇ）に示すように絶縁膜５０を堆積
する。この絶縁膜５０はＳＩＴの受光部となる前記Ｐ＋
ゲグー領１４３（３１３に入射した児５２の透過率が最
も大きくなる。Ｊ：うに適当な屈折率と膜厚を持つ材質
、例えばＳｌ、＋ｎｖ、リンガラス、ポリイミド樹脂等
で形成する。尚、ＳＩＴ及びＭＯ８Ｔｒの夫々の電極領
域への配線は表面に形成した△ｅ膜パターン５１で形成
する。
結晶シリコンで形成した不純物ドープ多結晶１１４６を
堆積し、フォトリソグラフィ一工程にて１０− ＳＩＴのｎ′ソースｆＲＩ１１！３７Ｂ、 Ｍ ＯＳ
Ｔ ｒのｎ （−ソース領域４８Ｂ及びｎｌドレイン領
域４９Ｂは前工程の熱処理工程でリンイオン注入の前記
不純物ドープ多結晶膜４２からリンが拡散して形成され
る。最後に、同図（Ｇ）に示すように絶縁膜５０を堆積
する。この絶縁膜５０はＳＩＴの受光部となる前記Ｐ＋
ゲグー領１４３（３１３に入射した児５２の透過率が最
も大きくなる。Ｊ：うに適当な屈折率と膜厚を持つ材質
、例えばＳｌ、＋ｎｖ、リンガラス、ポリイミド樹脂等
で形成する。尚、ＳＩＴ及びＭＯ８Ｔｒの夫々の電極領
域への配線は表面に形成した△ｅ膜パターン５１で形成
する。
第３図＜Ａ）乃至（Ｆ）は、本発明に係る固体１１ｉ１
像装闘の製造方法により製造する固体撮像素子の製造プ
ロセスの他の実施例を模式的に示す素子構造の断面図で
ある。第３図（Ａ）は、途中の製造プロセスにお１プる
素子構造の断面図を示し、同図（Ａ＞の前工程までの素
子構造の断面図は前述の実施例と同様であるので説明は
省略する。尚、前述の実施例に示した部材と同等の機能
をもつ部材は同一符号を付記してその説明は省略する。
像装闘の製造方法により製造する固体撮像素子の製造プ
ロセスの他の実施例を模式的に示す素子構造の断面図で
ある。第３図（Ａ）は、途中の製造プロセスにお１プる
素子構造の断面図を示し、同図（Ａ＞の前工程までの素
子構造の断面図は前述の実施例と同様であるので説明は
省略する。尚、前述の実施例に示した部材と同等の機能
をもつ部材は同一符号を付記してその説明は省略する。
同図（Ａ）においては、フィールド酸化膜３３−２を熱
酸化で形成した後、ＳＩＴのゲート予定領域３６△、ソ
ース予定領域３７ＢＳＭＯ８ＴｒのＰ−ウェル３５のチ
ャネルストッパー予定額１１ｉ４１△をエツチングする
。更に、同図（Ｂ）において、［）−ウ「ル３５上のフ
ィールド酸化膜３３−２をフォトリソグラフィ一工程で
エツチングして新たにゲート酸化８９３３−４を形成し
、その後に表面に前述と同様の第１閾の不純物ドープ多
結晶膜４２を堆積する。更に、該多結晶膜４２をフォト
リソグツイ一工程で前記ＳＩＴのドレイン電極又はソー
ス電極、ＭＯ８Ｔｒのゲート電極を形成する予定部分を
残して除去し、パターン膜を形成してその上に窒化膜４
０を（１１積する。
酸化で形成した後、ＳＩＴのゲート予定領域３６△、ソ
ース予定領域３７ＢＳＭＯ８ＴｒのＰ−ウェル３５のチ
ャネルストッパー予定額１１ｉ４１△をエツチングする
。更に、同図（Ｂ）において、［）−ウ「ル３５上のフ
ィールド酸化膜３３−２をフォトリソグラフィ一工程で
エツチングして新たにゲート酸化８９３３−４を形成し
、その後に表面に前述と同様の第１閾の不純物ドープ多
結晶膜４２を堆積する。更に、該多結晶膜４２をフォト
リソグツイ一工程で前記ＳＩＴのドレイン電極又はソー
ス電極、ＭＯ８Ｔｒのゲート電極を形成する予定部分を
残して除去し、パターン膜を形成してその上に窒化膜４
０を（１１積する。
この窒化膜４０はフォトリソグラフィ一工程で前記不純
物ドープ多結晶膜４２を被膜するようｔ・：パターン形
成する。この時、前記ゲート予定領域３６△、チャネル
ストッパー予定額１ｉｉ！４１Ａに相当する不純物ドー
プ多結晶膜４２をもエツチングして前記ゲート及びチャ
ネルストッパ−の夫々の予定領域３６Δ、４１Ａを深く
掘り下げる。
物ドープ多結晶膜４２を被膜するようｔ・：パターン形
成する。この時、前記ゲート予定領域３６△、チャネル
ストッパー予定額１ｉｉ！４１Ａに相当する不純物ドー
プ多結晶膜４２をもエツチングして前記ゲート及びチャ
ネルストッパ−の夫々の予定領域３６Δ、４１Ａを深く
掘り下げる。
同図（Ｃ）においては、前記ゲート予定領域３６Ａを深
く掘り、所謂、切込んだゲート領域部分にボロンイオン
（Ｂ’）４７を注入後、酸化してＰケート領域３６１３
及びチャネルストッパー４１Ｂを形成する。
く掘り、所謂、切込んだゲート領域部分にボロンイオン
（Ｂ’）４７を注入後、酸化してＰケート領域３６１３
及びチャネルストッパー４１Ｂを形成する。
この時、前記ボロンイオンの注入は低加速エネルギーで
行ない、ボロンイオンがＳＩＴのソース予定額［３７Ａ
とＭＯ８ＴｒのＰ−ウｘ ）Ｌｔ領域３５上の窒化膜４
０で凡１止され、前記不純物ドープ多結晶膜４２にドー
プされない俤にする。
行ない、ボロンイオンがＳＩＴのソース予定額［３７Ａ
とＭＯ８ＴｒのＰ−ウｘ ）Ｌｔ領域３５上の窒化膜４
０で凡１止され、前記不純物ドープ多結晶膜４２にドー
プされない俤にする。
同図（Ｄ）にａ３いて、フォトリソグラフィ一工程で窒
化１１ｆｊ４０を除去して、続いてＰ−ウェル３５上の
ソース・ドレイン予定領域３８Ａ １３９Ｂの酸化膜３
３−４を除去でる。その後、前記不純物ドープ多結晶膜
４２及びＭＯ８Ｔｒのソース予定領域３８Ａ１ドレイン
予定領域３９［３及び領域の予定部位にリンイオン（Ｐ
’＞４４を高加速電圧で打込む。
化１１ｆｊ４０を除去して、続いてＰ−ウェル３５上の
ソース・ドレイン予定領域３８Ａ １３９Ｂの酸化膜３
３−４を除去でる。その後、前記不純物ドープ多結晶膜
４２及びＭＯ８Ｔｒのソース予定領域３８Ａ１ドレイン
予定領域３９［３及び領域の予定部位にリンイオン（Ｐ
’＞４４を高加速電圧で打込む。
同図（［）では、これを熱酸化してＳＩＴのソース予定
領域３７△上にある不純物ドープ多結晶膜４２を通して
リンをシリ−１ン表面に拡散して浅いｎ＋ソ１３− 一ス領域３７Ｂを形成し、同時にＭＯ３Ｔｒ上ではＰ＋
が直接にソース・ドレイン領域にイオン注入された為、
前記ｎＩ°ソース領域３７Ｂよりも深いｎｔソース領域
４８Ｂ又はドレイン領１１４９Ｂが形成される。
領域３７△上にある不純物ドープ多結晶膜４２を通して
リンをシリ−１ン表面に拡散して浅いｎ＋ソ１３− 一ス領域３７Ｂを形成し、同時にＭＯ３Ｔｒ上ではＰ＋
が直接にソース・ドレイン領域にイオン注入された為、
前記ｎＩ°ソース領域３７Ｂよりも深いｎｔソース領域
４８Ｂ又はドレイン領１１４９Ｂが形成される。
次に、前述の第２層の不純物ドープ多結晶膜４６を表面
に堆積しフォトリソグラフィ一工程でＳｒＴのビグート
領域３６Ｂ上に多結晶シリコン電極、酸化膜、シリコン
の蓄積容量を形成する。
に堆積しフォトリソグラフィ一工程でＳｒＴのビグート
領域３６Ｂ上に多結晶シリコン電極、酸化膜、シリコン
の蓄積容量を形成する。
最後に、同図（Ｆ）に示すように、絶縁膜５０を被着さ
せて、各電極領域の部分の絶縁膜５０を穴開けして、Ａ
ｈ配線５１で電極を接続して本発明に係る製造プロセス
は終りとする。
せて、各電極領域の部分の絶縁膜５０を穴開けして、Ａ
ｈ配線５１で電極を接続して本発明に係る製造プロセス
は終りとする。
以上説明した発明による固体撮像素子のＩＦＪ造方法の
実施例では、素子の断面構成を１絵素申イ１′！で示し
たが、この１絵素を多数個ライン状に配列したラインセ
ンサー、或いは多数個を７１〜リツクス状に配列して固
体撮像装置を構成し’ＣＪ川できることは勿論である。
実施例では、素子の断面構成を１絵素申イ１′！で示し
たが、この１絵素を多数個ライン状に配列したラインセ
ンサー、或いは多数個を７１〜リツクス状に配列して固
体撮像装置を構成し’ＣＪ川できることは勿論である。
発明の詳細
な説明したように本発明による固体Ｍｍ装置１４−
の製造方法によれば、半導体基板の同一表面に静し＃１
ｘ導］−ランジスタとＭＯ３型トランジスタを配列する
にあたり、静電誘導トランジスタのドレイン領域又はソ
ース領域及びゲート領域とＭＯ８型トランジスタのグー
１〜領域を共に自己整合構造とするものであるから、 （１）ＳＩＴどしては、各絵素子間の構造パラメーター
変動による特性のバラツキ、特に光感度のバラツキが少
なくなる。また、ソース領域が浅い拡散であるため、電
圧地中率も増大し従って、感度も向上する。
ｘ導］−ランジスタとＭＯ３型トランジスタを配列する
にあたり、静電誘導トランジスタのドレイン領域又はソ
ース領域及びゲート領域とＭＯ８型トランジスタのグー
１〜領域を共に自己整合構造とするものであるから、 （１）ＳＩＴどしては、各絵素子間の構造パラメーター
変動による特性のバラツキ、特に光感度のバラツキが少
なくなる。また、ソース領域が浅い拡散であるため、電
圧地中率も増大し従って、感度も向上する。
（２）ＭＯ８Ｔｒとしては、ゲート・ソース間の容量が
低減するため高速動作が可能になる。
低減するため高速動作が可能になる。
またＭＯ８Ｔｒの微細化が容易となる。
〈３）固体Ｍ像素了どしては、Ｓ Ｉ Ｔ、ＭＯ８Ｔｒ
両方ども自己整合プロセスで製作することによって、Ｓ
ＩＴの光電変換素子特性である高感度、高速動作等がＭ
ＯＳスイッチの特性でそこ＜ｒわれないので、高速・高
感度・高解惨度のいｔ） Ｌｂる高１１能固体踊像素子
が実現できる。また、自己整合ブ［］セス４【の７゛将
来の微細化がプロセス技術的に容易で歩留り０＾い。
両方ども自己整合プロセスで製作することによって、Ｓ
ＩＴの光電変換素子特性である高感度、高速動作等がＭ
ＯＳスイッチの特性でそこ＜ｒわれないので、高速・高
感度・高解惨度のいｔ） Ｌｂる高１１能固体踊像素子
が実現できる。また、自己整合ブ［］セス４【の７゛将
来の微細化がプロセス技術的に容易で歩留り０＾い。
第１図（Ａ）乃至（Ｄ＞は８１１−を自己整合によりＩ
！ｉ造する従来の製造ブ［］セスを模式的に示す図、第
２図（Ａ）乃至（Ｇ）は本発明に係わる固体撮像装置の
ｌ１ｊｌｅＡ方〃、の−実ｆ壱例の製造プロセスを模式
的に示り図、第３図（Ａ＞乃至（Ｆ）は本発明に係、１
つる固体撮像装置の製造方法の他の実施例の製造Ｉｎ
ｌ？スを模式的に示す図である。 ３１・・・シリコン基板、３２・・・ｎ−エピタキシｔ
・ル層、３４・・・耐拡散分離層、３５・・・Ｐ−ウェ
ル、３０１３・・・Ｐケート領域、３７Ｂ・・・ｎ゛ト
レイン領域３８１３、、 ｎ ＋ソースｆｊＡ域、３９
Ｆ３−ｎ’ドレイン領域、４１Ｂ・・・Ｐ１チャネルス
トッパー領！或、４２．４０・・・不純物ドープ多結晶
膜を示す。 特許出願人 オリンパス光学工業株式会着 窩 昆 第３図 （Ａ） （Ｂ） 第３図 （Ｄ） ２３１３５ 第３５！：Ｊ （Ｅ）− （Ｆ） ３２ ３／ ３５
！ｉ造する従来の製造ブ［］セスを模式的に示す図、第
２図（Ａ）乃至（Ｇ）は本発明に係わる固体撮像装置の
ｌ１ｊｌｅＡ方〃、の−実ｆ壱例の製造プロセスを模式
的に示り図、第３図（Ａ＞乃至（Ｆ）は本発明に係、１
つる固体撮像装置の製造方法の他の実施例の製造Ｉｎ
ｌ？スを模式的に示す図である。 ３１・・・シリコン基板、３２・・・ｎ−エピタキシｔ
・ル層、３４・・・耐拡散分離層、３５・・・Ｐ−ウェ
ル、３０１３・・・Ｐケート領域、３７Ｂ・・・ｎ゛ト
レイン領域３８１３、、 ｎ ＋ソースｆｊＡ域、３９
Ｆ３−ｎ’ドレイン領域、４１Ｂ・・・Ｐ１チャネルス
トッパー領！或、４２．４０・・・不純物ドープ多結晶
膜を示す。 特許出願人 オリンパス光学工業株式会着 窩 昆 第３図 （Ａ） （Ｂ） 第３図 （Ｄ） ２３１３５ 第３５！：Ｊ （Ｅ）− （Ｆ） ３２ ３／ ３５
Claims (4)
- （１）静電誘導！−ランジスタとＭ ＯＳ ’ｌ’ｌ
１〜シンジスタを半導体基板の同一表面に形成づるにあ
たり、それらの主電流通路が直列に接続し−（成る固体
撮像装置において、前記静電誘導トランジスタのドレイ
ンｆｔ４ＩＩ！！父はソース領域と前記ＭＯ８型トラン
ジスタのソース領域及びドレイン領域を第１層の不純物
ドープ多結晶膜で接続し、該多結晶膜から熱拡散（ｉ：
、Ｉ： ・］−Ｃ前記領域に同等深さの不純物層を形
成１ノ、前記不純物層上に絶縁膜を介して第２層の不純
物ドープ多結晶膜を形成することを特徴どづる固体撮像
装置の製造方法。 - （２）第２層の不純物ドープ多結晶膜で静Ｎ誘導トラン
ジスタのゲー１− ′１１ｉｉ極どＭ ＯＳ ！Ｉす１
〜ランジスタのゲート電極を同時にＲ３成１ろことを特
徴とする特許請求の範囲第１項記載の固体撮像装置の製
造方法。 - （３）静電誘導１〜ランジスタのドレイン（ｉｌ！ｉ＋
城又し１ソース領域とＭＯ８型トランジスタのグー１〜
領域を第１層の不純物ドープ多結晶膜で形成し、前記ド
レイン領域又はソース領域とＭＯ８型トランジスタのソ
ース領域を接ｖｔ１べく第２層の不純物ドープ多結晶膜
を前記第１層の不純物ドープ多結晶膜上にｊｌｔＩ す
ることを特徴とする特許請求の範囲第１項記載の固体撮
像装置の製造方法。 - （４）第２層の不純物ドープ多結晶膜を第１Ｎの不純物
ドープ多結晶膜上に堆積すると同時に、該第２Ｗａの多
結晶膜で静電１！ｆｉｌｌ−ランジスタのゲート電極と
ＭＯ８型トランジスタの１１ツイン領域を形成すること
を特徴とする特Ｉ！’（請求の範囲第３項記載の固体−
像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167076A JPS6057965A (ja) | 1983-09-09 | 1983-09-09 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167076A JPS6057965A (ja) | 1983-09-09 | 1983-09-09 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057965A true JPS6057965A (ja) | 1985-04-03 |
Family
ID=15842957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167076A Pending JPS6057965A (ja) | 1983-09-09 | 1983-09-09 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260167A (ja) * | 1987-04-17 | 1988-10-27 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH052803U (ja) * | 1991-07-02 | 1993-01-19 | 株式会社日平トヤマ | 円筒研削盤の加工物把握装置 |
-
1983
- 1983-09-09 JP JP58167076A patent/JPS6057965A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260167A (ja) * | 1987-04-17 | 1988-10-27 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH052803U (ja) * | 1991-07-02 | 1993-01-19 | 株式会社日平トヤマ | 円筒研削盤の加工物把握装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US5137837A (en) | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate | |
| JPH0355984B2 (ja) | ||
| KR100420870B1 (ko) | Eeprom-반도체구조물의제조방법 | |
| JPH01101662A (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| JPH0734475B2 (ja) | 半導体装置 | |
| KR20030072069A (ko) | 다중격리구조를 갖는 반도체 소자 및 그 제조방법 | |
| US5430317A (en) | Semiconductor device | |
| US6287886B1 (en) | Method of forming a CMOS image sensor | |
| KR970003898B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR100227872B1 (ko) | 반도체장치 및 그 제조 방법 | |
| JP3502509B2 (ja) | Ｃｍｏｓ構造を備えた集積回路及びその製造方法 | |
| JPS6057965A (ja) | 固体撮像装置の製造方法 | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| JPH0714050B2 (ja) | 電荷転送デバイス | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JP2721155B2 (ja) | 半導体装置 | |
| JPH07130898A (ja) | 半導体装置およびその製造方法 | |
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| KR0132505B1 (ko) | 반도체 소자 제조방법 | |
| KR0163913B1 (ko) | 상보형 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same | |
| JPH0620121B2 (ja) | 半導体装置の製造方法 | |
| KR940009359B1 (ko) | 바이씨모스(bicmos)의 구조 및 제조방법 | |
| GB2034974A (en) | Field effect semiconductor devices |