JPS63260167A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS63260167A JPS63260167A JP62093127A JP9312787A JPS63260167A JP S63260167 A JPS63260167 A JP S63260167A JP 62093127 A JP62093127 A JP 62093127A JP 9312787 A JP9312787 A JP 9312787A JP S63260167 A JPS63260167 A JP S63260167A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- solid
- film
- cmd
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000003321 amplification Effects 0.000 claims abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 9
- 238000003384 imaging method Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 101150073536 FET3 gene Proteins 0.000 description 1
- 241000600169 Maro Species 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、従来のＣＣＤ、ＭＯＳ型等の固体揚機素子
よりも大きな感度をもち、また非破壊読み出しが可能で
且つ受光画素内に増幅機能を有する増幅型固体撮像素子
を備えた固体撮像装置に関する。
よりも大きな感度をもち、また非破壊読み出しが可能で
且つ受光画素内に増幅機能を有する増幅型固体撮像素子
を備えた固体撮像装置に関する。
増幅型固体撮像素子としては、従来ＳＩＴ、ＣＭＤ、Ｇ
ＣＭＡ等が知られており、これらの増幅型固体撮像素子
において、ＭＯＳ容量受光部を有する増幅型固体撮像素
子の代表例としては、本発明者等が提案したＣ Ｍ Ｄ
（Ｃｈａｒｇｅ Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃ
ｅ）があげられる、その詳細な技術内容については、１
９８６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ（Ｉ
Ｅ Ｄ Ｍ）の予稿集の第３５３〜３５６頁のＡ ＮＥ
Ｗ ＭＯＳ ＩＭＡＧＥ ５１！Ｎ５ＯＲ０ＰＥＲＡＴ
ＩＮＧ ＩＮ＾Ｎ０Ｎ−ＤＩ！５ＴＲＵＣＴＴＶＥ Ｒ
ＥＡＤＯＵＴ ＭＯＤＥ ”と題する論文に示されてい
る。またこのＣＭＤと周辺回路を形成するＣＭＯＳＦＥ
Ｔを１チツプ中に形成する方法は、同じく本発明者等に
より特開昭６１−８４０５９号において提案されている
。
ＣＭＡ等が知られており、これらの増幅型固体撮像素子
において、ＭＯＳ容量受光部を有する増幅型固体撮像素
子の代表例としては、本発明者等が提案したＣ Ｍ Ｄ
（Ｃｈａｒｇｅ Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃ
ｅ）があげられる、その詳細な技術内容については、１
９８６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ（Ｉ
Ｅ Ｄ Ｍ）の予稿集の第３５３〜３５６頁のＡ ＮＥ
Ｗ ＭＯＳ ＩＭＡＧＥ ５１！Ｎ５ＯＲ０ＰＥＲＡＴ
ＩＮＧ ＩＮ＾Ｎ０Ｎ−ＤＩ！５ＴＲＵＣＴＴＶＥ Ｒ
ＥＡＤＯＵＴ ＭＯＤＥ ”と題する論文に示されてい
る。またこのＣＭＤと周辺回路を形成するＣＭＯＳＦＥ
Ｔを１チツプ中に形成する方法は、同じく本発明者等に
より特開昭６１−８４０５９号において提案されている
。
第５図はかかるＣＭＤと周辺回路を形成する０ＭＯ５Ｆ
ＥＴからなる固体撮像装置の一構成例の一部を示す断面
図である０図において、１はＣＭＤ、２はＰチャネルＭ
ＯＳＦＥＴ、３はＮチャネルＭＯＳＦＥＴを示している
。４はＰ−基板、５はＮ型埋込層、６はＰウェル拡散層
、７はＮウェル拡散層、８はＰチャネルＭＯＳＦＥＴソ
ース（ドレイン）拡散層、９はＰチャネルＭＯＳ Ｆ
ＥＴドレイン（ソース）拡散層、１０はＮチャネルＭＯ
ＳＦＥＴソース（ドレイン）拡散層、１１はＮチャネル
ＭＯＳＦＥＴドレイン（ソース）拡散層、１２はＮ−チ
ャネル層、１３はＣＭＤソース（ドレイン）拡散層、１
４はＣＭＤドレイン（ソース）拡散層、１５．１６．１
７はＣＭＤＩ、ＰチャネルＭＯＳＦＥＴ２．Ｎチャネル
ＭＯＳＦＥＴ３の各ゲート絶縁膜、１Ｂ、 １９゜２０
はＣＭＤＩ、ＰチャネルＭＯＳＦＥＴ２．ＮチャネルＭ
ＯＳＦＥＴ３の各ゲート電極である。そしてこの構成例
においては、前記ＣＭＤＩ、ＰチャネルＭＯＳＦＥＴ２
．ＮチャネルＭＯＳ Ｆ ＥＴ３の各ゲート絶縁膜１５
．１６．１７の膜厚、膜の種類は全て同一のもので構成
されている。
ＥＴからなる固体撮像装置の一構成例の一部を示す断面
図である０図において、１はＣＭＤ、２はＰチャネルＭ
ＯＳＦＥＴ、３はＮチャネルＭＯＳＦＥＴを示している
。４はＰ−基板、５はＮ型埋込層、６はＰウェル拡散層
、７はＮウェル拡散層、８はＰチャネルＭＯＳＦＥＴソ
ース（ドレイン）拡散層、９はＰチャネルＭＯＳ Ｆ
ＥＴドレイン（ソース）拡散層、１０はＮチャネルＭＯ
ＳＦＥＴソース（ドレイン）拡散層、１１はＮチャネル
ＭＯＳＦＥＴドレイン（ソース）拡散層、１２はＮ−チ
ャネル層、１３はＣＭＤソース（ドレイン）拡散層、１
４はＣＭＤドレイン（ソース）拡散層、１５．１６．１
７はＣＭＤＩ、ＰチャネルＭＯＳＦＥＴ２．Ｎチャネル
ＭＯＳＦＥＴ３の各ゲート絶縁膜、１Ｂ、 １９゜２０
はＣＭＤＩ、ＰチャネルＭＯＳＦＥＴ２．ＮチャネルＭ
ＯＳＦＥＴ３の各ゲート電極である。そしてこの構成例
においては、前記ＣＭＤＩ、ＰチャネルＭＯＳＦＥＴ２
．ＮチャネルＭＯＳ Ｆ ＥＴ３の各ゲート絶縁膜１５
．１６．１７の膜厚、膜の種類は全て同一のもので構成
されている。
ところでＣＭＤにおいては、光等により発生した正孔（
電荷Ｑ。、）をゲート電極１８直下の絶縁膜１５とＮ−
チャネル層Ｉ２の界面に蓄積し、その正孔により表面電
圧が（１１式で示すΔＶだけ上昇する。
電荷Ｑ。、）をゲート電極１８直下の絶縁膜１５とＮ−
チャネル層Ｉ２の界面に蓄積し、その正孔により表面電
圧が（１１式で示すΔＶだけ上昇する。
ΔＶ ” Ｑｓｔ＊／ Ｃｏｗ −・−
・・（ｌｌここでＣａｌはゲート絶縁層容量である。そ
してこの表面電圧の上昇によりバルクを流れる電子電流
が変調され、この電子電流を読み取ることにより光量が
検出されるようになっている。
・・（ｌｌここでＣａｌはゲート絶縁層容量である。そ
してこの表面電圧の上昇によりバルクを流れる電子電流
が変調され、この電子電流を読み取ることにより光量が
検出されるようになっている。
ここでゲート絶縁膜１５の厚さをｔＯＸ、比誘電率をに
、とすると表面電位の変化分ΔＶは次のように表される
。
、とすると表面電位の変化分ΔＶは次のように表される
。
ｋ、・麿・
この（２）式かられかるように、絶縁膜１５の厚さｔ。
ヨが大きいほど、表面電位の変化分ΔＶが大きくなり、
結局感度が大きくなることがわかる。一方、ＣＭＤにお
いて表面電圧の変化の幅は、読み出しバイアスを同一と
した場合一定となるから、これを考慮すると（２）式か
ら、最大信号量と絶縁膜厚ｔ。８とは反比例の関係があ
ることがわかる。すなわち絶縁膜厚ｔ。ｌｌが大きいほ
どダイナミックレンジが小さくなることとなる。
結局感度が大きくなることがわかる。一方、ＣＭＤにお
いて表面電圧の変化の幅は、読み出しバイアスを同一と
した場合一定となるから、これを考慮すると（２）式か
ら、最大信号量と絶縁膜厚ｔ。８とは反比例の関係があ
ることがわかる。すなわち絶縁膜厚ｔ。ｌｌが大きいほ
どダイナミックレンジが小さくなることとなる。
ところで一般に撮像装置においては、最低ある量のダイ
ナミックレンジが要求され、且つその範囲でできるだけ
高い感度を有することが要求されしたがって実際のＣＭ
Ｄを用いた固体撮像装置では、ＣＭＤの受光部の暗電流
、信号自身のショットノイズ、周辺回路等に起因するノ
イズ等の固体撮像装置全体としてのノイズに対して、十
分なダイナミックレンジを有し、しかも高い感度を有す
るようにゲート絶縁膜を最適な膜厚１ ｏｐＬＬとする
必要がある０例えばより大きなダイナミックレンジを得
るために、この最適な膜厚ｔ０．１五以上にゲート絶縁
膜を薄くすると、逆に感度が低下するごとになり好まし
くない。
ナミックレンジが要求され、且つその範囲でできるだけ
高い感度を有することが要求されしたがって実際のＣＭ
Ｄを用いた固体撮像装置では、ＣＭＤの受光部の暗電流
、信号自身のショットノイズ、周辺回路等に起因するノ
イズ等の固体撮像装置全体としてのノイズに対して、十
分なダイナミックレンジを有し、しかも高い感度を有す
るようにゲート絶縁膜を最適な膜厚１ ｏｐＬＬとする
必要がある０例えばより大きなダイナミックレンジを得
るために、この最適な膜厚ｔ０．１五以上にゲート絶縁
膜を薄くすると、逆に感度が低下するごとになり好まし
くない。
このようにＣＭＤの受光部のゲート絶縁膜には、感度、
ダイナミックレンジ等で決まる最適な膜厚ｊ ＠ｓｌＬ
ムが存在し、これは周辺回路等を構成するＣＭＯＳ Ｆ
ＥＴのゲート絶縁膜の膜厚ｔ、Ｉｏｓにおける最適値
とは一般的には異なる値となる。
ダイナミックレンジ等で決まる最適な膜厚ｊ ＠ｓｌＬ
ムが存在し、これは周辺回路等を構成するＣＭＯＳ Ｆ
ＥＴのゲート絶縁膜の膜厚ｔ、Ｉｏｓにおける最適値
とは一般的には異なる値となる。
第５図に示した従来のＣＭＤを用いた固体撮像装置では
、受光部を構成するＣＭＤ及び周辺回路部を構成するＣ
ＭＯＳＦＥＴのゲート絶縁膜の膜厚が同一に形成されて
いるため、ＣＭＤを用いた固体撮像装置全体としての最
適なゲート絶縁膜構造とはなっておらず、十分なダイナ
ミックレンジをもち、しかも高い感度を有するＣＭＤを
用いた固体撮像装置が得られていないという問題点があ
った。
、受光部を構成するＣＭＤ及び周辺回路部を構成するＣ
ＭＯＳＦＥＴのゲート絶縁膜の膜厚が同一に形成されて
いるため、ＣＭＤを用いた固体撮像装置全体としての最
適なゲート絶縁膜構造とはなっておらず、十分なダイナ
ミックレンジをもち、しかも高い感度を有するＣＭＤを
用いた固体撮像装置が得られていないという問題点があ
った。
本発明は、従来のＣＭＤを用いた固体撮像装置における
上記問題点を解決するためになされたもので、最適化さ
れたゲート絶縁膜構造にして所定のダイナミックレンジ
と感度が得られるようにした高性能のＣＭＤを用いた固
体撮像装置を提供することを目的とする。
上記問題点を解決するためになされたもので、最適化さ
れたゲート絶縁膜構造にして所定のダイナミックレンジ
と感度が得られるようにした高性能のＣＭＤを用いた固
体撮像装置を提供することを目的とする。
〔問題点を解決するための手段及び作用〕上記問題点を
解決するため本発明は、ＭＯＳ容量の受光部を有する増
幅型固体撮像素子と読み出し部等の周辺回路を構成する
ＭＯＳＦＥＴとを備えた固体撮像装置において、増幅型
固体撮像素子の受光部のＭＯＳ容量のゲート電極と半導
体基板の間の構造と、ＭＯＳＦＥＴのゲートを構成する
ＭＯＳ容量のゲート電極と半導体基板の間の構造とを異
なるように構成するものである。このように構成するこ
とにより、ＭＯＳ容量の受光部を有する増幅型固体撮像
素子と周辺回路を構成するＭＯＳＦＥＴの各ゲート絶縁
膜構造をそれぞれ最適な構造とし、所定の特性をもつ高
性能の固体撮像装置を容易に得ることが可能となる。
解決するため本発明は、ＭＯＳ容量の受光部を有する増
幅型固体撮像素子と読み出し部等の周辺回路を構成する
ＭＯＳＦＥＴとを備えた固体撮像装置において、増幅型
固体撮像素子の受光部のＭＯＳ容量のゲート電極と半導
体基板の間の構造と、ＭＯＳＦＥＴのゲートを構成する
ＭＯＳ容量のゲート電極と半導体基板の間の構造とを異
なるように構成するものである。このように構成するこ
とにより、ＭＯＳ容量の受光部を有する増幅型固体撮像
素子と周辺回路を構成するＭＯＳＦＥＴの各ゲート絶縁
膜構造をそれぞれ最適な構造とし、所定の特性をもつ高
性能の固体撮像装置を容易に得ることが可能となる。
次に、第１図に示した概念図に基づいて本発明を更に詳
細に説明する。第１図において、２１は増幅型固体撮像
素子であるＣＭＤであり、２２はＰチャネ／ｌ、ＭＯＳ
ＦＥＴ、２３はＮチャネルＭＯＳＦＥＴ″ｒｃＭＯＳＦ
ＥＴを構成している。そしてＣＭＤ２１のゲート絶縁膜
２４の膜厚は最適膜厚Ｌ ｏｐｔｉとなッテおり、各Ｍ
ＯＳ Ｆ ＥＴ２２．２３＜７＞ゲート絶縁膜２５．２
６の膜厚は、前記ＣＭＤのゲート絶縁膜厚Ｌ ｏｐＬｉ
とは異なる膜厚ｔＭＯＳとなっている。なお第１図にお
いて２７．２８．２９はＣＭ Ｄ２１．各ＭＯＳＦＥＴ
２２．２３の各ゲート電極であり、他の構成部分は、第
５図に示した従来例と同一であるので同一符号を用いて
示している。
細に説明する。第１図において、２１は増幅型固体撮像
素子であるＣＭＤであり、２２はＰチャネ／ｌ、ＭＯＳ
ＦＥＴ、２３はＮチャネルＭＯＳＦＥＴ″ｒｃＭＯＳＦ
ＥＴを構成している。そしてＣＭＤ２１のゲート絶縁膜
２４の膜厚は最適膜厚Ｌ ｏｐｔｉとなッテおり、各Ｍ
ＯＳ Ｆ ＥＴ２２．２３＜７＞ゲート絶縁膜２５．２
６の膜厚は、前記ＣＭＤのゲート絶縁膜厚Ｌ ｏｐＬｉ
とは異なる膜厚ｔＭＯＳとなっている。なお第１図にお
いて２７．２８．２９はＣＭ Ｄ２１．各ＭＯＳＦＥＴ
２２．２３の各ゲート電極であり、他の構成部分は、第
５図に示した従来例と同一であるので同一符号を用いて
示している。
以上のように、ＣＭＤ２１のゲート絶縁膜２４の膜厚ｔ
ｏｐいと０ＭＯＳＦＥＴ２２．２３のゲート絶縁膜２５
、２６の膜厚ｔに。、とを異ならせた点を、本発明の構
成の特徴点としているものであるが、これらのゲート絶
縁膜の膜厚について更に具体的に述べると、０ＭＯＳＦ
ＥＴの膜厚ｔイ。３については、ゲート長が１〜２μｍ
程度の場合には、その値は１００〜４００人程度となっ
ている。なおこのＭＯＳＦＥＴのゲート絶縁膜の膜厚ｔ
、。３は薄（した方がコンダクタンスが大きく望ましい
が、一般的にゲート絶縁膜が薄くなるにしたがって絶縁
膜の耐圧が下がる。そのためこの耐圧とのマージンによ
り０ＭＯＳＦＥＴの膜厚ｔｍａｓは上記のような値に設
定されている。
ｏｐいと０ＭＯＳＦＥＴ２２．２３のゲート絶縁膜２５
、２６の膜厚ｔに。、とを異ならせた点を、本発明の構
成の特徴点としているものであるが、これらのゲート絶
縁膜の膜厚について更に具体的に述べると、０ＭＯＳＦ
ＥＴの膜厚ｔイ。３については、ゲート長が１〜２μｍ
程度の場合には、その値は１００〜４００人程度となっ
ている。なおこのＭＯＳＦＥＴのゲート絶縁膜の膜厚ｔ
、。３は薄（した方がコンダクタンスが大きく望ましい
が、一般的にゲート絶縁膜が薄くなるにしたがって絶縁
膜の耐圧が下がる。そのためこの耐圧とのマージンによ
り０ＭＯＳＦＥＴの膜厚ｔｍａｓは上記のような値に設
定されている。
一方、ＣＭＤのゲート絶縁膜の膜厚！ ｏｐｔｌについ
ては、どのような特徴をもつ受光素子とするかによって
その値は変わり、例えば大きいダイナミックレンジが必
要な場合には、ＭＯＳＦＥＴのゲート絶縁膜の膜厚ｔ。
ては、どのような特徴をもつ受光素子とするかによって
その値は変わり、例えば大きいダイナミックレンジが必
要な場合には、ＭＯＳＦＥＴのゲート絶縁膜の膜厚ｔ。
。、とほぼ同じ＜２００〜４００人程度となるが、ある
程度のダイナミックレンジがあってしかも感度も高いも
のが要求される場合には、この膜厚！ ｏｅＬｉは６０
０〜２０００人となり、また感度を非常に大きくとりた
い場合にはこの膜厚ｉ ｏｐｔｉは２０００〜１０００
０人程度に設定される。
程度のダイナミックレンジがあってしかも感度も高いも
のが要求される場合には、この膜厚！ ｏｅＬｉは６０
０〜２０００人となり、また感度を非常に大きくとりた
い場合にはこの膜厚ｉ ｏｐｔｉは２０００〜１０００
０人程度に設定される。
以下実施例について説明する。第２図は本発明に係る固
体撮像装置の第１実施例の構成を示す断面図であり、第
１図の概念図に示したものと同一構成部分には同一符号
を付して示しており、以下各実施例でも同様である。
体撮像装置の第１実施例の構成を示す断面図であり、第
１図の概念図に示したものと同一構成部分には同一符号
を付して示しており、以下各実施例でも同様である。
この実施例は、ＣＭＤ２１と周辺回路を形成するＰチャ
ネルＭＯＳＦＥＴ及びＮチャネ７Ｌ、ＭＯＳＦＥＴ２２
．２３の各ゲート絶縁膜３０．３１．３２を同一種類の
ゲート絶縁膜で形成し、そしてＣＭＤ２１のゲート絶縁
膜３０の膜厚ｉ ｏｓｌＬｉとＣＭＯＳ Ｆ ＥＴ２２
゜２３のゲート絶縁膜３１．３２の膜厚ｔ、。、のみを
異ならせるように形成し、所定の特性を得るようにした
ものである。
ネルＭＯＳＦＥＴ及びＮチャネ７Ｌ、ＭＯＳＦＥＴ２２
．２３の各ゲート絶縁膜３０．３１．３２を同一種類の
ゲート絶縁膜で形成し、そしてＣＭＤ２１のゲート絶縁
膜３０の膜厚ｉ ｏｓｌＬｉとＣＭＯＳ Ｆ ＥＴ２２
゜２３のゲート絶縁膜３１．３２の膜厚ｔ、。、のみを
異ならせるように形成し、所定の特性を得るようにした
ものである。
各ゲート絶縁膜３０．３１．３２の形成方法としては、
例えば半導体がＳｉの場合には、全面ゲート酸化を行い
、次いでホトリソグラフィー法を用いてＣＭＤ２１あル
イはＣＭＯＳ Ｆ ＥＴ２２．２３（７）一方のゲート
絶縁膜をエツチングにより除去し、再度ゲート酸化工程
を行う０以上の絶縁膜の形成方法により、異なる膜厚ｔ
、□！＋ ｉＮ。１のＣＭＤゲート絶縁膜３０、及び
ＣＭＯＳＦＥＴゲート絶縁膜３１．３２が得られる。
例えば半導体がＳｉの場合には、全面ゲート酸化を行い
、次いでホトリソグラフィー法を用いてＣＭＤ２１あル
イはＣＭＯＳ Ｆ ＥＴ２２．２３（７）一方のゲート
絶縁膜をエツチングにより除去し、再度ゲート酸化工程
を行う０以上の絶縁膜の形成方法により、異なる膜厚ｔ
、□！＋ ｉＮ。１のＣＭＤゲート絶縁膜３０、及び
ＣＭＯＳＦＥＴゲート絶縁膜３１．３２が得られる。
この実施例では、０ＭＯ２１及び０ＭＯＳＦＥＴ２２、
２３の双方のゲート絶縁膜３０．３１．３２を同一種類
の絶縁膜で形成するものであるから、プロセスが簡単に
なり容易に製造することができる。
２３の双方のゲート絶縁膜３０．３１．３２を同一種類
の絶縁膜で形成するものであるから、プロセスが簡単に
なり容易に製造することができる。
第３図は、本発明の第２の実施例の構成を示す断面図で
ある。この実施例は、０ＭＯ２１のゲート絶縁膜とＰチ
ャネルＭＯＳＦＥＴ２２及びＮチャネルＭＯＳＦＥＴ２
３からなる０ＭＯＳＦＥＴのゲート絶縁膜のいずれか一
方を、２種類の絶縁膜を重ね合わせて形成するようにす
るもので、この図示例では０ＭＯ２１のゲート絶縁１１
３３を２種類の絶縁膜３３−＋、 ３３−＊で形成した
ものを示している。
ある。この実施例は、０ＭＯ２１のゲート絶縁膜とＰチ
ャネルＭＯＳＦＥＴ２２及びＮチャネルＭＯＳＦＥＴ２
３からなる０ＭＯＳＦＥＴのゲート絶縁膜のいずれか一
方を、２種類の絶縁膜を重ね合わせて形成するようにす
るもので、この図示例では０ＭＯ２１のゲート絶縁１１
３３を２種類の絶縁膜３３−＋、 ３３−＊で形成した
ものを示している。
次に半導体をＳｌとした場合におけるかかるゲート絶縁
膜の形成方法について説明する。まずゲート酸化を行っ
て全面にゲート酸化膜を形成し、その後金面にＳ Ｌ
２８ ａ膜をＬＰＣＶＤ法等で形成する。
膜の形成方法について説明する。まずゲート酸化を行っ
て全面にゲート酸化膜を形成し、その後金面にＳ Ｌ
２８ ａ膜をＬＰＣＶＤ法等で形成する。
次いでホトリソグラフィ法を用いてＣＭＯＳ Ｆ ＥＴ
２２．２３上の５ｈＮａ膜及びゲート酸化膜を順次除去
した後、再度ゲート酸化を行う、この際ＣＭＤ２１上の
ゲート絶縁膜３３は最上部に５ｉ３Ｎａ膜３３−！が形
成されているため、再度のゲート酸化によっても構造や
膜厚には変化は生じない、そして０ＭＯＳＦ Ｅ Ｔ２
２．２３のゲート絶縁膜３４．３５は再度行ったゲート
酸化のみで形成されている０以上のようにして第３図に
示した構成の各ゲート絶縁膜３３゜３４、３５が形成さ
れる。
２２．２３上の５ｈＮａ膜及びゲート酸化膜を順次除去
した後、再度ゲート酸化を行う、この際ＣＭＤ２１上の
ゲート絶縁膜３３は最上部に５ｉ３Ｎａ膜３３−！が形
成されているため、再度のゲート酸化によっても構造や
膜厚には変化は生じない、そして０ＭＯＳＦ Ｅ Ｔ２
２．２３のゲート絶縁膜３４．３５は再度行ったゲート
酸化のみで形成されている０以上のようにして第３図に
示した構成の各ゲート絶縁膜３３゜３４、３５が形成さ
れる。
一般に受光素子では、ゲート上部の多層膜のトータルと
しての透過率を上げることが重要であるが、その方法と
して、この実施例における０ＭＯ２１のゲート絶縁膜３
３のように多層構成とした各絶縁膜を適宜選択すること
により、透過率が大幅に上がることが知られている。し
たがって本実施例においては、上記のように多層絶縁膜
を用いることによって光感度の上昇が達成され、大きな
利点となっている。
しての透過率を上げることが重要であるが、その方法と
して、この実施例における０ＭＯ２１のゲート絶縁膜３
３のように多層構成とした各絶縁膜を適宜選択すること
により、透過率が大幅に上がることが知られている。し
たがって本実施例においては、上記のように多層絶縁膜
を用いることによって光感度の上昇が達成され、大きな
利点となっている。
このような多層絶縁膜の具体例を示すと、ゲート電極を
ポリシリコンにより形成し、ゲート絶縁膜としてポリシ
リコンゲート電極側にＳＩ３Ｎ４膜を、その下にＳｉ０
ｇ膜をシリコン基板上に形成するような構造において、
良好な透過率を与える一例としては、ポリシリコン膜の
膜厚を約６００人、Ｓ ｉ ２ Ｎ ａ膜の膜厚を６０
０〜９００人としたものがあげられる。
ポリシリコンにより形成し、ゲート絶縁膜としてポリシ
リコンゲート電極側にＳＩ３Ｎ４膜を、その下にＳｉ０
ｇ膜をシリコン基板上に形成するような構造において、
良好な透過率を与える一例としては、ポリシリコン膜の
膜厚を約６００人、Ｓ ｉ ２ Ｎ ａ膜の膜厚を６０
０〜９００人としたものがあげられる。
なおこの際５ｉｎｓ膜の膜厚は特定されない。
またこの実施例においては、０ＭＯ２１のゲート絶縁膜
３３を構成する２種類の絶縁膜３３−、、３Ｌ、は、そ
れぞれ膜厚を独立に選択することができ、またＣＭＯＳ
Ｆ ＥＴ２２．２３のゲート絶縁膜３４．３５の膜厚
も独立に変化させることができ、全体として３つの膜厚
を独立して変えられるから、０ＭＯ２１のゲート絶縁膜
３３及び０ＭＯＳＦＥＴ２２．２３のゲート絶縁膜３４
．３５の所望の厚さへの合わせ態様の自由度が大となり
、この点もこの実施例の効果としてあげられる。
３３を構成する２種類の絶縁膜３３−、、３Ｌ、は、そ
れぞれ膜厚を独立に選択することができ、またＣＭＯＳ
Ｆ ＥＴ２２．２３のゲート絶縁膜３４．３５の膜厚
も独立に変化させることができ、全体として３つの膜厚
を独立して変えられるから、０ＭＯ２１のゲート絶縁膜
３３及び０ＭＯＳＦＥＴ２２．２３のゲート絶縁膜３４
．３５の所望の厚さへの合わせ態様の自由度が大となり
、この点もこの実施例の効果としてあげられる。
第４図は、本発明の第３実施例を示す断面図である。こ
の実施例では０ＭＯ２１のゲート絶縁膜３６と０ＭＯＳ
ＦＥＴ２２．２３のゲート絶縁膜３７．３８の双方を、
それぞれ２種類の異なる絶縁膜ａｓ−＋、 ３６−ｔ、
３１−＋、 ３７−ｘ、 ３Ｂ−＋、 ３８−ｔを重
ね合わせて形成するようにしたものである。このような
構造の各ゲート絶縁膜３６．３７．３８の形成方法とし
ては、第２図に示した第１実施例のように、まず第１の
種類の膜厚の異なる絶縁膜３６−＋、 ３７−＋、 ３
８−＋を、例えば酸化膜でそれぞれ形成した後、その上
に第２の種類の絶縁膜３６−ｇ、 ３７−ｇ、 ３８−
＊を、例えばＳｉ３Ｎ４膜で形成することによって、０
ＭＯ２１及び０ＭＯＳＦ Ｅ Ｔ２２．２３の各ゲート
絶縁膜３６．３７．３８を形成することができる。
の実施例では０ＭＯ２１のゲート絶縁膜３６と０ＭＯＳ
ＦＥＴ２２．２３のゲート絶縁膜３７．３８の双方を、
それぞれ２種類の異なる絶縁膜ａｓ−＋、 ３６−ｔ、
３１−＋、 ３７−ｘ、 ３Ｂ−＋、 ３８−ｔを重
ね合わせて形成するようにしたものである。このような
構造の各ゲート絶縁膜３６．３７．３８の形成方法とし
ては、第２図に示した第１実施例のように、まず第１の
種類の膜厚の異なる絶縁膜３６−＋、 ３７−＋、 ３
８−＋を、例えば酸化膜でそれぞれ形成した後、その上
に第２の種類の絶縁膜３６−ｇ、 ３７−ｇ、 ３８−
＊を、例えばＳｉ３Ｎ４膜で形成することによって、０
ＭＯ２１及び０ＭＯＳＦ Ｅ Ｔ２２．２３の各ゲート
絶縁膜３６．３７．３８を形成することができる。
この実施例の特徴としては、第１実施例におけるゲート
絶縁膜の形成工程に一工程（ＬＰＣＶＤ。
絶縁膜の形成工程に一工程（ＬＰＣＶＤ。
ｄｅｐｏ工程）を追加するだけで、比較的容易にこの２
層構成のゲート絶縁膜を形成することができる。
層構成のゲート絶縁膜を形成することができる。
また第２の種類の絶縁膜は、ＣＭＤ及び０ＭＯＳＦＥＴ
等の保護膜となり装置の安定性、信鯨性等の向上を計る
ことができる。
等の保護膜となり装置の安定性、信鯨性等の向上を計る
ことができる。
なお、上記各実施例ではＭＯＳ容量の受光部を有する増
幅型固体撮像素子としてＣＭＤを用いたものを示したが
、本発明はＣＭＤを用いたものに限らず、他のＭＯＳ容
量の受光部を有する増幅型固体撮像素子を用いた固体撮
像装置に適用しても、同様な効果が得られるものである
。
幅型固体撮像素子としてＣＭＤを用いたものを示したが
、本発明はＣＭＤを用いたものに限らず、他のＭＯＳ容
量の受光部を有する増幅型固体撮像素子を用いた固体撮
像装置に適用しても、同様な効果が得られるものである
。
以上実施例に基づいて説明したように、本発明によれば
、ＣＭＤのようなＭＯＳ容量の受光部を有する増幅型固
体撮像素子を用いた固体撮像装置において、前記増幅型
固体撮像素子と読み出し部等の周辺回路を構成するＭＯ
ＳＦＥＴの両者のゲート絶縁膜構造を適宜選定すること
により、両者の動作を同時に最適化することができ、従
来のものよりも一層高性能のＭＯＳ容量の受光部を有す
る増幅型固体撮像素子を用いた固体撮像装置を容易に得
ることができる。
、ＣＭＤのようなＭＯＳ容量の受光部を有する増幅型固
体撮像素子を用いた固体撮像装置において、前記増幅型
固体撮像素子と読み出し部等の周辺回路を構成するＭＯ
ＳＦＥＴの両者のゲート絶縁膜構造を適宜選定すること
により、両者の動作を同時に最適化することができ、従
来のものよりも一層高性能のＭＯＳ容量の受光部を有す
る増幅型固体撮像素子を用いた固体撮像装置を容易に得
ることができる。
また前記増幅型固体撮像素子のゲート絶縁膜の膜厚を変
えることにより用途に応じた、例えば高ダイナミツクレ
ンジの固体撮像装置、あるいは高感度の固体撮像装置等
、種々の特徴をもった固体撮像装置を堤供することが可
能となり、前記増幅型固体撮像素子を用いた固体撮像装
置の用途を大幅に広げることができる等の効果が得られ
る。
えることにより用途に応じた、例えば高ダイナミツクレ
ンジの固体撮像装置、あるいは高感度の固体撮像装置等
、種々の特徴をもった固体撮像装置を堤供することが可
能となり、前記増幅型固体撮像素子を用いた固体撮像装
置の用途を大幅に広げることができる等の効果が得られ
る。
第１図は、本発明に係る固体撮像装置の構成の概念を示
す部分断面図、第２図は、本発明の第１実施例の構成を
示す部分断面図、第３図は、本発明の第２実施例の構成
を示す部分断面図、第４図は、本発明の第３実施例の構
成を示す部分断面図、第５図は、従来のＣＭＤを用いた
固体撮像装置の一構成例を示す部分断面図である。 図におイテ、２１はＣＭＤ、２２はＰ＋＋ネルＭＯＳＦ
ＥＴ、２３はＮｆ＋ネルＭＯＳＦＥＴ、２７はＣＭＤゲ
ート電極、２８はＰチャネルＭＯＳ Ｆ ＥＴゲート電
極、２９はＮチャネルＭＯＳＦＥＴゲート電極、２４．
３０．３３．３６はＣＭＤのゲート絶縁膜、２５゜３１
、３４．３７はＰチャネルＭＯＳＦＥＴのゲート絶縁膜
、２６．３２．３５．３８はＮチャネルＭＯＳＦＥＴの
ゲート絶縁膜を示す。 ｕｌ ％Ｓ
す部分断面図、第２図は、本発明の第１実施例の構成を
示す部分断面図、第３図は、本発明の第２実施例の構成
を示す部分断面図、第４図は、本発明の第３実施例の構
成を示す部分断面図、第５図は、従来のＣＭＤを用いた
固体撮像装置の一構成例を示す部分断面図である。 図におイテ、２１はＣＭＤ、２２はＰ＋＋ネルＭＯＳＦ
ＥＴ、２３はＮｆ＋ネルＭＯＳＦＥＴ、２７はＣＭＤゲ
ート電極、２８はＰチャネルＭＯＳ Ｆ ＥＴゲート電
極、２９はＮチャネルＭＯＳＦＥＴゲート電極、２４．
３０．３３．３６はＣＭＤのゲート絶縁膜、２５゜３１
、３４．３７はＰチャネルＭＯＳＦＥＴのゲート絶縁膜
、２６．３２．３５．３８はＮチャネルＭＯＳＦＥＴの
ゲート絶縁膜を示す。 ｕｌ ％Ｓ
Claims (4)
- （１）ＭＯＳ容量の受光部を有する増幅型固体撮像素子
と読み出し部等の周辺回路を構成するＭＯＳＦＥＴとを
備えた固体撮像装置において、増幅型固体撮像素子の受
光部のＭＯＳ容量のゲート電極と半導体基板の間の構造
と、ＭＯＳＦＥＴのゲートを構成するＭＯＳ容量のゲー
ト電極と半導体基板の間の構造とを異ならせたことを特
徴とする固体撮像装置。 - （２）前記増幅型固体撮像素子とＭＯＳＦＥＴのＭＯＳ
容量の構造を、ゲート電極と半導体基板の間の絶縁膜の
厚さを変えることにより異ならせたことを特徴とする特
許請求の範囲第１項記載の固体撮像装置。 - （３）前記増幅型固体撮像素子とＭＯＳＦＥＴのＭＯＳ
容量の構造を、いずれか一方のＭＯＳ容量のゲート電極
と半導体基板の間の絶縁膜を２種類以上の異なる絶縁膜
からなる多層膜構造とすることにより、異ならせたこと
を特徴とする特許請求の範囲第１項又は第２項記載の固
体撮像装置。 - （４）前記増幅型固体撮像素子とＭＯＳＦＥＴのＭＯＳ
容量の構造を、該ＭＯＳ容量のゲート電極と半導体基板
の間の絶縁膜を２種類以上の異なる絶縁膜からなる多層
膜構造とし且つその膜厚を変えることにより、異ならせ
たことを特徴とする特許請求の範囲第１項記載の固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093127A JP2510862B2 (ja) | 1987-04-17 | 1987-04-17 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093127A JP2510862B2 (ja) | 1987-04-17 | 1987-04-17 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260167A true JPS63260167A (ja) | 1988-10-27 |
| JP2510862B2 JP2510862B2 (ja) | 1996-06-26 |
Family
ID=14073853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62093127A Expired - Fee Related JP2510862B2 (ja) | 1987-04-17 | 1987-04-17 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510862B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452212B1 (en) | 1993-11-02 | 2002-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for operating the same |
| CN102456699A (zh) * | 2010-10-27 | 2012-05-16 | 索尼公司 | 半导体装置以及制造半导体装置的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057965A (ja) * | 1983-09-09 | 1985-04-03 | Olympus Optical Co Ltd | 固体撮像装置の製造方法 |
-
1987
- 1987-04-17 JP JP62093127A patent/JP2510862B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057965A (ja) * | 1983-09-09 | 1985-04-03 | Olympus Optical Co Ltd | 固体撮像装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452212B1 (en) | 1993-11-02 | 2002-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for operating the same |
| CN102456699A (zh) * | 2010-10-27 | 2012-05-16 | 索尼公司 | 半导体装置以及制造半导体装置的方法 |
| JP2012094672A (ja) * | 2010-10-27 | 2012-05-17 | Sony Corp | 半導体装置、および、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2510862B2 (ja) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JPH0444465B2 (ja) | ||
| US6001667A (en) | Method of manufacturing a semiconductor detector for detecting light and radiation | |
| US6781169B2 (en) | Photodetector with three transistors | |
| JPH09331051A (ja) | 光電変換半導体装置 | |
| JPS63260167A (ja) | 固体撮像装置 | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| JPH04373136A (ja) | 電荷結合装置 | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP3118889B2 (ja) | Ｃｃｄ撮像素子 | |
| JPH06207948A (ja) | 加速度検出回路 | |
| US7002129B2 (en) | Charge detection node with reset feed-through shielding gate | |
| JP2757583B2 (ja) | 半導体集積回路 | |
| JP2510862C (ja) | ||
| JPH08139851A (ja) | イメージセンサ | |
| JPH04326849A (ja) | イメージセンサ | |
| JPH04207043A (ja) | 電荷転送装置 | |
| JP2586307B2 (ja) | 電荷転送装置 | |
| JPH01103872A (ja) | 固体撮像装置 | |
| JPH05102201A (ja) | 半導体装置 | |
| JPH0468789B2 (ja) | ||
| JPH04233774A (ja) | 光検出装置及びエリアセンサー | |
| JPH04109634A (ja) | 電荷結合装置 | |
| JPH04134865A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |