JP2002057320A - 固体撮像素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 画素間チャネルストップ領域およびセンサＮ
ウェル領域を高エネルギーイオン注入法で形成すると、
レジストを厚膜化せざるを得ないため、画素間チャネル
ストップ領域のパターンを微細化することが難しく、ま
たマスク合わせ精度が低下するため、ユニットセルのサ
イズを縮小することができない。 【解決手段】 Ｎ型半導体基板３１上にセンサ部のオー
バーフローバリア領域となるＰ型領域３２をイオン注入
にて形成し（工程１）、次いでその上に高抵抗のエピタ
キシャル層３３を成長させ（工程２）、次いでその表面
部分に画素間チャネルストップ領域となるＰ型領域３４
およびセンサＮウェル領域となるＮ型領域３５をイオン
注入にて形成し（工程３）、しかる後高抵抗のエピタキ
シャル層３６を成長させる（工程４）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子の製
造方法に関し、特にセンサ部のオーバーフローバリア領
域が基板表面から３μｍ以上の深さに形成されてなる固
体撮像素子の製造方法に関する。

【０００２】

【従来の技術】固体撮像素子、例えばセンサ部（画素）
が２次元状に多数配列されてなるＣＣＤ(Charge Couple
d Device)型撮像素子（以下、ＣＣＤ撮像素子と称す）
として、センサ部のオーバーフローバリア領域が基板表
面から３μｍ以上の深さに形成されることで、近赤外線
に対して高い感度を持ついわゆる近赤外線ＣＣＤ撮像素
子が知られている。

【０００３】この種のＣＣＤ撮像素子では、基板深部に
形成されたオーバーフローバリア部に蓄積された電荷、
例えば正孔を基板表面側に抜くために画素間にチャネル
ストップ領域（以下、これを画素間チャネルストップ領
域と称す）が形成されており、またチャネルストップ領
域からの３次元的な締め付けを抑え、センサ部の空乏層
を伸ばすためにＮ型のウェル領域（以下、これをセンサ
Ｎウェル領域と称す）が形成された構造となっている。

【０００４】

【発明が解決しようとする課題】このように、画素間チ
ャネルストップ領域およびセンサＮウェル領域を有する
従来の近赤外線ＣＣＤ撮像素子では、これらの領域が高
エネルギーイオン注入法を用いて形成されていたため、
レジストを厚膜化せざるを得ず、そのため画素間チャネ
ルストップ領域においては、そのパターンを微細化する
ことが難しいという問題があった。

【０００５】一方、センサＮウェル領域に関しては、マ
スク合わせ精度が低下するため、画素単位であるユニッ
トセルのサイズを縮小することができず、さらにはセン
サ部から垂直転送部へ信号電荷を読み出す際に読み出し
ゲート部に与える読み出し電圧のバラツキが大きく、低
電圧化できない等の問題が発生していた。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明による固体撮像素子の製造方法では、半導体
基板の表面にセンサ部のオーバーフローバリア領域を形
成し、その上に高抵抗のエピタキシャル層を成長させる
か、または当該基板の深部に高エネルギーイオン注入法
にてセンサ部のオーバーフローバリア領域を形成し、そ
の後基板の表面部分に画素間チャネルストップ領域、ウ
ェル領域の少なくとも一方をイオン注入にて形成する
か、またはエピタキシャル層を成長させた後で基板の表
面部分に画素間チャネルストップ領域、ウェル領域の少
なくとも一方をイオン注入にて形成し、しかる後高抵抗
のエピタキシャル層を成長させるようにする。

【０００７】この製造方法によれば、高エネルギーイオ
ン注入法を用いなくても、画素間チャネルストップ領域
およびウェル領域の少なくとも一方を形成できる。これ
により、画素間チャネルストップ領域および／またはウ
ェル領域を薄膜レジストで形成できる。したがって、画
素間チャネルストップ領域を微細化できるとともに、ウ
ェル領域のマスク合わせ精度が向上し、センサ部から信
号電荷を読み出す際に読み出しゲート部に与える読み出
し電圧のバラツキを抑えることができる。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明に係
る固体撮像素子、例えばＣＣＤ撮像素子におけるユニッ
トセルの平面構造を示す平面図である。また、図２に図
１のＡ−Ａ′線断面構造を、図３に図１のＢ−Ｂ′線断
面構造をそれぞれ示す。なおここでは、一例として、Ｎ
型半導体基板、Ｐ型ウェルの構造の場合を例に採って説
明するものとする。

【０００９】先ず、図２および図３において、Ｎ型の半
導体基板１１上にＰ型のオーバーフローバリア（ＯＦ
Ｂ）領域１２が形成され、その上に高抵抗のエピタキシ
ャル層１３が形成されている。このエピタキシャル層１
３の表面側には、Ｐ⁺型の正孔蓄積層１４、Ｎ型の信号
電荷蓄積領域１５およびＮ^-型のウェル領域（以下、セ
ンサＮウェル領域と称す）１６が表面側からその順に形
成されている。ここで、オーバーフローバリア領域１２
は、基板表面からその中心までの距離が例えば１０μｍ
程度になるように形成され、センサＮウェル領域１６は
基板表面からその中心までの距離が例えば１．５μｍ程
度になるように形成される。

【００１０】信号電荷蓄積領域１５は、ＰＮ接合のフォ
トダイオードからなるセンサ部１７を構成しており、入
射光をその光量に応じた電荷量の信号電荷に変換しかつ
その変換した信号電荷を蓄積する。正孔蓄積層１４には
正孔が蓄積され、これにより表面準位からの電子の発生
を低減し、暗電流の少ないフォトダイオードを実現して
いる。センサＮウェル領域１６は、センサ部１７の空乏
層を伸ばすために設けられたものである。

【００１１】図１および図２において、センサ部１７に
隣接してＮ型の電荷転送領域（転送チャネル）１８が形
成されている。この電荷転送領域１８は、その上方の基
板表面上にシリコン酸化膜１９を介して形成されたポリ
シリコン電極（転送電極）２０と共に垂直転送部（垂直
転送レジスタ）２１を構成している。電荷転送領域１８
と隣の列のセンサ部１７との間には、Ｐ型のチャネルス
トップ（ＣＳ）領域２２が形成されている。

【００１２】また、センサ部１７と垂直転送部２１との
間には、センサ部１７で光電変換され、かつ信号電荷蓄
積領域１５に蓄積された信号電荷を垂直転送部２１の電
荷転送領域１８に読み出すための読み出しゲート部２３
が介在している。ここで、垂直転送部２１のポリシリコ
ン電極２０はセンサ部１７の近傍まで延在しており、そ
の延在した電極部分が読み出しゲート部２３のゲート電
極として兼用されている。

【００１３】図１および図３において、垂直方向（上下
方向）で隣接する画素（センサ部１７）間の領域には、
水平方向に延びる画素間ポリシリコン電極２４が形成さ
れている。この画素間ポリシリコン電極２４は、垂直転
送部２１の転送電極（ポリシリコン電極２０）と一体の
ものである。そして、センサ部１７の受光領域（開口
部）１７Ａを除く領域は、Ａｌ（アルミニウム）等から
なる遮光膜２５によって全面に亘って覆われている。

【００１４】また、画素間ポリシリコン電極２４の下方
には、基板表面から例えば３μｍ程度の深さに第１の画
素間チャネルストップ領域２６が形成され、基板表面に
は第２の画素間チャネルストップ領域２７が形成されて
いる。これら画素間チャネルストップ領域２６，２７
は、基板深部に形成されたオーバーフローバリア部に蓄
積された正孔を基板表面側に抜くために形成されたもの
である。

【００１５】上記構成のＣＣＤ撮像素子は、センサ部１
７のオーバーフローバリア領域１２が基板表面から３μ
ｍ以上、本例では１０μｍ程度の深さに形成された構造
となっていることから、近赤外線（その波長は０．７μ
ｍ〜２．５μｍ程度）に対して高い感度を持つことにな
る。

【００１６】次に、例えばＮ型半導体基板、Ｐ型ウェル
構造の近赤外線ＣＣＤ撮像素子の製造方法について説明
する。

【００１７】＜第１実施例＞先ず、第１実施例に係る製
造方法につき、図４の工程図を用いて説明する。先ず、
リンイオンが注入された比抵抗が例えば４０Ω・ｃｍの
Ｎ型半導体基板３１上に、センサ部１７のオーバーフロ
ーバリア領域１２となるＰ型領域３２をイオン注入にて
形成し（工程１）、しかる後比抵抗が例えば５００Ω・
ｃｍ〜１０００Ω・ｃｍの高抵抗エピタキシャル層（Ｎ
^--又はＰ^--又はイントリンシック）３３を例えば７μｍ
の厚さに成長させる（工程２）。

【００１８】次に、その表面部分に画素間チャネルスト
ップ領域２６となるＰ型領域３４およびセンサＮウェル
領域１６となるＮ型領域３５をイオン注入にて形成する
（工程３）。このとき同時に、プリターゲットマーク
（図示せず）を形成する。その後、比抵抗が例えば５０
０Ω・ｃｍ〜１０００Ω・ｃｍの高抵抗エピタキシャル
層（Ｎ^--又はＰ^--又はイントリンシック）３６を例えば
３μｍの厚さに成長させる（工程４）。

【００１９】これにより、センサ部１７のオーバーフロ
ーバリア領域１２が、第２エピタキシャル層である高抵
抗エピタキシャル層３６の成長後において基板表面から
３μｍ以上、本例では１０μｍ（７μｍ＋３μｍ）の深
さに形成されることになる。この工程４までの製造技術
が、第１実施例に係る製造方法の特徴とする部分であ
る。そして、それ以降の工程では従来通りの製造技術を
用いて、ターゲットマークのレチクルを上記プリターゲ
ットマークに合わせることによって位置合わせしつつ、
センサ部１７の正孔蓄積層１４および信号電荷蓄積領域
１５、垂直転送部２１の電荷転送領域１８およびポリシ
リコン電極２０などを形成することで、近赤外線ＣＣＤ
撮像素子を製造する。

【００２０】この第１実施例に係る製造方法では、セン
サＮウェル領域１６および画素間チャネルストップ領域
２６を形成するのに高エネルギーイオン注入法を用いて
いないことから、これら領域１６，２６を薄膜レジスト
で形成できるため、センサＮウェル領域１６のマスク合
わせ精度が向上し、センサ部１７から信号電荷を読み出
す際に読み出しゲート部２３に与える読み出し電圧のバ
ラツキを抑えることができるとともに、画素間チャネル
ストップ領域２６を微細化できる。

【００２１】なお、第１実施例に係る製造方法では、セ
ンサＮウェル領域１６および画素間チャネルストップ領
域２６の双方について高エネルギーイオン注入法を用い
ないとしたが、いずれか一方についてのみ高エネルギー
イオン注入法を用いないようにすることも可能である。

【００２２】ここで、センサＮウェル領域１６について
高エネルギーイオン注入法を用いない場合を第１変形例
として説明する。この第１変形例の場合には、先ず工程
２では高抵抗のエピタキシャル層３３を例えば８．５μ
ｍの厚さに成長させ、次いで工程３ではその表面部分に
センサＮウェル領域１６となるＮ型領域３５をイオン注
入にて形成し、次いで工程４では高抵抗のエピタキシャ
ル層３６を例えば１．５μｍの厚さに成長させる。その
後、画素間チャネルストップ領域２６となるＰ型領域３
４を高エネルギー（例えば、２ＭｅＶ）のイオン注入法
を用いて形成するようにすれば良い。

【００２３】この第１変形例によれば、センサＮウェル
領域１６を形成するのに高エネルギーイオン注入法を用
いていないことから、センサＮウェル領域１６を薄膜レ
ジストで形成できるため、センサＮウェル領域１６のマ
スク合わせ精度が向上し、読み出しゲート部２３に与え
る読み出し電圧のバラツキを抑えることができる。

【００２４】次に、画素間チャネルストップ領域２６に
ついて高エネルギーイオン注入法を用いない場合を第２
変形例として説明する。この第２変形例の場合には、先
ず工程２では高抵抗のエピタキシャル層３３を例えば７
μｍの厚さに成長させ、次いで工程３ではその表面部分
に画素間チャネルストップ領域２６となるＰ型領域３４
をイオン注入にて形成し、次いで工程４では高抵抗のエ
ピタキシャル層３６を例えば３μｍの厚さに成長させ
る。その後、センサＮウェル領域１６となるＮ型領域３
５を高エネルギー（例えば、２．５ＭｅＶ）のイオン注
入法を用いて形成するようにすれば良い。

【００２５】この第２変形例によれば、画素間チャネル
ストップ領域２６を形成するのに高エネルギーイオン注
入法を用いていないことから、画素間チャネルストップ
領域２６を薄膜レジストで形成できるため、画素間チャ
ネルストップ領域２６を微細化できる。

【００２６】また、第１実施例に係る製造方法では、画
素間チャネルストップ領域２６およびセンサＮウェル領
域１６上に成長させる高抵抗のエピタキシャル層３６の
厚さを両者間で同じ（例えば、３μｍ）にするとした
が、その厚さを画素間チャネルストップ領域２６とセン
サＮウェル領域１６との間で異ならせる構成を採ること
もできる。

【００２７】この場合には、工程３以降において、高抵
抗のエピタキシャル層３３の表面部分に画素間チャネル
ストップ領域２６となるＰ型領域をイオン注入にて形成
し、次いで高抵抗のエピタキシャル層を例えば１．５μ
ｍの厚さに成長させ、次いでその表面にセンサＮウェル
領域１６となるＮ型領域をイオン注入にて形成し、しか
る後高抵抗のエピタキシャル層を例えば１．５μｍの厚
さに成長させるようにすれば良い。

【００２８】＜第２実施例＞次に、第２実施例に係る製
造方法につき、図５の工程図を用いて説明する。先ず、
リンイオンが注入された比抵抗が例えば４０Ω・ｃｍの
Ｎ型半導体基板４１に対して、高エネルギー（例えば、
５ＭｅＶ）のイオン注入法を用いて２μｍ以上の深さに
センサ部１７のオーバーフローバリア領域１２となるＰ
型領域４２を形成する（工程１）。

【００２９】その後、基板４１の表面部分に画素間チャ
ネルストップ領域２６となるＰ型領域４３およびセンサ
Ｎウェル領域１６となるＮ型領域４４をイオン注入にて
形成し（工程２）、しかる後比抵抗が例えば５００Ω・
ｃｍ〜１０００Ω・ｃｍの高抵抗エピタキシャル層（Ｎ
^--又はＰ^--又はイントリンシック）４５を例えば３μｍ
の厚さに成長させる（工程３）。

【００３０】これにより、センサ部１７のオーバーフロ
ーバリア領域１２が、高抵抗エピタキシャル層４５の成
長前において基板表面から２μｍ以上の深さに、当該エ
ピタキシャル層４５の成長後において基板表面から３μ
ｍ以上、本例では５μｍ（２μｍ＋３μｍ）の深さに形
成されることになる。この工程３までの製造技術が、第
２実施例に係る製造方法の特徴とする部分である。そし
て、それ以降の工程では従来通りの製造技術を用いて、
センサ部１７の正孔蓄積層１４および信号電荷蓄積領域
１５、垂直転送部２１の電荷転送領域１８およびポリシ
リコン電極２０などを形成することで、近赤外線ＣＣＤ
撮像素子を製造する。

【００３１】この第２実施例に係る製造方法でも、セン
サＮウェル領域１６および画素間チャネルストップ領域
２６を形成するのに高エネルギーイオン注入法を用いて
いないことから、これら領域１６，２６を薄膜レジスト
で形成できるため、センサＮウェル領域１６のマスク合
わせ精度が向上し、読み出しゲート部２３に与える読み
出し電圧のバラツキを抑えることができるとともに、画
素間チャネルストップ領域２６を微細化できる。

【００３２】なお、第２実施例に係る製造方法では、セ
ンサＮウェル領域１６および画素間チャネルストップ領
域２６の双方について高エネルギーイオン注入法を用い
ないとしたが、いずれか一方についてのみ高エネルギー
イオン注入法を用いないようにすることも可能である。

【００３３】ここで、センサＮウェル領域１６について
高エネルギーイオン注入法を用いない場合を第１変形例
として説明する。この第１変形例の場合には、先ず工程
１では、Ｎ型の半導体基板４１に対して、高エネルギー
（例えば、７ＭｅＶ）のイオン注入法を用いてセンサ部
１７のオーバーフローバリア領域１２となるＰ型領域４
２を形成する。

【００３４】そして、工程２では基板４１の表面部分に
センサＮウェル領域１６となるＮ型領域４４をイオン注
入にて形成し、次いで工程３では高抵抗のエピタキシャ
ル層４５を例えば３μｍの厚さに成長させる。その後、
画素間チャネルストップ領域２６となるＰ型領域４３を
高エネルギー（例えば、２ＭｅＶ）のイオン注入法を用
いて形成するようにすれば良い。

【００３５】この第１変形例によれば、センサＮウェル
領域１６を形成するのに高エネルギーイオン注入法を用
いていないことから、センサＮウェル領域１６を薄膜レ
ジストで形成できるため、センサＮウェル領域１６のマ
スク合わせ精度が向上し、読み出しゲート部２３に与え
る読み出し電圧のバラツキを抑えることができる。

【００３６】次に、画素間チャネルストップ領域２６に
ついて高エネルギーイオン注入法を用いない場合を第２
変形例として説明する。この第２変形例の場合には、工
程２では基板４１の表面部分に画素間チャネルストップ
領域２６となるＰ型領域４３をイオン注入にて形成し、
次いで工程３では高抵抗のエピタキシャル層４５を例え
ば３μｍの厚さに成長させる。その後、センサＮウェル
領域１６となるＮ型領域４４を高エネルギー（例えば、
２．５ＭｅＶ）のイオン注入法を用いて形成するように
すれば良い。

【００３７】この第２変形例によれば、画素間チャネル
ストップ領域２６を形成するのに高エネルギーイオン注
入法を用いていないことから、画素間チャネルストップ
領域２６を薄膜レジストで形成できるため、画素間チャ
ネルストップ領域２６を微細化できる。

【００３８】また、第２実施例に係る製造方法では、画
素間チャネルストップ領域２６およびセンサＮウェル領
域１６上に成長させる高抵抗のエピタキシャル層３６の
厚さを両者間で同じ（例えば、３μｍ）にするとした
が、その厚さを画素間チャネルストップ領域２６とセン
サＮウェル領域１６との間で異ならせる構成を採ること
もできる。

【００３９】この場合には、工程２以降において、基板
４１の表面部分に画素間チャネルストップ領域２６とな
るＰ型領域をイオン注入にて形成し、次いで高抵抗のエ
ピタキシャル層を例えば１．５μｍの厚さに成長させ、
次いでその表面にセンサＮウェル領域１６となるＮ型領
域をイオン注入にて形成し、しかる後高抵抗のエピタキ
シャル層を例えば１．５μｍの厚さに成長させるように
すれば良い。

【００４０】＜第３実施例＞次に、第３実施例に係る製
造方法につき、図６の工程図を用いて説明する。先ず、
リンイオンが注入された比抵抗が例えば４０Ω・ｃｍの
Ｎ型半導体基板５１に対して、高エネルギー（例えば、
２ＭｅＶ）のイオン注入法を用いて２μｍ以上の深さに
センサ部１７のオーバーフローバリア領域１２となるＰ
型領域５２を形成する（工程１）。

【００４１】続いて、基板５１の表面部分に比抵抗が例
えば５００Ω・ｃｍ〜ぬわ００Ω・ｃｍの高抵抗エピタ
キシャル層（Ｎ^--又はＰ^--又はイントリンシック）５３
を例えば７μｍの厚さに成長させる（工程２）。次い
で、その表面部分に画素間チャネルストップ領域２６と
なるＰ型領域５４およびセンサＮウェル領域１６となる
Ｎ型領域５５をイオン注入にて形成し（工程３）、しか
る後比抵抗が例えば５００Ω・ｃｍ〜１０００Ω・ｃｍ
の高抵抗エピタキシャル層（Ｎ^--又はＰ^--又はイントリ
ンシック）５６を例えば３μｍの厚さに成長させる（工
程４）。

【００４２】これにより、センサ部１７のオーバーフロ
ーバリア領域１２が、第２エピタキシャル層である高抵
抗エピタキシャル層５６の成長前において基板表面から
３μｍ以上、本例では９μｍ（２μｍ＋７μｍ）の深さ
に、当該エピタキシャル層５６の成長後において基板表
面から４μｍ以上、本例では１２μｍ（２μｍ＋７μｍ
＋３μｍ）の深さに形成されることになる。

【００４３】この工程４までの製造技術が、第３実施例
に係る製造方法の特徴とする部分である。そして、それ
以降の工程では従来通りの製造技術を用いて、センサ部
１７の正孔蓄積層１４および信号電荷蓄積領域１５、垂
直転送部２１の電荷転送領域１８およびポリシリコン電
極２０などを形成することで、近赤外線ＣＣＤ撮像素子
を製造する。

【００４４】この第３実施例に係る製造方法でも、セン
サＮウェル領域１６および画素間チャネルストップ領域
２６を形成するのに高エネルギーイオン注入法を用いて
いないことから、これら領域１６，２６を薄膜レジスト
で形成できるため、センサＮウェル領域１６のマスク合
わせ精度が向上し、読み出しゲート部２３に与える読み
出し電圧のバラツキを抑えることができるとともに、画
素間チャネルストップ領域２６を微細化できる。

【００４５】なお、第３実施例に係る製造方法では、セ
ンサＮウェル領域１６および画素間チャネルストップ領
域２６の双方について高エネルギーイオン注入法を用い
ないとしたが、いずれか一方についてのみ高エネルギー
イオン注入法を用いないようにすることも可能である。

【００４６】ここで、センサＮウェル領域１６について
高エネルギーイオン注入法を用いない場合を第１変形例
として説明する。この第１変形例の場合には、先ず工程
２では、基板５１の表面部分に高抵抗のエピタキシャル
層５３を例えば８．５μｍの厚さに成長させる。

【００４７】そして、工程３では基板５１の表面部分に
センサＮウェル領域１６となるＮ型領域５５をイオン注
入にて形成し、次いで工程４では高抵抗のエピタキシャ
ル層５６を例えば１．５μｍの厚さに成長させる。その
後、画素間チャネルストップ領域２６となるＰ型領域５
４を高エネルギー（例えば、２ＭｅＶ）のイオン注入法
を用いて形成するようにすれば良い。

【００４８】この第１変形例によれば、センサＮウェル
領域１６を形成するのに高エネルギーイオン注入法を用
いていないことから、センサＮウェル領域１６を薄膜レ
ジストで形成できるため、センサＮウェル領域１６のマ
スク合わせ精度が向上し、読み出しゲート部２３に与え
る読み出し電圧のバラツキを抑えることができる。

【００４９】次に、画素間チャネルストップ領域２６に
ついて高エネルギーイオン注入法を用いない場合を第２
変形例として説明する。この第２変形例の場合には、工
程３では高抵抗のエピタキシャル層５３の表面部分に画
素間チャネルストップ領域２６となるＰ型領域５４をイ
オン注入にて形成し、次いで工程４では高抵抗のエピタ
キシャル層５６を例えば３μｍの厚さに成長させる。そ
の後、センサＮウェル領域１６となるＮ型領域５５を高
エネルギー（例えば、２．５ＭｅＶ）のイオン注入法を
用いて形成するようにすれば良い。

【００５０】この第２変形例によれば、画素間チャネル
ストップ領域２６を形成するのに高エネルギーイオン注
入法を用いていないことから、画素間チャネルストップ
領域２６を薄膜レジストで形成できるため、画素間チャ
ネルストップ領域２６を微細化できる。

【００５１】また、第３実施例に係る製造方法では、画
素間チャネルストップ領域２６およびセンサＮウェル領
域１６上に成長させる高抵抗のエピタキシャル層５６の
厚さを両者間で同じ（例えば、３μｍ）にするとした
が、その厚さを画素間チャネルストップ領域２６とセン
サＮウェル領域１６との間で異ならせる構成を採ること
もできる。

【００５２】この場合には、工程３以降において、基板
５１の表面部分に画素間チャネルストップ領域２６とな
るＰ型領域をイオン注入にて形成し、次いで高抵抗のエ
ピタキシャル層を例えば１．５μｍの厚さに成長させ、
次いでその表面にセンサＮウェル領域１６となるＮ型領
域をイオン注入にて形成し、しかる後高抵抗のエピタキ
シャル層を例えば１．５μｍの厚さに成長させるように
すれば良い。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
高エネルギーイオン注入法を用いなくても、画素間チャ
ネルストップ領域およびウェル領域の少なくとも一方を
形成できることから、これら領域を薄膜レジストで形成
できるため、画素間チャネルストップ領域を微細化で
き、またウェル領域のマスク合わせ精度が向上できる。
その結果、ユニットセルの微細化が図れる。また、ウェ
ル領域のマスク合わせ精度を向上できることで、読み出
しゲート部に与える読み出し電圧のバラツキを抑えるこ
とができるため、電源の低電圧化も図れる。

【図面の簡単な説明】

【図１】本発明に係るＣＣＤ撮像素子におけるユニット
セルの平面構造を示す平面図である。

【図２】図１のＡ−Ａ′線断面構造を示す断面図であ
る。

【図３】図１のＢ−Ｂ′線断面構造を示す断面図であ
る。

【図４】本発明による製造方法の第１実施例を示す工程
図である。

【図５】本発明による製造方法の第２実施例を示す工程
図である。

【図６】本発明による製造方法の第３実施例を示す工程
図である。

【符号の説明】

１１，３１，４１，５１…半導体基板、１２，３２，４
２，５２…オーバーフローバリア領域、１３，３３，３
６，４５，５３，５６…エピタキシャル層、１４…正孔
蓄積層、１５…信号電荷蓄積領域、１６…センサＮウェ
ル、１７…センサ部、１８…電荷転送領域、２０…ポリ
シリコン電極、２１…垂直転送部（垂直転送レジス
タ）、２３…読み出しゲート部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA08 CA03 CA19 DA03 EA20 FA06 FA13 FA26 FA35 5C024 AX06 CX41 CY47 GX03 GY01

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面側にセンサ部が２次元
   状に配列されてなる固体撮像素子の製造方法であって、 前記半導体基板の表面に前記センサ部のオーバーフロー
   バリア領域を形成し、 次いで高抵抗の第１エピタキシャル層を成長させ、 その後前記第１エピタキシャル層の表面部分に基板深部
   に蓄積された電荷を基板表面側に抜くための画素間チャ
   ネルストップ領域および前記センサ部の空乏層を伸ばす
   ためのウェル領域の少なくとも一方をイオン注入にて形
   成し、 しかる後高抵抗の第２エピタキシャル層を成長させるこ
   とを特徴とする固体撮像素子の製造方法。
2. 【請求項２】 前記センサ部のオーバーフローバリア領
   域が、前記第２エピタキシャル層の成長後において基板
   表面から３μｍ以上の深さに形成されることを特徴とす
   る請求項１記載の固体撮像素子の製造方法。
3. 【請求項３】 前記画素間チャネルストップ領域上の前
   記第２エピタキシャル層の厚さと前記ウェル領域上の前
   記第２エピタキシャル層の厚さとが異なることを特徴と
   する請求項１記載の固体撮像素子の製造方法。
4. 【請求項４】 半導体基板の表面側にセンサ部が２次元
   状に配列されてなる固体撮像素子の製造方法であって、 前記半導体基板の深部に高エネルギーイオン注入法にて
   前記センサ部のオーバーフローバリア領域を形成し、 次いで前記半導体基板の表面部分に基板深部に蓄積され
   た電荷を基板表面側に抜くための画素間チャネルストッ
   プ領域および前記センサ部の空乏層を伸ばすためのウェ
   ル領域の少なくとも一方をイオン注入にて形成し、 しかる後高抵抗のエピタキシャル層を成長させることを
   特徴とする固体撮像素子の製造方法。
5. 【請求項５】 前記センサ部のオーバーフローバリア領
   域が、前記エピタキシャル層の成長前において基板表面
   から２μｍ以上の深さに形成されることを特徴とする請
   求項４記載の固体撮像素子の製造方法。
6. 【請求項６】 前記センサ部のオーバーフローバリア領
   域が、前記エピタキシャル層の成長後において基板表面
   から３μｍ以上の深さに形成されることを特徴とする請
   求項５記載の固体撮像素子の製造方法。
7. 【請求項７】 前記画素間チャネルストップ領域上の前
   記エピタキシャル層の厚さと前記ウェル領域上の前記エ
   ピタキシャル層の厚さとが異なることを特徴とする請求
   項４記載の固体撮像素子の製造方法。
8. 【請求項８】 半導体基板の表面側にセンサ部が２次元
   状に配列されてなる固体撮像素子の製造方法であって、 前記半導体基板に高エネルギーイオン注入法にて前記セ
   ンサ部のオーバーフローバリア領域を形成し、 次いで高抵抗の第１エピタキシャル層を成長させ、 その後前記第１エピタキシャル層の表面部分に基板深部
   に蓄積された電荷を基板表面側に抜くための画素間チャ
   ネルストップ領域および前記センサ部の空乏層を伸ばす
   ためのウェル領域の少なくとも一方をイオン注入にて形
   成し、 しかる後高抵抗の第２エピタキシャル層を成長させるこ
   とを特徴とする固体撮像素子の製造方法。
9. 【請求項９】 前記センサ部のオーバーフローバリア領
   域が、前記第２エピタキシャル層の成長前において基板
   表面から３μｍ以上の深さに形成されることを特徴とす
   る請求項８記載の固体撮像素子の製造方法。
10. 【請求項１０】 前記センサ部のオーバーフローバリア
    領域が、前記第２エピタキシャル層の成長後において基
    板表面から４μｍ以上の深さに形成されることを特徴と
    する請求項９記載の固体撮像素子の製造方法。
11. 【請求項１１】 前記画素間チャネルストップ領域上の
    前記第２エピタキシャル層の厚さと前記ウェル領域領域
    上の前記第２エピタキシャル層の厚さとが異なることを
    特徴とする請求項８記載の固体撮像素子の製造方法。