JPH06216363A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH06216363A JPH06216363A JP5003710A JP371093A JPH06216363A JP H06216363 A JPH06216363 A JP H06216363A JP 5003710 A JP5003710 A JP 5003710A JP 371093 A JP371093 A JP 371093A JP H06216363 A JPH06216363 A JP H06216363A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- gate electrode
- transfer gate
- charge
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 10
- 238000003860 storage Methods 0.000 claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 206010047571 Visual impairment Diseases 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010351 charge transfer process Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】固体撮像装置において、残像量のバラツキ，及
びその絶対量の低減を目的とする。 【構成】光電変換部１２，電荷蓄積部１３，トランスフ
ァゲート部１４，ＣＣＤレジスタ部がすべて同一のＮ型
領域に形成されている固体撮像装置において、トランス
ファゲート部のチャネル電位コントロール用のＰ型不純
物イオン注入を電荷蓄積部，ＣＣＤレジスタゲート部の
ゲート電極をマスクとするセルフアライメントで行なう
ことにより、トランスファゲート部での不必要なポテン
シャル井戸、バリアの発生を防止する。
びその絶対量の低減を目的とする。 【構成】光電変換部１２，電荷蓄積部１３，トランスフ
ァゲート部１４，ＣＣＤレジスタ部がすべて同一のＮ型
領域に形成されている固体撮像装置において、トランス
ファゲート部のチャネル電位コントロール用のＰ型不純
物イオン注入を電荷蓄積部，ＣＣＤレジスタゲート部の
ゲート電極をマスクとするセルフアライメントで行なう
ことにより、トランスファゲート部での不必要なポテン
シャル井戸、バリアの発生を防止する。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置に関し、特
にＦＡＸやイメージスキャナ，ディジタルコピーへの使
用に好適な固体撮像装置に関する。
にＦＡＸやイメージスキャナ，ディジタルコピーへの使
用に好適な固体撮像装置に関する。
【０００２】
【従来の技術】従来の固体撮像装置としては図９（ａ）
に断面図をしたものが知られている（例えば特開平２−
５０４８０号公報）。同図において１はＰ型シリコン基
板，３はＰ型シリコン基板１の表面部のＮ型領域であ
る。４はＮ型領域３の一部の表面部に選択的に形成され
た基板１より濃度の高いＰ+ 型領域である。このＰ+ 型
領域４とＮ型領域３とＰ型シリコン基板１とによりＰ−
Ｎフォトダイオード構造の光電変換部１２Ａを構成して
いる。２は、光電変換部１２Ａで発生した信号電荷が後
述の電荷蓄積部１３Ａ以外の方向へ流れ出すことを防ぐ
Ｐ+ 型のチャネルストップ領域である。光電変換部１２
Ａに隣接し、Ｐ+ 型領域４に接続して、Ｐ+型領域４よ
り浅いところにＰ−Ｎ接合を有するＰ+ 型領域２１が形
成されている。このＰ+ 型領域２１とＮ型領域３によ
り、電荷蓄積部１３Ａが構成されている。この表面のＰ
+ 型領域４，２１の存在により、光電変換部１２Ａと電
荷蓄積部１３ＡのＮ型領域３は空乏化されている。また
１０は半導体基板上に形成された層間絶縁膜，８Ａはト
ランスファゲート電極、９−１ａはＣＣＤレジスタ部の
ゲート電極であって、これら各ゲート電極８Ａ，９−１
ａは二層構造を有している。ゲート電極８Ａ，９−１ａ
にそれぞれクロックφTG，φ1 （図３）が印加される。
トランスファゲート電極８Ａ下の基板表面にはトランス
ファゲート部１４Ａのチャネル電位設定用にＰ- 型領域
５Ａが形成されている。ＣＣＤレジスタのゲート電極９
−１ａはその下部のＮ型領域３とともに埋込みチャネル
型ＣＣＤを構成している。１１は層間絶縁膜１０上で光
電変換領域１２Ａ上に開口を有する光シールドである。
に断面図をしたものが知られている（例えば特開平２−
５０４８０号公報）。同図において１はＰ型シリコン基
板，３はＰ型シリコン基板１の表面部のＮ型領域であ
る。４はＮ型領域３の一部の表面部に選択的に形成され
た基板１より濃度の高いＰ+ 型領域である。このＰ+ 型
領域４とＮ型領域３とＰ型シリコン基板１とによりＰ−
Ｎフォトダイオード構造の光電変換部１２Ａを構成して
いる。２は、光電変換部１２Ａで発生した信号電荷が後
述の電荷蓄積部１３Ａ以外の方向へ流れ出すことを防ぐ
Ｐ+ 型のチャネルストップ領域である。光電変換部１２
Ａに隣接し、Ｐ+ 型領域４に接続して、Ｐ+型領域４よ
り浅いところにＰ−Ｎ接合を有するＰ+ 型領域２１が形
成されている。このＰ+ 型領域２１とＮ型領域３によ
り、電荷蓄積部１３Ａが構成されている。この表面のＰ
+ 型領域４，２１の存在により、光電変換部１２Ａと電
荷蓄積部１３ＡのＮ型領域３は空乏化されている。また
１０は半導体基板上に形成された層間絶縁膜，８Ａはト
ランスファゲート電極、９−１ａはＣＣＤレジスタ部の
ゲート電極であって、これら各ゲート電極８Ａ，９−１
ａは二層構造を有している。ゲート電極８Ａ，９−１ａ
にそれぞれクロックφTG，φ1 （図３）が印加される。
トランスファゲート電極８Ａ下の基板表面にはトランス
ファゲート部１４Ａのチャネル電位設定用にＰ- 型領域
５Ａが形成されている。ＣＣＤレジスタのゲート電極９
−１ａはその下部のＮ型領域３とともに埋込みチャネル
型ＣＣＤを構成している。１１は層間絶縁膜１０上で光
電変換領域１２Ａ上に開口を有する光シールドである。
【０００３】図９（ｂ）は図９（ａ）に示した固体撮像
装置のＰ型シリコン基板１およびチャネルストップ領域
２に零電位が、トランスファゲート電極８Ａおよびゲー
ト電極９−１ａにそれぞれクロックパルスφTGおよびφ
１が印加された場合の基板表面の電位プロファイルを示
す図である。同図において、ΦPDは、空乏化している光
電変換部１２Ａの電位井戸の深さ、ΦTGH は、トランス
ファゲート電極８Ａに印加されるクロックφTGが“Ｈ”
レベルであるとき（図３のタイミング（ｔ２））のトラ
ンスファゲート電極８Ａ下の電位を示している。
装置のＰ型シリコン基板１およびチャネルストップ領域
２に零電位が、トランスファゲート電極８Ａおよびゲー
ト電極９−１ａにそれぞれクロックパルスφTGおよびφ
１が印加された場合の基板表面の電位プロファイルを示
す図である。同図において、ΦPDは、空乏化している光
電変換部１２Ａの電位井戸の深さ、ΦTGH は、トランス
ファゲート電極８Ａに印加されるクロックφTGが“Ｈ”
レベルであるとき（図３のタイミング（ｔ２））のトラ
ンスファゲート電極８Ａ下の電位を示している。
【０００４】この装置においては、光電変換部１２Ａに
光入射によって発生した信号電荷Ｑは、電荷蓄積部１３
Ａの電位井戸に蓄積される。蓄積された信号電荷Ｑは、
トランスファゲートを開く（ΦTGが“Ｈ”となる）こと
により、ＣＣＤレジスタのゲート電極９−１ａ下へ転送
される。
光入射によって発生した信号電荷Ｑは、電荷蓄積部１３
Ａの電位井戸に蓄積される。蓄積された信号電荷Ｑは、
トランスファゲートを開く（ΦTGが“Ｈ”となる）こと
により、ＣＣＤレジスタのゲート電極９−１ａ下へ転送
される。
【０００５】
【発明が解決しようとする課題】上述した従来の固体撮
像装置の光電変換部，及び電荷蓄積部の構造では、各部
を空乏化させることにより、残像の低減を図っている
が、電荷蓄積部１３Ａとトランスファゲート部１４Ａと
の接続部分には、トランスファゲート電極８Ａ下で、Ｐ
- 型領域５Ａが存在しない領域２２が存在している。こ
の部分の電位井戸の深さΦTGE は、Ｐ- 型領域５Ａが存
在しているトランスファゲート部の電位井戸ΦTGH より
深くなっている。このため、φTGが“Ｈ”レベルとなり
電荷蓄積部１３Ａより信号電荷をＣＣＤレジスのゲート
電極９−１ａ下へ流出させる時、信号電荷Ｑはトランス
ファゲート部を通過するとともに、前述の深い個所２２
にたまり、トランスファゲート部を通過する時間が遅
れ、そのため残像が発生する。この残像を消減させるた
めには、トランスファゲート部での電位井戸ΦTGE の発
生を防止すればよいが、前述の構造のものでは以下の理
由により実際上不可能に近く、残像量のバラツキは大き
くなってしまう。以下その理由を説明する。
像装置の光電変換部，及び電荷蓄積部の構造では、各部
を空乏化させることにより、残像の低減を図っている
が、電荷蓄積部１３Ａとトランスファゲート部１４Ａと
の接続部分には、トランスファゲート電極８Ａ下で、Ｐ
- 型領域５Ａが存在しない領域２２が存在している。こ
の部分の電位井戸の深さΦTGE は、Ｐ- 型領域５Ａが存
在しているトランスファゲート部の電位井戸ΦTGH より
深くなっている。このため、φTGが“Ｈ”レベルとなり
電荷蓄積部１３Ａより信号電荷をＣＣＤレジスのゲート
電極９−１ａ下へ流出させる時、信号電荷Ｑはトランス
ファゲート部を通過するとともに、前述の深い個所２２
にたまり、トランスファゲート部を通過する時間が遅
れ、そのため残像が発生する。この残像を消減させるた
めには、トランスファゲート部での電位井戸ΦTGE の発
生を防止すればよいが、前述の構造のものでは以下の理
由により実際上不可能に近く、残像量のバラツキは大き
くなってしまう。以下その理由を説明する。
【０００６】図１０（ａ）〜（ｃ）は図９（ａ）に示し
た固体撮像装置の製造方法の説明のための工程順断面図
である。まず図１０（ａ）に示すようにＰ型シリコン基
板１の表面部に選択的にＮ型領域３を形成し、その表面
一部にＣＣＤレジスタのゲート電極９−１ａをゲート絶
縁膜６−３を介して形成した後、レジスト膜２−３およ
びゲート電極９−１ａをマスクとしたＰ型不純物イオン
をＮ型領域３の表面にＰ- 型領域５Ａを形成するため注
入する。次に、図１０（ｂ）に示すように、Ｐ- 型領域
５Ａの上部の表面にトランスファゲート電極８Ａをゲー
ト絶縁膜６−２ａを介して形成する。ここでトランスフ
ァゲート電極８Ａの左端部ＡとＰ- 型領域５Ａの左端部
Ｂとは一致していない点に注意したい。この不一致はト
ランスファゲート電極８Ａ形成用のマスクとＰ- 型領域
５Ａ形成用マスクとの位置合わせ誤差により発生するも
のである。一方、ＣＣＤレジスタのゲート電極９−１ａ
の左端と、Ｐ- 型領域５Ａの右端は実際上の一致してい
るとみなすことができる。これはＰ型不純物イオンが注
入される領域の右端はＣＣＤレジスタのゲート電極９−
１ａの左端により決定されるいわゆるセルフアライメン
ト（自己整合）によっているためである。
た固体撮像装置の製造方法の説明のための工程順断面図
である。まず図１０（ａ）に示すようにＰ型シリコン基
板１の表面部に選択的にＮ型領域３を形成し、その表面
一部にＣＣＤレジスタのゲート電極９−１ａをゲート絶
縁膜６−３を介して形成した後、レジスト膜２−３およ
びゲート電極９−１ａをマスクとしたＰ型不純物イオン
をＮ型領域３の表面にＰ- 型領域５Ａを形成するため注
入する。次に、図１０（ｂ）に示すように、Ｐ- 型領域
５Ａの上部の表面にトランスファゲート電極８Ａをゲー
ト絶縁膜６−２ａを介して形成する。ここでトランスフ
ァゲート電極８Ａの左端部ＡとＰ- 型領域５Ａの左端部
Ｂとは一致していない点に注意したい。この不一致はト
ランスファゲート電極８Ａ形成用のマスクとＰ- 型領域
５Ａ形成用マスクとの位置合わせ誤差により発生するも
のである。一方、ＣＣＤレジスタのゲート電極９−１ａ
の左端と、Ｐ- 型領域５Ａの右端は実際上の一致してい
るとみなすことができる。これはＰ型不純物イオンが注
入される領域の右端はＣＣＤレジスタのゲート電極９−
１ａの左端により決定されるいわゆるセルフアライメン
ト（自己整合）によっているためである。
【０００７】次に、図１０（ｃ）に示すように、レジス
ト膜２４とトランスファゲート電極８Ａをマスクとして
表面のＰ+ 型領域４を形成するためＰ型不純物イオンを
注入する。ここでのＰ+ 型領域４の右端はセルフライメ
ントによりトランスファゲート電極８Ａの左端と実際上
同一となる。以後の工程は本発明のポイントと関係がな
いため省略する。
ト膜２４とトランスファゲート電極８Ａをマスクとして
表面のＰ+ 型領域４を形成するためＰ型不純物イオンを
注入する。ここでのＰ+ 型領域４の右端はセルフライメ
ントによりトランスファゲート電極８Ａの左端と実際上
同一となる。以後の工程は本発明のポイントと関係がな
いため省略する。
【０００８】以上説明した様に、トランスファゲート電
極８Ａの左端とＰ- 型領域５Ａの左端は、マスクの位置
合わせ誤差により通常は一致していない。このためトラ
ンスファゲート部の一部にポテンシャルの深い部分が発
生していた。
極８Ａの左端とＰ- 型領域５Ａの左端は、マスクの位置
合わせ誤差により通常は一致していない。このためトラ
ンスファゲート部の一部にポテンシャルの深い部分が発
生していた。
【０００９】この部分の不一致の部分を図９（ａ）の例
とは異なり、図１１に示すように、Ｐ- 領域５Ｂの左端
がトランスファゲート電極８Ａの左端より左がわに出る
様にイオン注入を行なうと表面のＰ+ 領域２１のトラン
スファゲート側にポテンシャルのより浅い部分２１ａが
存在することになるので、電荷蓄積部１３Ａに蓄積され
た信号電荷がすべてＣＣＤレジスタ部へ転送されること
なく、残留電荷ΔＱが存在することになり、残像は図９
（ａ）の例よりさらに大きなものとなってしまう。
とは異なり、図１１に示すように、Ｐ- 領域５Ｂの左端
がトランスファゲート電極８Ａの左端より左がわに出る
様にイオン注入を行なうと表面のＰ+ 領域２１のトラン
スファゲート側にポテンシャルのより浅い部分２１ａが
存在することになるので、電荷蓄積部１３Ａに蓄積され
た信号電荷がすべてＣＣＤレジスタ部へ転送されること
なく、残留電荷ΔＱが存在することになり、残像は図９
（ａ）の例よりさらに大きなものとなってしまう。
【００１０】また、従来の別の例として図１２（ａ）に
示す様な構造のものもある。
示す様な構造のものもある。
【００１１】これはＮ型領域３上にゲート絶縁膜６−４
を介してフォトゲート電極２６を設けて正電圧ＶPDを印
加して光電変換部とし、フォトゲート電極２６下のＰ-
型領域５Ｃの隣りにＮ+ 型領域２５を設けて電荷蓄積部
としたものであるが図１２（ｂ）のボテンシャル図に示
す様にＮ+ 型領域２５の右端とフォトゲート電極２６の
右端とがマスク位置合わせ精度により必ずしも一致しな
いので、やはり残像特性はばらつくことになる。
を介してフォトゲート電極２６を設けて正電圧ＶPDを印
加して光電変換部とし、フォトゲート電極２６下のＰ-
型領域５Ｃの隣りにＮ+ 型領域２５を設けて電荷蓄積部
としたものであるが図１２（ｂ）のボテンシャル図に示
す様にＮ+ 型領域２５の右端とフォトゲート電極２６の
右端とがマスク位置合わせ精度により必ずしも一致しな
いので、やはり残像特性はばらつくことになる。
【００１２】この様に従来の固体撮像装置においては、
原理的には残像の低減は可能であるが、実際上は目合わ
せ精度により大きく変化し、製造上の再現性は悪いもの
であった。
原理的には残像の低減は可能であるが、実際上は目合わ
せ精度により大きく変化し、製造上の再現性は悪いもの
であった。
【００１３】
【課題を解決するための手段】本発明の固体撮像装置
は、Ｐ（またはＮ）型半導体基板の表面部に選択的に形
成されたＮ（またはＰ）型領域および前記Ｎ（または
Ｐ）型領域の表面部に選択的に形成された第１のＰ（ま
たはＮ）型領域からなり入射光に応じて信号電荷を発生
する光電変換部と、前記第１のＰ（またはＮ）型領域に
隣接する前記Ｎ（またはＰ）型領域上に第１のゲート絶
縁膜を介して設けられた蓄積ゲート電極および前記蓄積
ゲート電極に負（または正）の電位を印加する手段を有
し前記光電変換部からの前記信号電荷を受け取る電荷蓄
積部と、前記電荷蓄積部に隣接して前記Ｎ（またはＰ）
型領域の表面部に選択的に形成された第２のＰ（または
Ｎ）型領域、前記第２のＰ（またはＮ）型領域上に第２
のゲート絶縁膜を介して設けられたトランスファゲート
電極および前記トランスファゲート電極に所定のクロッ
クパルスを印加する手段を有し所定のタイミングで前記
電荷蓄積部から前記信号電荷を受け取るトランスァゲー
ト部と、前記トランスファゲート部の前記第２のＰ（ま
たはＮ）型領域に隣接する前記Ｎ（またはＰ）型領域上
に第３のゲート絶縁膜を介して設けられたゲート電極を
有し前記所定のタイミングで前記トランスファゲート部
から前記信号電荷を受け取る電荷転送部とを有するとい
うものである。
は、Ｐ（またはＮ）型半導体基板の表面部に選択的に形
成されたＮ（またはＰ）型領域および前記Ｎ（または
Ｐ）型領域の表面部に選択的に形成された第１のＰ（ま
たはＮ）型領域からなり入射光に応じて信号電荷を発生
する光電変換部と、前記第１のＰ（またはＮ）型領域に
隣接する前記Ｎ（またはＰ）型領域上に第１のゲート絶
縁膜を介して設けられた蓄積ゲート電極および前記蓄積
ゲート電極に負（または正）の電位を印加する手段を有
し前記光電変換部からの前記信号電荷を受け取る電荷蓄
積部と、前記電荷蓄積部に隣接して前記Ｎ（またはＰ）
型領域の表面部に選択的に形成された第２のＰ（または
Ｎ）型領域、前記第２のＰ（またはＮ）型領域上に第２
のゲート絶縁膜を介して設けられたトランスファゲート
電極および前記トランスファゲート電極に所定のクロッ
クパルスを印加する手段を有し所定のタイミングで前記
電荷蓄積部から前記信号電荷を受け取るトランスァゲー
ト部と、前記トランスファゲート部の前記第２のＰ（ま
たはＮ）型領域に隣接する前記Ｎ（またはＰ）型領域上
に第３のゲート絶縁膜を介して設けられたゲート電極を
有し前記所定のタイミングで前記トランスファゲート部
から前記信号電荷を受け取る電荷転送部とを有するとい
うものである。
【００１４】
【実施例】図１は本発明の一実施例を概略的に示す平面
図、図２（ａ）は図１のＡ−Ａ線断面図、図２（ｂ）は
一実施例の説明に使用するポテンシャル図、図３は一実
施例の動作説明に使用するタイムチャートである。
図、図２（ａ）は図１のＡ−Ａ線断面図、図２（ｂ）は
一実施例の説明に使用するポテンシャル図、図３は一実
施例の動作説明に使用するタイムチャートである。
【００１５】この実施例は、Ｐ型シリコン基板１の表面
部に選択的に形成されたＮ型領域３およびＮ型領域３の
表面部に選択的に形成されたＰ+ 型領域４（第１のＰ型
領域。図１に便宜上右下りの斜線で表示。）からなる入
射光に応じて信号電荷を発生する光電変換部１２と、Ｐ
+ 型領域４に隣接するＮ型領域３上に第１のゲート絶縁
膜６−１を介して設けられた蓄積ゲート電極７および蓄
積ゲート電極７に負の電位ＶSTを印加する手段を有し光
電変換部１２からの信号電荷を受け取る電荷蓄積部１３
と、電荷蓄積部１３に隣接してＮ型領域３の表面部に選
択的に形成されたＰ- 型領域５（第２のＰ型領域。図１
に便宜上右下りの粗な斜線で表示。）、Ｐ- 型領域５上
に第２のゲート絶縁膜６−２を介して設けられたトラン
スファゲート電極８およびトランスファゲート電極８に
所定のクロックパルスφ１を印加する手段を有し所定の
タイミングｔ２で電荷蓄積部１３から信号電荷を受け取
るトランスファゲート部１４と、トランスファゲート部
１４Ｐ- 型領域５に隣接するＮ型領域３上に第３のゲー
ト絶縁膜６−３を介して設けられたゲート電極９−１ａ
を有し所定のタイミングｔ２でトランスファゲート部１
４から信号電荷を受け取る電荷転送部とを有するという
ものである。
部に選択的に形成されたＮ型領域３およびＮ型領域３の
表面部に選択的に形成されたＰ+ 型領域４（第１のＰ型
領域。図１に便宜上右下りの斜線で表示。）からなる入
射光に応じて信号電荷を発生する光電変換部１２と、Ｐ
+ 型領域４に隣接するＮ型領域３上に第１のゲート絶縁
膜６−１を介して設けられた蓄積ゲート電極７および蓄
積ゲート電極７に負の電位ＶSTを印加する手段を有し光
電変換部１２からの信号電荷を受け取る電荷蓄積部１３
と、電荷蓄積部１３に隣接してＮ型領域３の表面部に選
択的に形成されたＰ- 型領域５（第２のＰ型領域。図１
に便宜上右下りの粗な斜線で表示。）、Ｐ- 型領域５上
に第２のゲート絶縁膜６−２を介して設けられたトラン
スファゲート電極８およびトランスファゲート電極８に
所定のクロックパルスφ１を印加する手段を有し所定の
タイミングｔ２で電荷蓄積部１３から信号電荷を受け取
るトランスファゲート部１４と、トランスファゲート部
１４Ｐ- 型領域５に隣接するＮ型領域３上に第３のゲー
ト絶縁膜６−３を介して設けられたゲート電極９−１ａ
を有し所定のタイミングｔ２でトランスファゲート部１
４から信号電荷を受け取る電荷転送部とを有するという
ものである。
【００１６】本実施例においては電荷蓄積部１３には、
図９（ａ）の従来例における浅いＰ+ 型領域２１は存在
せず、半導体表面上に蓄積ゲート電極７が形成されてい
る。またトランスファゲート電極８は、その両側の蓄積
ゲート電極７およびＣＣＤレジスタのゲート電極９−１
ａとオーバーラップしている。
図９（ａ）の従来例における浅いＰ+ 型領域２１は存在
せず、半導体表面上に蓄積ゲート電極７が形成されてい
る。またトランスファゲート電極８は、その両側の蓄積
ゲート電極７およびＣＣＤレジスタのゲート電極９−１
ａとオーバーラップしている。
【００１７】この固体撮像装置の各部（１２，１３，１
４）の深さ方向の電位プロファイルを図４に示す。これ
ら各部のいずれにおいてもＮ型領域３は空乏下されて電
位も最も低い部分が基板内部に存在するいわゆる埋め込
みチャネルであるため、電荷の移動速度が速い。光電変
換部１２と電荷蓄積部１３とを比較すると、電荷蓄積部
１３の方かＮ型領域が厚くなっており、しかもその蓄積
ゲート電極７には、その下部の基板表面電位が、基板電
極と同電位となるに十分な負の電位が印加されている
（例えばＶST＝−８Ｖ）。
４）の深さ方向の電位プロファイルを図４に示す。これ
ら各部のいずれにおいてもＮ型領域３は空乏下されて電
位も最も低い部分が基板内部に存在するいわゆる埋め込
みチャネルであるため、電荷の移動速度が速い。光電変
換部１２と電荷蓄積部１３とを比較すると、電荷蓄積部
１３の方かＮ型領域が厚くなっており、しかもその蓄積
ゲート電極７には、その下部の基板表面電位が、基板電
極と同電位となるに十分な負の電位が印加されている
（例えばＶST＝−８Ｖ）。
【００１８】このため図４のポテンシャル図よりわかる
様に、電荷蓄積部１３の電位井戸の深さΦSTは光電変換
部のそれであるΦPDより深くなっている。またトランス
ファゲート電極８−１ａにクロックφTGのハイレベル電
圧φTG(H) （図２のタイミングｔ２におけるφTG）が印
加されたときのトランスファゲート部１４の電位井戸の
深さΦTGH は電荷蓄積部１３のΦSTより深くなるように
設定されている。なお、図２における破線はΦ１が
“Ｌ”レベルのときの電位を示す。
様に、電荷蓄積部１３の電位井戸の深さΦSTは光電変換
部のそれであるΦPDより深くなっている。またトランス
ファゲート電極８−１ａにクロックφTGのハイレベル電
圧φTG(H) （図２のタイミングｔ２におけるφTG）が印
加されたときのトランスファゲート部１４の電位井戸の
深さΦTGH は電荷蓄積部１３のΦSTより深くなるように
設定されている。なお、図２における破線はΦ１が
“Ｌ”レベルのときの電位を示す。
【００１９】この固体撮像装置においては、光電変換部
１２において発生した電荷は、これより深い井戸の形成
された電荷蓄積部１３に一時的に蓄えられる。そして、
この電荷はトランスファゲート電極８の電位を操作する
（タイミングｔ２においてΦTGH がΦSTより深くＣＣＤ
のゲート電極９−１ａ下の電位より浅くなるように）こ
とにより９−１ａ下に読み出される。このような電荷の
移動過程において、電荷の通過路には、従来例とは異な
り各領域が本来有するもの以外には特別な深い井戸は形
成されず、電荷の転送は速やかに行われ、残像の発生も
防止している。
１２において発生した電荷は、これより深い井戸の形成
された電荷蓄積部１３に一時的に蓄えられる。そして、
この電荷はトランスファゲート電極８の電位を操作する
（タイミングｔ２においてΦTGH がΦSTより深くＣＣＤ
のゲート電極９−１ａ下の電位より浅くなるように）こ
とにより９−１ａ下に読み出される。このような電荷の
移動過程において、電荷の通過路には、従来例とは異な
り各領域が本来有するもの以外には特別な深い井戸は形
成されず、電荷の転送は速やかに行われ、残像の発生も
防止している。
【００２０】本構造の固体撮像装置が本来有する以外の
特別な深い井戸が形成されないのかその理由について次
に説明する。
特別な深い井戸が形成されないのかその理由について次
に説明する。
【００２１】図５〜図７は本発明の一実施例の製造方法
の説明のための工程順断面図である。
の説明のための工程順断面図である。
【００２２】図５（ａ）に示すように、レジスト膜１５
をマスクとして、ボロンなどのＮ型不純物イオンを１０
０ｋｅＶのエネルギーで１×１０12／ｃｍ2 注入し、イ
オン注入層１６を形成する。次に、１０００℃，約３時
間の熱処理を行ない、図５（ｂ）に示すように、深さ約
１μｍ、不純物濃度約５×１０16／ｃｍ3 のＮ型領域３
を形成する。次に、図６（ａ）に示すように、チャネル
ストップ領域２（図１に右下りの斜線で表示）を形成す
るため、レジスト膜１７をマスクとしてボロンなどのＰ
型不純物イオンを１００ｋｅＶのエネルギーで注入して
不純物を１×１０18／ｃｍ3 程度含むイオン注入層１８
を形成する。次に、１０００℃、約３時間の熱処理を行
なって、図６（ｂ）に示すように、不純物濃度約１×１
０17／ｃｍ3 のチャネルストップ領域２が形成される。
このとき、Ｎ型領域３の不純物濃度は約２×１０16／ｃ
ｍ3 になっている。次に、厚さ１００ｎｍの酸化シリコ
ン膜を形成し、リンをドープした厚さ５００ｎｍの多結
晶シリコン膜を堆積し、パターニングを行ない図１，図
６（ｃ）に示すように、蓄積ゲート電極７，ＣＣＤレジ
スタのゲート電極９−１ａ，９−１ｂを形成する。
をマスクとして、ボロンなどのＮ型不純物イオンを１０
０ｋｅＶのエネルギーで１×１０12／ｃｍ2 注入し、イ
オン注入層１６を形成する。次に、１０００℃，約３時
間の熱処理を行ない、図５（ｂ）に示すように、深さ約
１μｍ、不純物濃度約５×１０16／ｃｍ3 のＮ型領域３
を形成する。次に、図６（ａ）に示すように、チャネル
ストップ領域２（図１に右下りの斜線で表示）を形成す
るため、レジスト膜１７をマスクとしてボロンなどのＰ
型不純物イオンを１００ｋｅＶのエネルギーで注入して
不純物を１×１０18／ｃｍ3 程度含むイオン注入層１８
を形成する。次に、１０００℃、約３時間の熱処理を行
なって、図６（ｂ）に示すように、不純物濃度約１×１
０17／ｃｍ3 のチャネルストップ領域２が形成される。
このとき、Ｎ型領域３の不純物濃度は約２×１０16／ｃ
ｍ3 になっている。次に、厚さ１００ｎｍの酸化シリコ
ン膜を形成し、リンをドープした厚さ５００ｎｍの多結
晶シリコン膜を堆積し、パターニングを行ない図１，図
６（ｃ）に示すように、蓄積ゲート電極７，ＣＣＤレジ
スタのゲート電極９−１ａ，９−１ｂを形成する。
【００２３】次に、図１，図７（ａ）に示すように、Ｐ
- 型領域５（不純物濃度約５×１０15／ｃｍ3 ）を形成
するため、レジスト膜１９，蓄積ゲート電極７，ゲート
電極９−１ａをマスクにしてボロンイオンを注入する。
同様にして、ＣＣＤレジスタのバリア層５ａ（不純物濃
度１×１０16／ｃｍ3 ）を形成する。ここで、Ｐ- 型領
域５の左端，右端はそれぞれ蓄積ゲート７の右端とＣＣ
Ｄレジスタのゲート電極９−１ａの左端とそれぞれ実際
上一致して形成される。これは、Ｐ型不純物イオンが注
入される領域はゲート電極のエッジで決定されるセルフ
アライメントによっているためである。
- 型領域５（不純物濃度約５×１０15／ｃｍ3 ）を形成
するため、レジスト膜１９，蓄積ゲート電極７，ゲート
電極９−１ａをマスクにしてボロンイオンを注入する。
同様にして、ＣＣＤレジスタのバリア層５ａ（不純物濃
度１×１０16／ｃｍ3 ）を形成する。ここで、Ｐ- 型領
域５の左端，右端はそれぞれ蓄積ゲート７の右端とＣＣ
Ｄレジスタのゲート電極９−１ａの左端とそれぞれ実際
上一致して形成される。これは、Ｐ型不純物イオンが注
入される領域はゲート電極のエッジで決定されるセルフ
アライメントによっているためである。
【００２４】次に、厚さ１００ｎｍの酸化シリコン膜，
厚さ５００ｎｍのリンをドープした多結晶シリコン膜を
順次に堆積し、パターニングを行ない、図１，図７
（ｂ）に示すように、トランスファゲート電極７および
ＣＣＤレジスタのゲート電極９−２を形成する。このト
ランスファゲート電極８は蓄積ゲート電極７およびＣＣ
Ｄレジスタのゲート電極９−１ａはオーバーラップして
おり、しかも前述した様にトランスファゲート下部は完
全にＰ- 型領域５が形成され、蓄積ゲート電極７下、及
びＣＣＤレジスタのゲート電極９−１ａ下にはＰ- 型領
域が形成されていないため、各領域の接合部には従来例
の様な特別の深い井戸は形成されない。
厚さ５００ｎｍのリンをドープした多結晶シリコン膜を
順次に堆積し、パターニングを行ない、図１，図７
（ｂ）に示すように、トランスファゲート電極７および
ＣＣＤレジスタのゲート電極９−２を形成する。このト
ランスファゲート電極８は蓄積ゲート電極７およびＣＣ
Ｄレジスタのゲート電極９−１ａはオーバーラップして
おり、しかも前述した様にトランスファゲート下部は完
全にＰ- 型領域５が形成され、蓄積ゲート電極７下、及
びＣＣＤレジスタのゲート電極９−１ａ下にはＰ- 型領
域が形成されていないため、各領域の接合部には従来例
の様な特別の深い井戸は形成されない。
【００２５】次に、図１，図７（ｃ）に示すように、Ｐ
+ 型領域４（深さ３００ｎｍ，不純物濃度約２×１０16
／ｃｍ3 ）を形成するため、レジスト膜２０および蓄積
ゲート電極７をマスクとしてボロンイオンを注入する。
+ 型領域４（深さ３００ｎｍ，不純物濃度約２×１０16
／ｃｍ3 ）を形成するため、レジスト膜２０および蓄積
ゲート電極７をマスクとしてボロンイオンを注入する。
【００２６】このＰ+ 型領域４の右端はセルフアライメ
ントにより、蓄積ゲート電極７の左端と実際上一致して
おり、この光電変換部と電荷蓄積部との接合部において
も特別の深い井戸は形成されていない。
ントにより、蓄積ゲート電極７の左端と実際上一致して
おり、この光電変換部と電荷蓄積部との接合部において
も特別の深い井戸は形成されていない。
【００２７】次に、図２に示すように、層間絶縁膜１０
を形成し、アルミニウム膜を堆積しパターニングを行な
い光シールド１１（便宜上２点鎖線で表示）を形成す
る。
を形成し、アルミニウム膜を堆積しパターニングを行な
い光シールド１１（便宜上２点鎖線で表示）を形成す
る。
【００２８】以上、シングル・チャネル型のラインセン
サについて説明したが、本発明はデュアル・チャネル型
のラインセンサに適用できる。
サについて説明したが、本発明はデュアル・チャネル型
のラインセンサに適用できる。
【００２９】図８（ａ）は本発明の一実施例の変形であ
るデュアル・チャネル型のラインセンサの平面模式図、
図８（ｂ）は負電圧発生回路の回路図である。
るデュアル・チャネル型のラインセンサの平面模式図、
図８（ｂ）は負電圧発生回路の回路図である。
【００３０】中央部の光電変換アレー１１０の構成は前
述の一実施例と同様に光電変換部を列状に配置したもの
であるが、一つおきにＣＣＤレジスタ５４−１または５
４−２に連結している点で相違していること、通当のデ
ュアル・チャネル型のラインセンサと同様であるので詳
述しない。
述の一実施例と同様に光電変換部を列状に配置したもの
であるが、一つおきにＣＣＤレジスタ５４−１または５
４−２に連結している点で相違していること、通当のデ
ュアル・チャネル型のラインセンサと同様であるので詳
述しない。
【００３１】蓄積ゲート電極７Ａ−１，７Ａ−２に印加
される電圧ＶSTは負電圧発生回路５２より供給される。
負電圧発生回路５２は、キャパシタＣとＭＯＳトランジ
スタＭ１とからなり、回路上ＢＢＤと同一のチャージ・
ポンプ回路である。ＭＯＳトランジスタＭ２は逆流防止
用であるが、必ずしもなくてもよい。φ１，φ２はＣＣ
Ｄ駆動用の２相クロック（図３参照）であり、このよう
にすると、固体撮像装置としては特別な外部入力負電圧
は必要でないので、好都合である。なお、この負電圧発
生回路は前述の一実施例にも使用できることはいうまで
もない。トランスファゲート電極８Ａ−１，８Ａ−２，
蓄積ゲート電極７Ａ−１，７Ａ−２，ＣＣＤレジスタ５
４−１，５４−２は一実施例に準じる構成を有してい
る。ＣＣＤレジスタ５４−１，５４−２を転送されてき
た信号電荷は流出しゲート５３を通って出力回路５１に
より外部へとり出される。
される電圧ＶSTは負電圧発生回路５２より供給される。
負電圧発生回路５２は、キャパシタＣとＭＯＳトランジ
スタＭ１とからなり、回路上ＢＢＤと同一のチャージ・
ポンプ回路である。ＭＯＳトランジスタＭ２は逆流防止
用であるが、必ずしもなくてもよい。φ１，φ２はＣＣ
Ｄ駆動用の２相クロック（図３参照）であり、このよう
にすると、固体撮像装置としては特別な外部入力負電圧
は必要でないので、好都合である。なお、この負電圧発
生回路は前述の一実施例にも使用できることはいうまで
もない。トランスファゲート電極８Ａ−１，８Ａ−２，
蓄積ゲート電極７Ａ−１，７Ａ−２，ＣＣＤレジスタ５
４−１，５４−２は一実施例に準じる構成を有してい
る。ＣＣＤレジスタ５４−１，５４−２を転送されてき
た信号電荷は流出しゲート５３を通って出力回路５１に
より外部へとり出される。
【００３２】
【発明の効果】以上説明したように本発明は、光電変換
部のみならず、電荷蓄積部，トランスファゲート部およ
び電荷転送部が同一のＮ（またはＰ）型領域に形成され
ている固体撮像装置において、トランスファゲート部の
チャネル電位制御用のＰ（またはＮ）型領域を蓄積ゲー
ト電極および電極転送部のゲート電極とセルフアライメ
ント構造で構成することにより、トランスファゲート部
が本来有する以外の特別な電位井戸は形成されないた
め、電荷の移動が円滑に行われ、残像の発生を防止でき
る効果がある。
部のみならず、電荷蓄積部，トランスファゲート部およ
び電荷転送部が同一のＮ（またはＰ）型領域に形成され
ている固体撮像装置において、トランスファゲート部の
チャネル電位制御用のＰ（またはＮ）型領域を蓄積ゲー
ト電極および電極転送部のゲート電極とセルフアライメ
ント構造で構成することにより、トランスファゲート部
が本来有する以外の特別な電位井戸は形成されないた
め、電荷の移動が円滑に行われ、残像の発生を防止でき
る効果がある。
【図１】本発明の一実施例を示す平面図である。
【図２】図１のＡ−Ａ線断面図（図２（ａ））およびポ
テンシャル図（図２（ｂ））である。
テンシャル図（図２（ｂ））である。
【図３】固体撮像装置における各クロックの一例を示す
タイムチャートである。
タイムチャートである。
【図４】一実施例における基板深さ方向の電位プロファ
イルを示すポテンシャル図である。
イルを示すポテンシャル図である。
【図５】一実施例の製造方法の説明のため（ａ），
（ｂ）に分図して示す工程順断面図である。
（ｂ）に分図して示す工程順断面図である。
【図６】図５に対応する工程の次工程の説明のため
（ａ）〜（ｃ）に分図して示す工程順断面図である。
（ａ）〜（ｃ）に分図して示す工程順断面図である。
【図７】図６に対応する工程の次工程の説明のため
（ａ）〜（ｃ）に分図して示す工程順断面図である。
（ａ）〜（ｃ）に分図して示す工程順断面図である。
【図８】一実施例の変形を示す平面模式図（図８
（ａ））および負電位発生回路の回路図である。
（ａ））および負電位発生回路の回路図である。
【図９】従来例を示す断面図（図９（ａ））およびポテ
ンシャル図（図９（ｂ））である。
ンシャル図（図９（ｂ））である。
【図１０】従来例の製造方法の説明のため（ａ）〜
（ｃ）に分図して示す工程順断面図である。
（ｃ）に分図して示す工程順断面図である。
【図１１】従来例の問題点の説明に説明する断面図（図
１１（ａ））およびポテンシャル図（図１１（ｂ））で
ある。
１１（ａ））およびポテンシャル図（図１１（ｂ））で
ある。
【図１２】他の従来例を示す断面図（図１２（ａ））お
よびポテンシャル図（図１２（ｂ））である。
よびポテンシャル図（図１２（ｂ））である。
１ Ｐ型シリコン基板 ２ チャネルストップ領域 ３ Ｎ型領域 ４ Ｐ+ 型領域 ５，５Ａ，５Ｂ Ｐ- 型領域 ６−１，６−２，６−３ ゲート絶縁膜 ７，７Ａ−１，７Ａ−２ 蓄積ゲート電極 ８，８Ａ−１，８Ａ−２ トランスファゲート電極 ９−１ａ，９−１ｂ，９−２ ＣＣＤレジスタのゲー
ト電極 １０ 層間絶縁膜 １１ 光シールド １２，１２Ａ 光電変換部 １３，１３Ａ 電荷蓄積部 １４，１４Ａ，１４Ｂ トランスファゲート部 １５ レジスト膜 １６ イオン注入層 １７ レジスト膜 １８ イオン注入層 １９ レジスト膜 ２０ レジスト膜 ２１，２１ａ Ｐ+ 型領域 ２３ レジスト膜 ２４ レジスト膜 ２５ Ｎ+ 型領域 ５１ 出力回路 ５２ 負電圧発生回路 ５３ 読出しゲート ５４−１，５４−２ ＣＣＤレジスタ
ト電極 １０ 層間絶縁膜 １１ 光シールド １２，１２Ａ 光電変換部 １３，１３Ａ 電荷蓄積部 １４，１４Ａ，１４Ｂ トランスファゲート部 １５ レジスト膜 １６ イオン注入層 １７ レジスト膜 １８ イオン注入層 １９ レジスト膜 ２０ レジスト膜 ２１，２１ａ Ｐ+ 型領域 ２３ レジスト膜 ２４ レジスト膜 ２５ Ｎ+ 型領域 ５１ 出力回路 ５２ 負電圧発生回路 ５３ 読出しゲート ５４−１，５４−２ ＣＣＤレジスタ
Claims (3)
- 【請求項１】 Ｐ（またはＮ）型半導体基板の表面部に
選択的に形成されたＮ（またはＰ）型領域および前記Ｎ
（またはＰ）型領域の表面部に選択的に形成された第１
のＰ（またはＮ）型領域からなり入射光に応じて信号電
荷を発生する光電変換部と、前記第１のＰ（またはＮ）
型領域に隣接する前記Ｎ（またはＰ）型領域上に第１の
ゲート絶縁膜を介して設けられた蓄積ゲート電極および
前記蓄積ゲート電極に負（または正）の電位を印加する
手段を有し前記光電変換部からの前記信号電荷を受け取
る電荷蓄積部と、前記電荷蓄積部に隣接して前記Ｎ（ま
たはＰ）型領域の表面部に選択的に形成された第２のＰ
（またはＮ）型領域、前記第２のＰ（またはＮ）型領域
上に第２のゲート絶縁膜を介して設けられたトランスフ
ァゲート電極および前記トランスファゲート電極に所定
のクロックパルスを印加する手段を有し所定のタイミン
グで前記電荷蓄積部から前記信号電荷を受け取るトラン
スァゲート部と、前記トランスファゲート部の前記第２
のＰ（またはＮ）型領域に隣接する前記Ｎ（またはＰ）
型領域上に第３のゲート絶縁膜を介して設けられたゲー
ト電極を有し前記所定のタイミングで前記トランスファ
ゲート部から前記信号電荷を受け取る電荷転送部とを有
することを特徴とする固体撮像装置。 - 【請求項２】 第２のＰ（またはＮ）型領域がトランス
ファゲート電極およびゲート電極と自己整合している請
求項１記載の固体撮像装置。 - 【請求項３】 電荷転送部がＣＣＤレジスタである請求
項１または２記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5003710A JPH0810760B2 (ja) | 1993-01-13 | 1993-01-13 | 固体撮像装置 |
| EP94100463A EP0607874A1 (en) | 1993-01-13 | 1994-01-13 | Solid state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5003710A JPH0810760B2 (ja) | 1993-01-13 | 1993-01-13 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216363A true JPH06216363A (ja) | 1994-08-05 |
| JPH0810760B2 JPH0810760B2 (ja) | 1996-01-31 |
Family
ID=11564896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5003710A Expired - Fee Related JPH0810760B2 (ja) | 1993-01-13 | 1993-01-13 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0607874A1 (ja) |
| JP (1) | JPH0810760B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096084A (ja) * | 2005-09-29 | 2007-04-12 | Nec Electronics Corp | 固体撮像装置およびその駆動方法 |
| US8102443B2 (en) | 2007-03-13 | 2012-01-24 | Renesas Electronics Corporation | CCD image sensor having charge storage section between photodiode section and charge transfer section |
| CN115165886A (zh) * | 2022-09-05 | 2022-10-11 | 淄博齐华制衣有限公司 | 基于视觉的织物阻燃整理质量检测方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105273A (ja) * | 1983-08-03 | 1985-06-10 | フアウ・エ−・ベ−・ウエルク・フユ−ル・フエルンゼ−エレクトロニク・イム・フアウ・エ−・ベ−・コムビナ−ト・ミクロエレクトロニク | 電荷結合線形半導体センサ装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162257A (en) * | 1979-06-05 | 1980-12-17 | Fujitsu Ltd | Semiconductor element having substrate bias generator circuit |
| JPS57106177A (en) * | 1980-12-24 | 1982-07-01 | Oki Electric Ind Co Ltd | Solid state image pickup device |
| US4559548A (en) * | 1981-04-07 | 1985-12-17 | Tokyo Shibaura Denki Kabushiki Kaisha | CMOS Charge pump free of parasitic injection |
| JPS59228756A (ja) * | 1983-06-10 | 1984-12-22 | Sony Corp | 固体撮像素子 |
| JPS6276669A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 固体撮像装置 |
| JP2969625B2 (ja) * | 1988-08-12 | 1999-11-02 | 日本電気株式会社 | 固体撮像装置 |
| JPH0766961B2 (ja) * | 1988-10-07 | 1995-07-19 | 三菱電機株式会社 | 固体撮像素子 |
| US5051797A (en) * | 1989-09-05 | 1991-09-24 | Eastman Kodak Company | Charge-coupled device (CCD) imager and method of operation |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
-
1993
- 1993-01-13 JP JP5003710A patent/JPH0810760B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-13 EP EP94100463A patent/EP0607874A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105273A (ja) * | 1983-08-03 | 1985-06-10 | フアウ・エ−・ベ−・ウエルク・フユ−ル・フエルンゼ−エレクトロニク・イム・フアウ・エ−・ベ−・コムビナ−ト・ミクロエレクトロニク | 電荷結合線形半導体センサ装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096084A (ja) * | 2005-09-29 | 2007-04-12 | Nec Electronics Corp | 固体撮像装置およびその駆動方法 |
| US8102443B2 (en) | 2007-03-13 | 2012-01-24 | Renesas Electronics Corporation | CCD image sensor having charge storage section between photodiode section and charge transfer section |
| CN115165886A (zh) * | 2022-09-05 | 2022-10-11 | 淄博齐华制衣有限公司 | 基于视觉的织物阻燃整理质量检测方法 |
| CN115165886B (zh) * | 2022-09-05 | 2022-11-18 | 淄博齐华制衣有限公司 | 基于视觉的织物阻燃整理质量检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0607874A1 (en) | 1994-07-27 |
| JPH0810760B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6216599B2 (ja) | ||
| JP3536832B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPH06216363A (ja) | 固体撮像装置 | |
| JP2641809B2 (ja) | Ｃｃｄ映像素子 | |
| JPH07122733A (ja) | 電荷転送装置およびその製造方法 | |
| JP2798289B2 (ja) | 電荷転送素子およびその製造方法 | |
| JPH06334166A (ja) | 固体撮像装置 | |
| JP2001053263A (ja) | 固体撮像装置 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| JPH11266003A (ja) | 半導体装置およびその製造方法 | |
| JP3028823B2 (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| KR20000045226A (ko) | 고체촬상소자 및 그의 제조방법 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPS58161580A (ja) | 電荷転送形イメ−ジセンサ | |
| JPS61220367A (ja) | 固体撮像素子 | |
| JP2005243840A (ja) | 電荷結合装置、固体撮像装置、及びそれらの駆動方法 | |
| JP3141691B2 (ja) | 冷却赤外線固体撮像素子の製造方法 | |
| JPS60257565A (ja) | 電荷転送装置 | |
| JPH09252106A (ja) | 固体撮像素子 | |
| JPH0459828B2 (ja) | ||
| JPS6057965A (ja) | 固体撮像装置の製造方法 | |
| JPS60105382A (ja) | 固体撮像素子 | |
| JPH05190830A (ja) | 固体撮像素子の製造方法 | |
| JPS63171073A (ja) | 電子シヤツタ機能を備えたイメ−ジセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 15 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |