JPS59228756A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS59228756A JPS59228756A JP58103777A JP10377783A JPS59228756A JP S59228756 A JPS59228756 A JP S59228756A JP 58103777 A JP58103777 A JP 58103777A JP 10377783 A JP10377783 A JP 10377783A JP S59228756 A JPS59228756 A JP S59228756A
- Authority
- JP
- Japan
- Prior art keywords
- section
- light receiving
- photoreceptor
- region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 238000009825 accumulation Methods 0.000 claims description 13
- 108091008695 photoreceptors Proteins 0.000 abstract 8
- 239000000758 substrate Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ライン・イメージセンサ或は２次元イメージ
センサ等の如きＣＣＤを用いた固体撮像素子に関する。
センサ等の如きＣＣＤを用いた固体撮像素子に関する。
背景技術とその問題点
ＣＣＤ撮像素子においては、その感度を向上させるため
に例えば１絵素の受光部の面積を大きくすることが考え
られる。しかし、この場合受光部の面積が大きくなるに
つれて受光部での信号電圧は小さくなってゆく。このた
め、オーバーフローコントロールゲート部のゲート電圧
の設定が極めて微妙で難かしくなる。即ち受光部の面積
を大きくした場合、受光部の取扱い電イｉη量を通常の
ＣＣＤ撮像素子の如き構成で決めようとすると、受光部
下とオーバーフローコントロールゲー１一部−トのポテ
ンシャル差を２０ｍＶ程度以下に設定しなけれはならな
い。しかし、この２０ｍＶ程度以］・のエネルギーは電
子の熱エネルギーとほぼ同じであるために正電に取扱い
電萄量を設定することが困難となる。
に例えば１絵素の受光部の面積を大きくすることが考え
られる。しかし、この場合受光部の面積が大きくなるに
つれて受光部での信号電圧は小さくなってゆく。このた
め、オーバーフローコントロールゲート部のゲート電圧
の設定が極めて微妙で難かしくなる。即ち受光部の面積
を大きくした場合、受光部の取扱い電イｉη量を通常の
ＣＣＤ撮像素子の如き構成で決めようとすると、受光部
下とオーバーフローコントロールゲー１一部−トのポテ
ンシャル差を２０ｍＶ程度以下に設定しなけれはならな
い。しかし、この２０ｍＶ程度以］・のエネルギーは電
子の熱エネルギーとほぼ同じであるために正電に取扱い
電萄量を設定することが困難となる。
発明の目的
本発明は上述の点に鑑み、ｌ絵素の受光部の面積を大き
くして高感度化した場合に於て、オーハーフローコント
ロールゲー１一部のゲート電圧の設定を容易ならしめた
固体撮像素子を提供するものである。
くして高感度化した場合に於て、オーハーフローコント
ロールゲー１一部のゲート電圧の設定を容易ならしめた
固体撮像素子を提供するものである。
発明の概要
本発明は、受光部より小面積で且つ受光部からの電荷を
一時蓄積する蓄積領域を有し、ごの蓄積領域の近傍にオ
ーハーフローコントロールゲー１〜部及びオーバーフロ
ードレイン領域を設ける。蓄積領域は電荷を一方向に転
送するための転送レジスタ部と兼用するか、もしくは別
個に設けるようになす。
一時蓄積する蓄積領域を有し、ごの蓄積領域の近傍にオ
ーハーフローコントロールゲー１〜部及びオーバーフロ
ードレイン領域を設ける。蓄積領域は電荷を一方向に転
送するための転送レジスタ部と兼用するか、もしくは別
個に設けるようになす。
この発明の固体撮像素子では、小面積の蓄積領域で取扱
い電荷量が制御されるので信号電圧を大きくとることが
できる。従って、オーバーフローコントロールゲート部
のケート電圧を容易に設定することができる。
い電荷量が制御されるので信号電圧を大きくとることが
できる。従って、オーバーフローコントロールゲート部
のケート電圧を容易に設定することができる。
実施例
以下、図面を参照して本発明の実ｈＩＩｉ例を説明する
。
。
第１図乃至第３図は本発明による固体撮像素子の一実施
例を示すものである。第１図は平面図、第２図はそのＡ
−Ａ線上の断面図及び第３は１ばそのＢ−Ｂ線上の１ｉ
ｌｉ面図である。同図において、（１）は絵素となる複
数の受光部を示し、チャンネルストップ領域（２）にて
区分される。各受光部（１）の−側に読み出しゲート部
（３）を介して受光部（１１からの信号電荷を一方向に
転送する共通の転送レジスフ部（４）が設けられる。こ
の場合、各受光ｆｔ１（（１１は感度を上げるために大
きな面積に形成される。またチャンネルストップ領域（
２）にて区分された各受光部を含む領域内では、夫々受
光部（１）と読め出しゲート部（３）間に受光部ｆｌｌ
からの信号型（！ｉＪを一時蓄積するだめの蓄積領域（
５）が形成されると共にオーバーフロードレイン領域（
６）が形成され、この傍Ｕｌ領域（５）とオーバーフロ
ードレイン領域（６）間にオーバーフローコントロール
ゲート部（７）が形成される。蓄積領域（５）は受光部
より小さい面積に形成され且つ受光部（１）より深いポ
テンシャル１１１戸が形成される。
例を示すものである。第１図は平面図、第２図はそのＡ
−Ａ線上の断面図及び第３は１ばそのＢ−Ｂ線上の１ｉ
ｌｉ面図である。同図において、（１）は絵素となる複
数の受光部を示し、チャンネルストップ領域（２）にて
区分される。各受光部（１）の−側に読み出しゲート部
（３）を介して受光部（１１からの信号電荷を一方向に
転送する共通の転送レジスフ部（４）が設けられる。こ
の場合、各受光ｆｔ１（（１１は感度を上げるために大
きな面積に形成される。またチャンネルストップ領域（
２）にて区分された各受光部を含む領域内では、夫々受
光部（１）と読め出しゲート部（３）間に受光部ｆｌｌ
からの信号型（！ｉＪを一時蓄積するだめの蓄積領域（
５）が形成されると共にオーバーフロードレイン領域（
６）が形成され、この傍Ｕｌ領域（５）とオーバーフロ
ードレイン領域（６）間にオーバーフローコントロール
ゲート部（７）が形成される。蓄積領域（５）は受光部
より小さい面積に形成され且つ受光部（１）より深いポ
テンシャル１１１戸が形成される。
この場合蓄積領域（５）は受光部（１）の一部として構
成されてもよい。これら受光部（１）、チャンネルスト
ップ領域（２）、読み出しゲート部（３）、転送レジス
タ部（４）、蓄積領域（５）、オーバーフロードレイン
領域（６）及びオーバーフローコントロールゲート部（
７）は共通の半導体基体、例えはＰ形のシリコン半導体
基体（１１）上に形成される。受光部＋１）は例えば基
体（１１）上に５ｔ０２又は／及びＳ ｉ３Ｎ ４等に
よる所定の厚さの絶縁層（１２）を介してセンザ電圧φ
Ｓが与えられる透明電極（１３）を被着して構成される
。
成されてもよい。これら受光部（１）、チャンネルスト
ップ領域（２）、読み出しゲート部（３）、転送レジス
タ部（４）、蓄積領域（５）、オーバーフロードレイン
領域（６）及びオーバーフローコントロールゲート部（
７）は共通の半導体基体、例えはＰ形のシリコン半導体
基体（１１）上に形成される。受光部＋１）は例えば基
体（１１）上に５ｔ０２又は／及びＳ ｉ３Ｎ ４等に
よる所定の厚さの絶縁層（１２）を介してセンザ電圧φ
Ｓが与えられる透明電極（１３）を被着して構成される
。
蓄積領域（５）は所謂埋込みチャンネル型に構成される
もので、基体（１１）にＮ影領域（１３）を形成し、こ
の上に絶縁層（１２）を介し”ζ電極、この場合透明電
極（１４）を延長して構成される。
もので、基体（１１）にＮ影領域（１３）を形成し、こ
の上に絶縁層（１２）を介し”ζ電極、この場合透明電
極（１４）を延長して構成される。
転送レジスタ部（４）は基体（１１）の所要領域にＮ形
の埋込め領域（１５）を形成し、この上に絶縁層（１２
）を介し゛ζ一方向に沿う複数の転送電極（１６）を被
着して構成される。この転送電極（１６）は通電のよう
に４相あるいは２相のクロックパルスφＶが与えられる
。読み出しゲート部（３）は基体（１１）上に絶縁層（
１２）を介して所要の電圧φ８がり、えられるゲート電
極（１７）を被着して形成される。
の埋込め領域（１５）を形成し、この上に絶縁層（１２
）を介し゛ζ一方向に沿う複数の転送電極（１６）を被
着して構成される。この転送電極（１６）は通電のよう
に４相あるいは２相のクロックパルスφＶが与えられる
。読み出しゲート部（３）は基体（１１）上に絶縁層（
１２）を介して所要の電圧φ８がり、えられるゲート電
極（１７）を被着して形成される。
なお、このゲート電極（１７）は転送レジスフ部（４）
へ印加するクロックパルスφＶによつζは省略でき、電
極（１７）を省略した場合には転送電極（■５）が読み
出しゲート部（３）上まで延長される。オーバーフロー
ドレイン領域（６）は基体（１１）上に形成したＮ＋形
領領域工８）によって形成され、また、オーバーフロー
コントロールゲート部（７）は基体（１１）上に絶縁層
（１２）を介してゲート電圧φｏｐｃが与えられる電極
（１９）を被着して形成される。
へ印加するクロックパルスφＶによつζは省略でき、電
極（１７）を省略した場合には転送電極（■５）が読み
出しゲート部（３）上まで延長される。オーバーフロー
ドレイン領域（６）は基体（１１）上に形成したＮ＋形
領領域工８）によって形成され、また、オーバーフロー
コントロールゲート部（７）は基体（１１）上に絶縁層
（１２）を介してゲート電圧φｏｐｃが与えられる電極
（１９）を被着して形成される。
次にかかる構成の動作を説明する。
第４図は受光期間での各部分即ち受光部（１）、蓄積領
域（５）、読み出しケート部（３）、オーバーフローコ
ントロールゲート部（７）及びオーバーフロードレイン
領１Ｉｊ２（６１の表面ポテンシャルを模式的に示した
斜視図である。受光期間においては、第２図及び第３図
の表面ポテンシャル分布（実線） （２０）で示すよ
うに、広い面積の受光部（１）で発生した信号電荷ｅは
一旦面積が小さい蓄積領域（５）士の深いポテンシャル
の井戸（２１）に築められる。このとき、オーバーフロ
ーコントロールゲート部（７）下の表面ポテンシャルΦ
Ｃは受光部（１）及び読め出しケート部（３）下の表面
ポテンシャルΦＳ及びΦ１より深く設定されているため
、この表面ポテンシャルΦＣを越える電荷Ｃは蓄積領域
（５）よりオーバーフローコントロールゲート部（７）
を通じてオーバーフロードレイン領域（６）へ排出され
る（第３図参照）。従って信号電荷Ｃの取扱い電荷量は
ごのｄｆ禎領領域５）によっ゛ζ決定される。
域（５）、読み出しケート部（３）、オーバーフローコ
ントロールゲート部（７）及びオーバーフロードレイン
領１Ｉｊ２（６１の表面ポテンシャルを模式的に示した
斜視図である。受光期間においては、第２図及び第３図
の表面ポテンシャル分布（実線） （２０）で示すよ
うに、広い面積の受光部（１）で発生した信号電荷ｅは
一旦面積が小さい蓄積領域（５）士の深いポテンシャル
の井戸（２１）に築められる。このとき、オーバーフロ
ーコントロールゲート部（７）下の表面ポテンシャルΦ
Ｃは受光部（１）及び読め出しケート部（３）下の表面
ポテンシャルΦＳ及びΦ１より深く設定されているため
、この表面ポテンシャルΦＣを越える電荷Ｃは蓄積領域
（５）よりオーバーフローコントロールゲート部（７）
を通じてオーバーフロードレイン領域（６）へ排出され
る（第３図参照）。従って信号電荷Ｃの取扱い電荷量は
ごのｄｆ禎領領域５）によっ゛ζ決定される。
次で、受光期間の終了後に第２図の点線で示す如く読み
出しゲート部（３）が開き、蓄積領域（５）の信号型（
！ｉＪ Ｏが転送レジスタ部（４）へ転送される。以後
は通常の如くクロックパルスφＶにて転送レジスタ部（
４）内を一方向に信号電荷ｅが転送される。
出しゲート部（３）が開き、蓄積領域（５）の信号型（
！ｉＪ Ｏが転送レジスタ部（４）へ転送される。以後
は通常の如くクロックパルスφＶにて転送レジスタ部（
４）内を一方向に信号電荷ｅが転送される。
この構成では、受光部ｆｌ）で発生した電荷が一旦蓄積
領域（５）に集められ、ここでオーバーフローコントロ
ールゲート部（７）によってその信号電荷の取扱い電荷
量が制御される。蓄積領域（５）においてはその面積が
受光部（１）に比して十分小さいの一乙信号電圧を大き
くとることができる。従って、受光部の面積が非常に大
きい場合にもオーバーフローコントロールゲート部（７
）のゲート電圧φｏｐｃはボルト単位で容易に設定する
ことができる。また受光部（１）から転送レジスタ部（
４）への電荷転送の際に、信号型（６Ｊ Ｃのほとんど
が読み出しゲート部（３）のすぐ隣りの小面積の合積領
域（５）に在るために転送効率が良好となる。
領域（５）に集められ、ここでオーバーフローコントロ
ールゲート部（７）によってその信号電荷の取扱い電荷
量が制御される。蓄積領域（５）においてはその面積が
受光部（１）に比して十分小さいの一乙信号電圧を大き
くとることができる。従って、受光部の面積が非常に大
きい場合にもオーバーフローコントロールゲート部（７
）のゲート電圧φｏｐｃはボルト単位で容易に設定する
ことができる。また受光部（１）から転送レジスタ部（
４）への電荷転送の際に、信号型（６Ｊ Ｃのほとんど
が読み出しゲート部（３）のすぐ隣りの小面積の合積領
域（５）に在るために転送効率が良好となる。
第５図及び第６図は本発明の他の実施例である。
本例では前述の蓄積領域を転送レジスタ部で兼用した場
合である。
合である。
即し本例においてはチャンネルストップ領域（２）にて
区分される如く複数配列された広い面積の受光部（１）
の−側に読み出しゲート部（３）を介して相幻的に小面
積とされた転送レジスタ部（４）が設けられる。この転
送レジスタ部（４）の受光部（１）側とは反対側にこれ
に近接して各受光部（１）に共通ずる如きオーハーフ０
−）−レイン領域（θ）が形成され、このオーバーフロ
ードレイン領域（６）と転送レジスタ部（４）間にオー
ハーフローコントロールゲー（・部（７）が形成される
。転送レジスタ部（４）は前述と同様にＩ〕形の基体（
１１）にＮ形の埋込め領域（１５）を形成し、この上に
絶縁１腎（１２）を介して２相或いは４相のクロックパ
ルスφＶがＩ：ｉ−えられる複数の転送電極（１６）を
被着して構成されるが、この場合転送レジスタ部（４）
を構成する各転送部（２相駆動の場合は所謂そのストレ
ージ部）即ら第５図の♀・１線で示す部分（３０）の面
積が受光部（１）の面積に比し”ζ十分小さいものであ
る。読め出しデー１一部（３）は基体（１１）上に絶縁
１ｍｆ（１２）を介し一ζ例えば転送電極（１６）を延
長して構成される。オーバーフローコントロールゲート
部（７）は基体（１１）上に絶縁層（１２）を介して電
圧φＯＦＣが与えられるゲート電極（１９）を被着して
構成される。また受光部（１）は前述と同様に基体（１
１）上に絶縁層（１２）を介して透明電極（１３）を被
着し゛ζ構成される。
区分される如く複数配列された広い面積の受光部（１）
の−側に読み出しゲート部（３）を介して相幻的に小面
積とされた転送レジスタ部（４）が設けられる。この転
送レジスタ部（４）の受光部（１）側とは反対側にこれ
に近接して各受光部（１）に共通ずる如きオーハーフ０
−）−レイン領域（θ）が形成され、このオーバーフロ
ードレイン領域（６）と転送レジスタ部（４）間にオー
ハーフローコントロールゲー（・部（７）が形成される
。転送レジスタ部（４）は前述と同様にＩ〕形の基体（
１１）にＮ形の埋込め領域（１５）を形成し、この上に
絶縁１腎（１２）を介して２相或いは４相のクロックパ
ルスφＶがＩ：ｉ−えられる複数の転送電極（１６）を
被着して構成されるが、この場合転送レジスタ部（４）
を構成する各転送部（２相駆動の場合は所謂そのストレ
ージ部）即ら第５図の♀・１線で示す部分（３０）の面
積が受光部（１）の面積に比し”ζ十分小さいものであ
る。読め出しデー１一部（３）は基体（１１）上に絶縁
１ｍｆ（１２）を介し一ζ例えば転送電極（１６）を延
長して構成される。オーバーフローコントロールゲート
部（７）は基体（１１）上に絶縁層（１２）を介して電
圧φＯＦＣが与えられるゲート電極（１９）を被着して
構成される。また受光部（１）は前述と同様に基体（１
１）上に絶縁層（１２）を介して透明電極（１３）を被
着し゛ζ構成される。
かかる構成において、受光期間では第７図Ａのポテンシ
ャル図に示すように受光量に応じた電４ｉηＣが受講部
（１）に溜められる。次で、受光期間の終了後に第７図
Ｂのポテンシャル図に示すように読め出しゲート部（３
）が開き、受光部（１）の電荷Ｃが一且面積の小さい転
送レジスタ部の転送部（３０）に転送される。このとき
同時に、オーバーフローコントロールゲー１一部（７）
に晶電位状憇のゲート電圧φＯＦＣが与えられるごとに
より、転送レジスタ部に転送された電荷量が制御される
。すなわち、オーバーフロｍ：２ントロールゲート部の
ポテンシャルΦＣかΦ０１に１・げられるために転送レ
ジスタ部（４）の転送部（３０）へ転送された電荷のう
ちボテンシャルφｃ１を越える電荷はオーバーフローコ
ントロールゲート部（７）を通してオーバーフロードレ
イン領域（６）へ排出される。従っ“ζ、信号型（ｊｉ
Ｊ Ｃの取扱い電荷量はこの転送レジスタ部の転送部（
３０）によって決定される（第７図１３及びＣ参照、但
し第７図Ｃは転送レジスタ部の転送方向に関するポテン
シャル図）。以後は読め出しゲート部（３）が閉じラレ
、オーバーフローコントロールゲート部（７）に低電位
状態のゲート電圧φｏｐｃが与えられ、通常の如くクロ
ックパルスφＶにて転送レジスフ部（４）内を一方向に
信号電荷が転送される。
ャル図に示すように受光量に応じた電４ｉηＣが受講部
（１）に溜められる。次で、受光期間の終了後に第７図
Ｂのポテンシャル図に示すように読め出しゲート部（３
）が開き、受光部（１）の電荷Ｃが一且面積の小さい転
送レジスタ部の転送部（３０）に転送される。このとき
同時に、オーバーフローコントロールゲー１一部（７）
に晶電位状憇のゲート電圧φＯＦＣが与えられるごとに
より、転送レジスタ部に転送された電荷量が制御される
。すなわち、オーバーフロｍ：２ントロールゲート部の
ポテンシャルΦＣかΦ０１に１・げられるために転送レ
ジスタ部（４）の転送部（３０）へ転送された電荷のう
ちボテンシャルφｃ１を越える電荷はオーバーフローコ
ントロールゲート部（７）を通してオーバーフロードレ
イン領域（６）へ排出される。従っ“ζ、信号型（ｊｉ
Ｊ Ｃの取扱い電荷量はこの転送レジスタ部の転送部（
３０）によって決定される（第７図１３及びＣ参照、但
し第７図Ｃは転送レジスタ部の転送方向に関するポテン
シャル図）。以後は読め出しゲート部（３）が閉じラレ
、オーバーフローコントロールゲート部（７）に低電位
状態のゲート電圧φｏｐｃが与えられ、通常の如くクロ
ックパルスφＶにて転送レジスフ部（４）内を一方向に
信号電荷が転送される。
この構成によれば、受光部（１）で発生した電荷Ｃが一
且転送レジスタ部（４）の転送部（３０）に蓄積され、
ごごでオーバーフローコントロールゲート部（７）によ
って信号電荷の取扱い電（！ｉＪ量が制御される。
且転送レジスタ部（４）の転送部（３０）に蓄積され、
ごごでオーバーフローコントロールゲート部（７）によ
って信号電荷の取扱い電（！ｉＪ量が制御される。
転送レジスタ部の転送部（３０）は受光部（１）の面積
に比して十分小さい面積であるために、信号電圧を大き
くとることができ、従って前述の実施例と同様に受光部
面積を大きくした場合にもオーハーフローコントロール
ゲー１一部（７）のゲーＩ−電圧を容易に設定すること
ができる。
に比して十分小さい面積であるために、信号電圧を大き
くとることができ、従って前述の実施例と同様に受光部
面積を大きくした場合にもオーハーフローコントロール
ゲー１一部（７）のゲーＩ−電圧を容易に設定すること
ができる。
マタ、この構成におていはオーバーフロードレイン領域
（６）が転送レジスタ部側に設けられるので、所謂デュ
アル・ラインセンサに通用した場合には両列の受光部間
隔を狭くすることができる。
（６）が転送レジスタ部側に設けられるので、所謂デュ
アル・ラインセンサに通用した場合には両列の受光部間
隔を狭くすることができる。
尚、上述の各実施例における固体撮像素子は、受光部及
び転送レジスタ部を含む要部の構成のみを示したが、ラ
イン・イメージセンサ、２次元イメージセンサ等に適用
できること勿論である。
び転送レジスタ部を含む要部の構成のみを示したが、ラ
イン・イメージセンサ、２次元イメージセンサ等に適用
できること勿論である。
また、受光部としては、上剥の他例えばＰＮ接合型、仮
想ゲート（ν１ｒｔｕａｌ 、Ｇａｔｅ）構造のセンサ
ー等を適用することもできる。
想ゲート（ν１ｒｔｕａｌ 、Ｇａｔｅ）構造のセンサ
ー等を適用することもできる。
発明の効果
上述の本発明によれば、受光部で発生した電荷を受光部
より小面積の蓄積領域に一時集め、この蓄積領域で取扱
い電荷量を制御するようにしたので、信号電圧を大きく
とることができ、オーバーフローコントロールゲート部
のゲート電圧を容易に設定することができる。
より小面積の蓄積領域に一時集め、この蓄積領域で取扱
い電荷量を制御するようにしたので、信号電圧を大きく
とることができ、オーバーフローコントロールゲート部
のゲート電圧を容易に設定することができる。
従って、受光部の面積を大きくした高感度のライン・イ
メージセンサ、２次ルイメージセンザ等に適用して好適
ならしめるものである。
メージセンサ、２次ルイメージセンザ等に適用して好適
ならしめるものである。
第１図は本発明の固体撮像素子の一実施例を示す平面図
、第２図はそのＡ−Ａ線上の断面図、第３図はそのＢ−
Ｂ線上の断面図、第４図は受光期間での各部分の表面ポ
テンシャルを模式的に示した斜視図、第５図及び第６図
は本発明の他の実施例を示す平面図及びそのＣ−Ｃ線上
の断面図、第７図Ａ、Ｂ、Ｃは夫々その動作説明に供す
るポテンシャル図である。 （１）は受光部、（２）はチャンネルストップ領域、（
３）は読み出しゲート部、（４）は転送レジスタ部、（
５）は蓄積領域、（６）はオーバーフロードレイン領域
、（７）はオーバーフローコントロールゲート部である
。 第２図
、第２図はそのＡ−Ａ線上の断面図、第３図はそのＢ−
Ｂ線上の断面図、第４図は受光期間での各部分の表面ポ
テンシャルを模式的に示した斜視図、第５図及び第６図
は本発明の他の実施例を示す平面図及びそのＣ−Ｃ線上
の断面図、第７図Ａ、Ｂ、Ｃは夫々その動作説明に供す
るポテンシャル図である。 （１）は受光部、（２）はチャンネルストップ領域、（
３）は読み出しゲート部、（４）は転送レジスタ部、（
５）は蓄積領域、（６）はオーバーフロードレイン領域
、（７）はオーバーフローコントロールゲート部である
。 第２図
Claims (1)
- 受光部より小面積で且つ該受光部からの電荷を一時蓄積
する蓄積領域を有し、該蓄積領域の近傍にオーバーフロ
ーコントロールゲート部及びオーバーフロードレイン領
域が設けられ、上記蓄積領域は転送レジスタ部と兼用さ
れ若しくは別個に設けられて成る固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103777A JPS59228756A (ja) | 1983-06-10 | 1983-06-10 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103777A JPS59228756A (ja) | 1983-06-10 | 1983-06-10 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59228756A true JPS59228756A (ja) | 1984-12-22 |
Family
ID=14362861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103777A Pending JPS59228756A (ja) | 1983-06-10 | 1983-06-10 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228756A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225865A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 固体イメ−ジセンサ |
| JPS63205948A (ja) * | 1987-02-23 | 1988-08-25 | Toshiba Corp | リニアイメ−ジセンサ |
| FR2620260A1 (fr) * | 1987-09-04 | 1989-03-10 | Thomson Csf | Photosenseur lineaire a temps d'integration variable |
| JPH0284767A (ja) * | 1988-03-11 | 1990-03-26 | Toshiba Corp | 固体撮像装置 |
| WO1991003838A1 (en) * | 1989-09-05 | 1991-03-21 | Eastman Kodak Company | Charge-coupled device (ccd) imager and method of operation |
| EP0607874A1 (en) * | 1993-01-13 | 1994-07-27 | Nec Corporation | Solid state image sensor |
-
1983
- 1983-06-10 JP JP58103777A patent/JPS59228756A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225865A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 固体イメ−ジセンサ |
| JPS63205948A (ja) * | 1987-02-23 | 1988-08-25 | Toshiba Corp | リニアイメ−ジセンサ |
| FR2620260A1 (fr) * | 1987-09-04 | 1989-03-10 | Thomson Csf | Photosenseur lineaire a temps d'integration variable |
| JPH0284767A (ja) * | 1988-03-11 | 1990-03-26 | Toshiba Corp | 固体撮像装置 |
| WO1991003838A1 (en) * | 1989-09-05 | 1991-03-21 | Eastman Kodak Company | Charge-coupled device (ccd) imager and method of operation |
| EP0607874A1 (en) * | 1993-01-13 | 1994-07-27 | Nec Corporation | Solid state image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336557A (en) | Monolithically integrated circuit for relatively slow readout from a two-dimensional image sensor | |
| JPH0410785B2 (ja) | ||
| US5949099A (en) | Solid-state image sensing device and its driving method | |
| JPS58138187A (ja) | 固体イメ−ジセンサ | |
| US7034273B1 (en) | Sensor method for dual line integrating line scan sensor | |
| US5239192A (en) | Horizontal charge transfer register | |
| JPS59228756A (ja) | 固体撮像素子 | |
| US20030107066A1 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPS62198158A (ja) | 固体撮像素子 | |
| JPH01135184A (ja) | 固体撮像素子 | |
| EP1453099A2 (en) | Vertical charge transfer active pixel sensor | |
| JP2901328B2 (ja) | 固体撮像素子 | |
| JP2613227B2 (ja) | ラインセンサ | |
| JPH0150156B2 (ja) | ||
| JPS59227158A (ja) | 固体撮像素子 | |
| JPS60262461A (ja) | 電荷結合装置 | |
| JPS634681A (ja) | 半導体装置 | |
| JPH0322755B2 (ja) | ||
| JPS5851673A (ja) | 固体撮像装置 | |
| JPH02253658A (ja) | 固体撮像素子 | |
| JPS62115773A (ja) | 電荷結合素子 | |
| JPS63171073A (ja) | 電子シヤツタ機能を備えたイメ−ジセンサ | |
| JPS59197167A (ja) | 固体撮像素子 | |
| JPH0782760B2 (ja) | 画像メモリ素子 |