JPS634681A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS634681A JPS634681A JP14857186A JP14857186A JPS634681A JP S634681 A JPS634681 A JP S634681A JP 14857186 A JP14857186 A JP 14857186A JP 14857186 A JP14857186 A JP 14857186A JP S634681 A JPS634681 A JP S634681A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- potential
- charges
- diffusion layer
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 abstract description 23
- 238000001514 detection method Methods 0.000 abstract description 11
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に電荷転送素子を含む半
導体装置に関する。
導体装置に関する。
電荷転送素子は、電気信号や入射光等の情報入力を電荷
の形で蓄積し、しかもその電荷を多数の電荷転送用電極
によって頭次転送して電気信号として増幅して取出すこ
とができることから、電荷転送素子を含む半導体装置は
撮像装置やメモリ、その他信号処理装置等に使用されて
いる。
の形で蓄積し、しかもその電荷を多数の電荷転送用電極
によって頭次転送して電気信号として増幅して取出すこ
とができることから、電荷転送素子を含む半導体装置は
撮像装置やメモリ、その他信号処理装置等に使用されて
いる。
第3図(&)〜(e)は従来の半導体装置の一例の断面
模式図及びポテンシャル図である。
模式図及びポテンシャル図である。
この従来例は、第3図(a) Ic示すように、半導体
基板7の上に絶縁膜を介して設けられかつ2相のクロッ
ク信号φ1及びφ、にょって駆動される多数の電荷転送
用電極1と、電荷転送用電極1の最終段に近接した半導
体基板7の上に絶縁膜を介して設けられかつ電位■、に
固定された出力用ゲート2と、転送されてきた電荷を電
圧に変換するための浮遊拡散層4を有するトランジスタ
5と、浮遊拡散層4にゲートを接続することによって内
部情報を電気信号として外部へ取り出すためのトランジ
スタ6とで構成されている。
基板7の上に絶縁膜を介して設けられかつ2相のクロッ
ク信号φ1及びφ、にょって駆動される多数の電荷転送
用電極1と、電荷転送用電極1の最終段に近接した半導
体基板7の上に絶縁膜を介して設けられかつ電位■、に
固定された出力用ゲート2と、転送されてきた電荷を電
圧に変換するための浮遊拡散層4を有するトランジスタ
5と、浮遊拡散層4にゲートを接続することによって内
部情報を電気信号として外部へ取り出すためのトランジ
スタ6とで構成されている。
この従来例の駆動方法は、先ず、トランジスタ5をオン
状態にして浮遊拡散層4の電位を電源の電位v1に設定
することkよりリセットし、しかる後にトランジスタ5
をオフ状M4にする。
状態にして浮遊拡散層4の電位を電源の電位v1に設定
することkよりリセットし、しかる後にトランジスタ5
をオフ状M4にする。
次に、2相のクロック信号φ、及びφ2によっシャル井
戸を生じさせ、電荷を次々に転送して最終段の電荷転送
用電極1のポテンシャル井戸に溜める。
戸を生じさせ、電荷を次々に転送して最終段の電荷転送
用電極1のポテンシャル井戸に溜める。
続いて、次のクロックの時に、その電荷を、電位V、を
印加した出力用ゲート2の下の半導体基板7の表面を通
って、浮遊拡散層4へ流し込む。
印加した出力用ゲート2の下の半導体基板7の表面を通
って、浮遊拡散層4へ流し込む。
この場合、転送されてきた電荷量をQとし、浮遊拡散層
4の容量をC8とすると、電荷が流入する前と後の浮遊
拡散層4の電位差ΔV′はΩ と表わすことができる。
4の容量をC8とすると、電荷が流入する前と後の浮遊
拡散層4の電位差ΔV′はΩ と表わすことができる。
従って、この電位差ΔV′ をトランジスタ6を介して
出力すれば、この従来例の半導体装置内に蓄積さnた情
報を読取ることができる。
出力すれば、この従来例の半導体装置内に蓄積さnた情
報を読取ることができる。
ここで、第3図の)及び(C)はクロック信号φ1及び
φ2がそれぞれ高電位の時の電位分布を表わしている。
φ2がそれぞれ高電位の時の電位分布を表わしている。
又、第3図(JL)の断面模式図では図が複雑になるの
を避けるために省略しであるが、実際には、第3図(b
)及び(e) K示すように、各々の電荷転送用電極l
の下のポテンシャル井戸が階段状になるように、各々の
電荷転送用電極1の下の半導体基板7表面の不純物濃度
を部分的に変えるなどしている。
を避けるために省略しであるが、実際には、第3図(b
)及び(e) K示すように、各々の電荷転送用電極l
の下のポテンシャル井戸が階段状になるように、各々の
電荷転送用電極1の下の半導体基板7表面の不純物濃度
を部分的に変えるなどしている。
上述した従来の半導体装置では、浮遊拡散層4ot位差
ΔV′が電源の電位vIと出力用ゲート2に印加される
電位V、との差(■1−vt)を越えるようになると、
電荷が電荷転送用電極1の下の半導体基板7表面の方に
あふれ出てしまうので、浮遊拡散層4が許容できる最大
の電荷量QmxQmax=C1−(Vl−V、) となる。
ΔV′が電源の電位vIと出力用ゲート2に印加される
電位V、との差(■1−vt)を越えるようになると、
電荷が電荷転送用電極1の下の半導体基板7表面の方に
あふれ出てしまうので、浮遊拡散層4が許容できる最大
の電荷量QmxQmax=C1−(Vl−V、) となる。
ここで、電位v1及びv2は回路構成上ある程度法まっ
てしまうため、最大の電荷量Q mthxを大きくする
には浮遊拡散層4の容量C1を大きくしなければならな
いが、しかしこの容量C1を大きくすると電荷量が小さ
い場合の検出感度が低下してしまう。
てしまうため、最大の電荷量Q mthxを大きくする
には浮遊拡散層4の容量C1を大きくしなければならな
いが、しかしこの容量C1を大きくすると電荷量が小さ
い場合の検出感度が低下してしまう。
従って、従来の半導体装置は、電荷量の検出範囲を広げ
ようとして浮遊拡散層の容量を大きくすると電荷量の小
さい場合の検出感度が低下し、反対に浮遊拡散層の容量
を小さくして電荷量の小さい場合の検出感度を上げよう
とすると電荷量の検出範囲が狭くなってしまうという欠
点がある。
ようとして浮遊拡散層の容量を大きくすると電荷量の小
さい場合の検出感度が低下し、反対に浮遊拡散層の容量
を小さくして電荷量の小さい場合の検出感度を上げよう
とすると電荷量の検出範囲が狭くなってしまうという欠
点がある。
本発明の目的は、転送されてきた電荷の検出感度が良く
しかも電荷量の検出範囲も広い電荷転送素子を含む半導
体装置を提供することにある。
しかも電荷量の検出範囲も広い電荷転送素子を含む半導
体装置を提供することにある。
本発明の半導体装置は、−導電型の半導体基板上に第1
の絶縁膜を介して設けられた複数の電荷転送用電極と、
前記複数の電荷転送用電極の最終段の電荷転送用を極に
近接して前記半導体基板上に第2の絶縁膜を介して設け
られた出力用ゲートと、該出力用ゲートと所定の間隔を
置いて前記半導体基板表面に設けられた出力用の反対導
電型領域と、前記出力用ゲートと前記反対4電型傾埴の
間の前記半導体基板上に第3の絶縁膜を介して設けられ
た少くとも1つの定電位印加用のグーとを含んで成る。
の絶縁膜を介して設けられた複数の電荷転送用電極と、
前記複数の電荷転送用電極の最終段の電荷転送用を極に
近接して前記半導体基板上に第2の絶縁膜を介して設け
られた出力用ゲートと、該出力用ゲートと所定の間隔を
置いて前記半導体基板表面に設けられた出力用の反対導
電型領域と、前記出力用ゲートと前記反対4電型傾埴の
間の前記半導体基板上に第3の絶縁膜を介して設けられ
た少くとも1つの定電位印加用のグーとを含んで成る。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図(a)〜(e)は本発明の一実施例の断面模式図
及びポテンシャル図である。
及びポテンシャル図である。
この実施例は、第1図(a)に示すように、多数の電荷
転送用電極1と、電位V1を印加した出力用ゲート2と
、浮遊拡散層4を有するトランジスタ5と、ゲートが浮
遊拡散NI4に接続されたトランジスタロと、出力用ゲ
ート2と浮遊拡散層4との間の半導体基板7上に絶縁膜
を介して設けられかつ電位V、を印加した定電位印加用
のゲート3とで構成される。
転送用電極1と、電位V1を印加した出力用ゲート2と
、浮遊拡散層4を有するトランジスタ5と、ゲートが浮
遊拡散NI4に接続されたトランジスタロと、出力用ゲ
ート2と浮遊拡散層4との間の半導体基板7上に絶縁膜
を介して設けられかつ電位V、を印加した定電位印加用
のゲート3とで構成される。
従って、転送されてきた電荷9QがC1・(vl−■、
)以下の場合には、第1図(b)に示すように、浮遊拡
散層4のポテンシャル井戸に溜り、電荷の流入前後の浮
遊拡散層4の電位差ΔVは、従来例同様、 で表わすことができる。
)以下の場合には、第1図(b)に示すように、浮遊拡
散層4のポテンシャル井戸に溜り、電荷の流入前後の浮
遊拡散層4の電位差ΔVは、従来例同様、 で表わすことができる。
しかし、電荷9QがC3・(vt Vs) を越え
るようになると、第x171(c)に示すように、電荷
が浮遊拡散層4のポテンシャル井戸をあふれ定電位印加
用のゲート3の下の半導体基板7表面の領域まで広がっ
てしまうので、電位差ΔVは、浮遊拡散層4のポテンシ
ャル井戸をあふれた分の電位差をΔvllとすると Δv=(vl−vs)+ΔV′″ となる。
るようになると、第x171(c)に示すように、電荷
が浮遊拡散層4のポテンシャル井戸をあふれ定電位印加
用のゲート3の下の半導体基板7表面の領域まで広がっ
てしまうので、電位差ΔVは、浮遊拡散層4のポテンシ
ャル井戸をあふれた分の電位差をΔvllとすると Δv=(vl−vs)+ΔV′″ となる。
この場合、電位差ΔV″は、定電位印加用のゲート3の
下の半導体基板7表面及び浮遊拡散層40両方のポテン
シャル井戸に広がったあふれた分の電荷ΔQによるもの
であるので、定電位印加用のゲート3の下の半導体基板
7表面部分の容量をC7とすると、 となり、結局、電位差ΔvFi と表わすことができる。ここで、あふれた分の電荷ΔQ
は ΔQ=Q C1(Vt Va) である。
下の半導体基板7表面及び浮遊拡散層40両方のポテン
シャル井戸に広がったあふれた分の電荷ΔQによるもの
であるので、定電位印加用のゲート3の下の半導体基板
7表面部分の容量をC7とすると、 となり、結局、電位差ΔvFi と表わすことができる。ここで、あふれた分の電荷ΔQ
は ΔQ=Q C1(Vt Va) である。
第2図は本発明の一実施例の電荷量−電位差特性図であ
る。
る。
即ち、この実施例では、第2図に示すように、転送され
てきた電荷量Qが01・(vl−vs)以下では、電位
差ΔVが1/C1の傾きを持つ直1IsK、沿って増加
し、電荷量QがC1・(vt Vs)を越えると傾き
が1/ (Ct+Ct ) K減少する。これは、電荷
量の小さいところで検出感度が良くしかも電荷量の大き
い範囲まで検出が可能であること意味している。
てきた電荷量Qが01・(vl−vs)以下では、電位
差ΔVが1/C1の傾きを持つ直1IsK、沿って増加
し、電荷量QがC1・(vt Vs)を越えると傾き
が1/ (Ct+Ct ) K減少する。これは、電荷
量の小さいところで検出感度が良くしかも電荷量の大き
い範囲まで検出が可能であること意味している。
ここで、第1図(a)の断面模式図では、第3図(a)
の場合と同様、各々の電荷転送用電極の下の半導体基板
表面の不純物濃度の異なる領域は、図が複雑になるので
省略しである。
の場合と同様、各々の電荷転送用電極の下の半導体基板
表面の不純物濃度の異なる領域は、図が複雑になるので
省略しである。
又、この実施例では電荷転送用電極が2相駆動力式の一
層電極構造となっているが、本発明は、特にこれに限る
ことはなく、多相駆動方式の多層電極構造等で本良いこ
とは自明でがる。
層電極構造となっているが、本発明は、特にこれに限る
ことはなく、多相駆動方式の多層電極構造等で本良いこ
とは自明でがる。
以上説明したように本発明は、出力用ゲート電極と浮遊
拡散層との間の半導体基板上に絶縁膜を介して少くとも
1つの定電位印加用のゲートを設けることによりて、小
さな電荷量に対して検出感度が高くしかも電荷量の大き
なところまで検出できる検出範囲の広い電荷転送素子を
含む半導体装置を実現できるという効果がある。
拡散層との間の半導体基板上に絶縁膜を介して少くとも
1つの定電位印加用のゲートを設けることによりて、小
さな電荷量に対して検出感度が高くしかも電荷量の大き
なところまで検出できる検出範囲の広い電荷転送素子を
含む半導体装置を実現できるという効果がある。
又、本発明は、電荷結合素子(CCD)を撮像素子とし
て使う場合に、ブラウン管への入力信号補正(ガンマ−
補正)回路としての応用も可能である。
て使う場合に、ブラウン管への入力信号補正(ガンマ−
補正)回路としての応用も可能である。
第1図(a)及び(b) 、 (e)は本発明の一実施
例の断面模式図及びポテンシャル図、第2図は本発明の
一実施例の電荷量−電位差特性図、第3図(a)及び(
b)。 (e)は従来の半導体装置の一例の断面模式図及びポテ
ンシャル図である0、 1・・・・・・電荷転送用電極、2・・・・・・出力用
ゲート、3・・・・・・定電位印加用のゲート、4・・
・・・・浮遊拡散層、5.6・・・・・・トランジスタ
、7・・・・・・半導体基板、C8゜り信号。 め Z 図 躬 3 図
例の断面模式図及びポテンシャル図、第2図は本発明の
一実施例の電荷量−電位差特性図、第3図(a)及び(
b)。 (e)は従来の半導体装置の一例の断面模式図及びポテ
ンシャル図である0、 1・・・・・・電荷転送用電極、2・・・・・・出力用
ゲート、3・・・・・・定電位印加用のゲート、4・・
・・・・浮遊拡散層、5.6・・・・・・トランジスタ
、7・・・・・・半導体基板、C8゜り信号。 め Z 図 躬 3 図
Claims (1)
- 一導電型の半導体基板上に第1の絶縁膜を介して設けら
れた複数の電荷転送用電極と、前記複数の電荷転送用電
極の最終段の電荷転送用電極に近接して前記半導体基板
上に第2の絶縁膜を介して設けられた出力用ゲートと、
該出力用ゲートと所定の間隔を置いて前記半導体基板表
面に設けられた出力用の反対導電型領域と、前記出力用
ゲートと前記反対導電型領域の間の前記半導体基板上に
第3の絶縁膜を介して設けられた少くとも1つの定電位
印加用のゲートとを含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14857186A JPH079984B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14857186A JPH079984B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS634681A true JPS634681A (ja) | 1988-01-09 |
JPH079984B2 JPH079984B2 (ja) | 1995-02-01 |
Family
ID=15455720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14857186A Expired - Lifetime JPH079984B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH079984B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02116170A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 固体撮像装置 |
-
1986
- 1986-06-24 JP JP14857186A patent/JPH079984B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02116170A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH079984B2 (ja) | 1995-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744068B2 (en) | Active pixel sensor with intra-pixel charge transfer | |
US20170180667A1 (en) | High scanning frequency COMS-TDI image sensor | |
JPH04172085A (ja) | 固体撮像装置 | |
EP2284898A1 (en) | Solid-state imaging device | |
JPH033391B2 (ja) | ||
JPH0771235B2 (ja) | 電荷検出回路の駆動方法 | |
US7054041B2 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
JPS634681A (ja) | 半導体装置 | |
US5627388A (en) | CCD-solid state image sensor using electron and hole signal charges and method for processing signal thereof | |
US5294817A (en) | Output circuit for charged transfer device and having a high detection sensitivity | |
JPH04373136A (ja) | 電荷結合装置 | |
JPS59228756A (ja) | 固体撮像素子 | |
JP2000013687A (ja) | Ccdイメージセンサ | |
JP3244557B2 (ja) | 固体撮像素子の入力回路 | |
JP3006022B2 (ja) | 固体撮像素子 | |
JPH0263299B2 (ja) | ||
JPS5965470A (ja) | 電荷結合素子の出力構造 | |
JP2982258B2 (ja) | 電荷結合装置 | |
JPH05102201A (ja) | 半導体装置 | |
JPH01251756A (ja) | 電荷結合装置 | |
JPH04196139A (ja) | 電荷転送装置 | |
JPS61288466A (ja) | 電荷検出回路 | |
JPS5812362A (ja) | 電荷転送装置 | |
JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
JPH07202171A (ja) | 電荷転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |