JPS58161580A - 電荷転送形イメ−ジセンサ - Google Patents
電荷転送形イメ−ジセンサInfo
- Publication number
- JPS58161580A JPS58161580A JP57044127A JP4412782A JPS58161580A JP S58161580 A JPS58161580 A JP S58161580A JP 57044127 A JP57044127 A JP 57044127A JP 4412782 A JP4412782 A JP 4412782A JP S58161580 A JPS58161580 A JP S58161580A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- image sensor
- substrate
- charge
- barrier electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005036 potential barrier Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims 1
- 230000003287 optical effect Effects 0.000 claims 1
- 230000037303 wrinkles Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電荷転送形イメージセンナの改JLK関する。
最近、電荷転送形イメージセンナ、特にインクツイン転
送方式のイメージセンナが固体イメージセンナとして注
目されている。従来、かかるインタツイン転送方式のイ
メージセンナとしては第1図〜第5図に示すものが知ら
れているや図中の1は例えばp型の半導体基板である。
送方式のイメージセンナが固体イメージセンナとして注
目されている。従来、かかるインタツイン転送方式のイ
メージセンナとしては第1図〜第5図に示すものが知ら
れているや図中の1は例えばp型の半導体基板である。
この基板1表面には、フォトダイオードとじての勤型の
感光画素21 *2N +・−からなる感光部が2次元
的に設けられている。これら感光部の各画素列間には、
前記画素!1ejl・・・に蓄積した信号電荷を垂直方
向に転送する―直しノスタ3が設けられている。この垂
直レジスタJKは、その一部を構成するnfJj、の電
荷転送チャネル4が前記画素列間に設けられている。i
た、基板1狭間には、垂直レジスタ3で転送された信号
電荷を一走査毎に並直列変換して水平方向に転送し、外
部に信号を読み出す水平レジスタ(図示せず)が設けら
れている。前記基板1表面の画素jlsJ意・・・、電
荷転送チャネル4及びダート領域5を除く部分には、p
中型のチャネル阻止領域d・・・が設けられている。前
記画素21゜21・・・等を含む基板1上には絶縁膜1
が設けられ、この絶縁膜1間の所定位置K、第1〜第5
の転送電極81〜81が段階的に離間して設けられてい
る。前記絶縁膜1上には、前記画素21゜2寓・・・及
び各画素列における画素Jlpjl・・・間部分に対応
する部分を除くように光遮蔽膜tが次に、前述した構造
のイメージセンサの動作について説明する。
感光画素21 *2N +・−からなる感光部が2次元
的に設けられている。これら感光部の各画素列間には、
前記画素!1ejl・・・に蓄積した信号電荷を垂直方
向に転送する―直しノスタ3が設けられている。この垂
直レジスタJKは、その一部を構成するnfJj、の電
荷転送チャネル4が前記画素列間に設けられている。i
た、基板1狭間には、垂直レジスタ3で転送された信号
電荷を一走査毎に並直列変換して水平方向に転送し、外
部に信号を読み出す水平レジスタ(図示せず)が設けら
れている。前記基板1表面の画素jlsJ意・・・、電
荷転送チャネル4及びダート領域5を除く部分には、p
中型のチャネル阻止領域d・・・が設けられている。前
記画素21゜21・・・等を含む基板1上には絶縁膜1
が設けられ、この絶縁膜1間の所定位置K、第1〜第5
の転送電極81〜81が段階的に離間して設けられてい
る。前記絶縁膜1上には、前記画素21゜2寓・・・及
び各画素列における画素Jlpjl・・・間部分に対応
する部分を除くように光遮蔽膜tが次に、前述した構造
のイメージセンサの動作について説明する。
まず、光が例えば画素2黛に入射すると、電荷が発生し
信号電荷として蓄積する。一定時間後、転送電極82に
大きい正の電圧(vl)を印加すると、画素2!に蓄積
した信号電荷は、ダート領域5を通って電荷転送チャネ
ル4の電位の井戸に転送され不、なお、他の画素jlp
H。
信号電荷として蓄積する。一定時間後、転送電極82に
大きい正の電圧(vl)を印加すると、画素2!に蓄積
した信号電荷は、ダート領域5を通って電荷転送チャネ
ル4の電位の井戸に転送され不、なお、他の画素jlp
H。
24・・・にも信号電荷が発生し同様に電荷転送チャネ
ル4に転送される。つづいて、vlよシ十分小さいクロ
、クツ臂ルスを垂直レジスタ30転送電極(図示せず)
に印加することにより、垂直方向に信号電荷を転送し、
さらに水平レジスタを通して信号電荷が読み出される。
ル4に転送される。つづいて、vlよシ十分小さいクロ
、クツ臂ルスを垂直レジスタ30転送電極(図示せず)
に印加することにより、垂直方向に信号電荷を転送し、
さらに水平レジスタを通して信号電荷が読み出される。
なお、この読出し期間に次の画面の信号電荷が画素21
゜2m・・・K蓄積されるが、垂直レジスタ3へ印加さ
れるりOツク/中ルスの電圧が小さいため、画 ゛素
jlejl・・・に新たに蓄積される信号電荷がただち
に垂直レジスタ3へ転送されることはない。
゜2m・・・K蓄積されるが、垂直レジスタ3へ印加さ
れるりOツク/中ルスの電圧が小さいため、画 ゛素
jlejl・・・に新たに蓄積される信号電荷がただち
に垂直レジスタ3へ転送されることはない。
さらに一定時間後、新たに蓄積された信号電荷は、垂直
レジスタ1の転送電極に電圧v1を印加することにより
垂直レジスタ1へ転送される。
レジスタ1の転送電極に電圧v1を印加することにより
垂直レジスタ1へ転送される。
以下、前述と同様の動作を繰返すことにより次々と新し
い画面の信号が読み出される。
い画面の信号が読み出される。
しかしながら、前述した構造のイメージセンサにおいて
は、チャネル阻止領域6が電位の井戸とならないように
、該領域6に電荷転送チャネル4・・・の不純物濃度よ
り高い逆導電型の不純物が含まれる。したがりて、チャ
ネル阻止領域6の不純物が、画素21.2.・・・等を
形成する際の高、6エ1i、t−横方向よ拡散し、第2
図にヶすように電荷転送チャネル4がチャネル阻止領域
6,6で両側から狭まれる場合、電荷転送チャネル40
幅が設計値よりも狭くなる。その結果、垂直レジスタ3
で運べる最大電荷量が小さくなシ、イメージセンナのダ
イナ2.クレンジが小さくなるという欠点があ−)良。
は、チャネル阻止領域6が電位の井戸とならないように
、該領域6に電荷転送チャネル4・・・の不純物濃度よ
り高い逆導電型の不純物が含まれる。したがりて、チャ
ネル阻止領域6の不純物が、画素21.2.・・・等を
形成する際の高、6エ1i、t−横方向よ拡散し、第2
図にヶすように電荷転送チャネル4がチャネル阻止領域
6,6で両側から狭まれる場合、電荷転送チャネル40
幅が設計値よりも狭くなる。その結果、垂直レジスタ3
で運べる最大電荷量が小さくなシ、イメージセンナのダ
イナ2.クレンジが小さくなるという欠点があ−)良。
また、第3図に示す如く、画素2mと電荷転送チャネル
4間のr−)領域5にはチャネル阻止領域6がないため
、この部分の電荷転送チャネル4は、第2図に示す如く
両側にチャネル阻止領域6がある場合と比較して横方向
に広くなる。その結果、第3図における電荷転送チャネ
ル4部分は、狭チャネル効果が小さく、第2図における
電荷転送チャネル4と比較して電位の井戸が深くなる。
4間のr−)領域5にはチャネル阻止領域6がないため
、この部分の電荷転送チャネル4は、第2図に示す如く
両側にチャネル阻止領域6がある場合と比較して横方向
に広くなる。その結果、第3図における電荷転送チャネ
ル4部分は、狭チャネル効果が小さく、第2図における
電荷転送チャネル4と比較して電位の井戸が深くなる。
従って、この深い電位の井戸部分に信号電荷の一部が残
留して垂直レジスタ1の転送効率が低下し、イメージセ
ンナとしての解偉度が劣化するという欠点を有していた
。
留して垂直レジスタ1の転送効率が低下し、イメージセ
ンナとしての解偉度が劣化するという欠点を有していた
。
本発明は上記事情に鑑みてなされた4ので、ダイナミ、
クレンノや解偉度の向上を図った電荷転送形イメージセ
ンナを提供することを目的とするものである。
クレンノや解偉度の向上を図った電荷転送形イメージセ
ンナを提供することを目的とするものである。
本発明は、基板表面の電荷転送チャネルの両側のf−)
領域を除く部分に絶縁膜を介して障壁電極を設けた構造
を有し、かつこの障壁電極に直流電圧を印加することに
より、前記電荷転送チャネルに対して障壁電極下の基板
表面が電位障壁となるようにすることによって解偉度等
の特性の向上を図り九ことを骨子とする。
領域を除く部分に絶縁膜を介して障壁電極を設けた構造
を有し、かつこの障壁電極に直流電圧を印加することに
より、前記電荷転送チャネルに対して障壁電極下の基板
表面が電位障壁となるようにすることによって解偉度等
の特性の向上を図り九ことを骨子とする。
本発明の1実施例であるインクライン転送方式のイメー
ジセンサを、第6図〜第10図に基づいて説明する。な
お、第1図〜第5図に示すイメージセンサと同部材のも
のは同符号を用い、説明を省略する。
ジセンサを、第6図〜第10図に基づいて説明する。な
お、第1図〜第5図に示すイメージセンサと同部材のも
のは同符号を用い、説明を省略する。
図中1はp型半導体基板である。この基板1表面には、
第1図〜第5図に示したイメージセンナと同様に画素2
1.2.・・・、垂直レジスタ3、電荷転送チャネル4
及び水平レジスタ(図示せず)が設けられている。前記
基板1上には絶縁膜1が設けられている。そして、前記
電荷転送チャネル4の両側のダート領域5を除く部分に
は、障壁電極21・・・が前記絶縁膜rの第1層膜を介
して設けられている。同絶縁膜i内の第2層には、第2
、第4、第5の転送電極Jly84*8藝が互いに離間
して設けられている。同絶縁膜i内の第3層には、第1
、第3の転送電極81、$9が互いに離間して設けられ
ている。前記絶縁膜i上には、前記画素’1+21・・
・に対応する部分、及び各画素列における画素’1+J
1・・・間部分に対応する部分を除くようにAtの光遮
蔽膜9が設けられている・ 次に、前述した構造のイメージセンナの製造方法を、第
11図(a) 、 (b) 〜第14図(a) 、 (
b)に基づいて説明する。
第1図〜第5図に示したイメージセンナと同様に画素2
1.2.・・・、垂直レジスタ3、電荷転送チャネル4
及び水平レジスタ(図示せず)が設けられている。前記
基板1上には絶縁膜1が設けられている。そして、前記
電荷転送チャネル4の両側のダート領域5を除く部分に
は、障壁電極21・・・が前記絶縁膜rの第1層膜を介
して設けられている。同絶縁膜i内の第2層には、第2
、第4、第5の転送電極Jly84*8藝が互いに離間
して設けられている。同絶縁膜i内の第3層には、第1
、第3の転送電極81、$9が互いに離間して設けられ
ている。前記絶縁膜i上には、前記画素’1+21・・
・に対応する部分、及び各画素列における画素’1+J
1・・・間部分に対応する部分を除くようにAtの光遮
蔽膜9が設けられている・ 次に、前述した構造のイメージセンナの製造方法を、第
11図(a) 、 (b) 〜第14図(a) 、 (
b)に基づいて説明する。
中 まず、p型半導体基板1上に第1の絶縁膜71を形
成した。つづいて、この絶縁膜71上に障壁電極となる
導体層を堆積した後、写真蝕刻法によりt4ターニング
して画素形成予定部及び電荷転送チャネル形成予定部に
対応する部分が開孔した導体層・ダター722を形成し
た0次に、この導体層ツタターフ22をマスクとして基
板1にリンを所定条件下でイオン注入、熱処理を施こし
、画素(71) + jm r Is・・・及び電荷転
送チャネル4を形成した(第11図(1) 、 (b)
図示)。
成した。つづいて、この絶縁膜71上に障壁電極となる
導体層を堆積した後、写真蝕刻法によりt4ターニング
して画素形成予定部及び電荷転送チャネル形成予定部に
対応する部分が開孔した導体層・ダター722を形成し
た0次に、この導体層ツタターフ22をマスクとして基
板1にリンを所定条件下でイオン注入、熱処理を施こし
、画素(71) + jm r Is・・・及び電荷転
送チャネル4を形成した(第11図(1) 、 (b)
図示)。
次いで、画素2寓と電荷転送チャネル4間のダート領域
5に対応する導体層・臂ターフ22を常法によシエ、チ
ング除去し、障壁電極2ノを形成した(第12図(1)
、伽)図示)。
5に対応する導体層・臂ターフ22を常法によシエ、チ
ング除去し、障壁電極2ノを形成した(第12図(1)
、伽)図示)。
(11)次に、前記障壁電極21をマスクとして第°1
の絶縁膜71を選択的に工、チンダ除去した後、全面に
第2の絶縁膜7鵞を形成した(第13図(a)、伽)図
示)、つづいて、常法によ)、全面に導体層(図示せず
)の堆積、ノ臂ターニングを繰り返して所望の所に第1
〜第5の転送電極Cs5)、s* e8s e (J1
4)−(g修)を夫々形成した0次に、全面に第3の絶
縁膜1sを形成し九。
の絶縁膜71を選択的に工、チンダ除去した後、全面に
第2の絶縁膜7鵞を形成した(第13図(a)、伽)図
示)、つづいて、常法によ)、全面に導体層(図示せず
)の堆積、ノ臂ターニングを繰り返して所望の所に第1
〜第5の転送電極Cs5)、s* e8s e (J1
4)−(g修)を夫々形成した0次に、全面に第3の絶
縁膜1sを形成し九。
この後、全面にAjを蒸着し、Δタ一二ンダして前記画
素J1*J!・・・及び各画素列における画素jleJ
l・・・間部分に対応する部分が開孔したAtからなる
光遮蔽膜9を形成し、所望のインクライン転送方式のイ
メージセンサを製造し九(第14図(a) 、 (b)
図示)。なお、前記第1〜第3の絶縁膜71〜73を一
体にした4のが、第7図〜第1O図中の絶縁膜7に対応
する。
素J1*J!・・・及び各画素列における画素jleJ
l・・・間部分に対応する部分が開孔したAtからなる
光遮蔽膜9を形成し、所望のインクライン転送方式のイ
メージセンサを製造し九(第14図(a) 、 (b)
図示)。なお、前記第1〜第3の絶縁膜71〜73を一
体にした4のが、第7図〜第1O図中の絶縁膜7に対応
する。
次に、本発明のイメージセンナの動作を説明する0画素
ロ、2!・・・への光入射、信号電荷の発生郷の動作祉
従来例と同様であるから、相違点のみ説明する。即ち、
障壁電極21には、基板1と同一電圧または一定の直流
電圧V、を印加して動作させる。ここでV、は、電荷転
送チャネル4に対して障壁電極21下の基板1表面が電
位障壁となる電圧に選ぶ。
ロ、2!・・・への光入射、信号電荷の発生郷の動作祉
従来例と同様であるから、相違点のみ説明する。即ち、
障壁電極21には、基板1と同一電圧または一定の直流
電圧V、を印加して動作させる。ここでV、は、電荷転
送チャネル4に対して障壁電極21下の基板1表面が電
位障壁となる電圧に選ぶ。
しかして、前述した構造のイメージセンサによれば、電
荷転送チャネル4は、障壁電極21となる導体層ノ臂タ
ーン22をマスクとして基板1にリンを導入した後、熱
処理によシリンが横方向に拡散する九め広い電荷転送チ
ャネル4を形成できる。従って、垂直レジスタ3の運べ
る最大信号電荷量が大きくなり、ダイナミ、クレンゾが
大きくなる。
荷転送チャネル4は、障壁電極21となる導体層ノ臂タ
ーン22をマスクとして基板1にリンを導入した後、熱
処理によシリンが横方向に拡散する九め広い電荷転送チ
ャネル4を形成できる。従って、垂直レジスタ3の運べ
る最大信号電荷量が大きくなり、ダイナミ、クレンゾが
大きくなる。
また、電荷転送チャネル4の両側の基板1表面には、従
来の如くチャネル阻止領域がないため、電荷転送チャネ
ル4の電位の井戸は、第1〜第5の転送電極71〜7s
に印加する電圧によシー義的に決tb、従来の如く場所
によって井戸が深くなったりすることがない、従って、
垂直レジスタ3による電荷転送が効率的に行われ、イメ
ージセンナとしての解偉度が向上する。
来の如くチャネル阻止領域がないため、電荷転送チャネ
ル4の電位の井戸は、第1〜第5の転送電極71〜7s
に印加する電圧によシー義的に決tb、従来の如く場所
によって井戸が深くなったりすることがない、従って、
垂直レジスタ3による電荷転送が効率的に行われ、イメ
ージセンナとしての解偉度が向上する。
なお、本発明に係る電荷転送形イメージセンサとして社
、前述した構造のものに限らず、次に示す構造のもので
もよい。
、前述した構造のものに限らず、次に示す構造のもので
もよい。
第15図に示す如く、障壁電極2ノ下の基板1表面にp
土星の半導体領域21を形成した構造のもの、かかる構
造のイメージセンサにおいて、画素(jt)−(jm)
−Js・・・及び電荷転送チャネル4の形成社、基板1
表面にp型の不純物を導入した後、前述した実施例と同
様にして導体層/イメージ22を形成し、しかる後、こ
の/4ターン22をマスクとしてn型の不純物を多量導
入、熱処理によシ行なった。
土星の半導体領域21を形成した構造のもの、かかる構
造のイメージセンサにおいて、画素(jt)−(jm)
−Js・・・及び電荷転送チャネル4の形成社、基板1
表面にp型の不純物を導入した後、前述した実施例と同
様にして導体層/イメージ22を形成し、しかる後、こ
の/4ターン22をマスクとしてn型の不純物を多量導
入、熱処理によシ行なった。
第15図図示のイメージセンサによれば、障壁電極21
下の基板1表面にp土星の半導体領域23が形成されて
いるため、第3の転送電極21の印加ノルスの銹導によ
り障壁電極21の電圧が高く電位障壁が維持される。
下の基板1表面にp土星の半導体領域23が形成されて
いるため、第3の転送電極21の印加ノルスの銹導によ
り障壁電極21の電圧が高く電位障壁が維持される。
また、第16図に示す如く、所定の障壁電極21下の基
板1表面にn型不純物を極めて低濃度に含むn−型の半
導体領域24、及びこの半導体領域24に隣接し九基板
1表面にn型不純物を高濃度に含むn十薬のドレイン領
域25が設けられた構造のものでもよい。かかる構造の
イメージセンサにおいては、画素23に過剰な電荷が蓄
積すると、電位障壁21の半導体領域24に形成される
電位の井戸を通ってさらに深い井戸を有するドレイン領
域25に排出される。
板1表面にn型不純物を極めて低濃度に含むn−型の半
導体領域24、及びこの半導体領域24に隣接し九基板
1表面にn型不純物を高濃度に含むn十薬のドレイン領
域25が設けられた構造のものでもよい。かかる構造の
イメージセンサにおいては、画素23に過剰な電荷が蓄
積すると、電位障壁21の半導体領域24に形成される
電位の井戸を通ってさらに深い井戸を有するドレイン領
域25に排出される。
第16図図示のイメージセンサによれば、障壁電極z1
がドレイン領域25への過剰電荷の排出を制御する制御
ダートと一体に形成されるため、製造を簡単化できる。
がドレイン領域25への過剰電荷の排出を制御する制御
ダートと一体に形成されるため、製造を簡単化できる。
なお、上記実施例では基板としてp型の場合について述
べたが、これに限らず、n型の場合でもよい。
べたが、これに限らず、n型の場合でもよい。
また、上記実施例では感光画素がフォトダイオードであ
る場合についたが、これに限らず、透明電極を絶縁膜を
介して設けたMO8形ダイオードあるいは光導電膜を用
いた感光画素でも同様に適用できる。
る場合についたが、これに限らず、透明電極を絶縁膜を
介して設けたMO8形ダイオードあるいは光導電膜を用
いた感光画素でも同様に適用できる。
以上詳述した如く本発明によれば、従来と比べてダイナ
ミ、クレンノや解偉度を向上させたインクライン転送方
式のイメージセンナ等の高傅頼性の電荷転送形イメー・
ゾセンサを提供できるものである。
ミ、クレンノや解偉度を向上させたインクライン転送方
式のイメージセンナ等の高傅頼性の電荷転送形イメー・
ゾセンサを提供できるものである。
第1図は従来のインタライン転送方式のイメージセンサ
の平面図、第2図は第1図のA−A線に沿う断面図、第
3図は第1図のB−B線に沿う断面図、第4図は第1図
のC−C@lfc治う断面図、第5図社第1図のD −
D@に沿う断面図、第6図は本発明の1実施例であるイ
ンクツイン転送方式のイメージセンサの平面図、第7図
は第6図のA−A線に沿う断面図、第8図は第6図のB
−B線に溢う断面図、第9図は第6図のC−C線にθう
断面図、第10図は第6図のD−D線に沿う断面図、第
11図(a)、伽)〜第14図(&) 、 Cb)は、
第6図〜第10図図示のイメージセンサの製造方法を、
第6図のA−A線、B−B線に沿りた工程順に示す断面
図、第15図及び第16図は、夫々本発明の他の実施例
を示すインタ〉イン転送方式のイメージセンサの断面図
である。 1・・・p型半導体基板、!1 p2鵞+2B・・・感
光画素、3・・・垂直レジスタ、4・・・電荷転送チャ
ネル、5・・・r−ト領域、6・・・チャネル阻止領域
、7・・・絶縁膜、81〜8s・・・転送電極、9・・
・光遮蔽膜、21・・・障壁電極、22・・・導体層ノ
4ターン、23・・・p土星の半導体領域、24・・・
n−型の半導体領域、25・・・n十薬のドレイン領域
。 出願人代理人 弁理士 鈴 江 武 彦第4図
第5図 第6図 187図 第8図 第9図 II 1o H
の平面図、第2図は第1図のA−A線に沿う断面図、第
3図は第1図のB−B線に沿う断面図、第4図は第1図
のC−C@lfc治う断面図、第5図社第1図のD −
D@に沿う断面図、第6図は本発明の1実施例であるイ
ンクツイン転送方式のイメージセンサの平面図、第7図
は第6図のA−A線に沿う断面図、第8図は第6図のB
−B線に溢う断面図、第9図は第6図のC−C線にθう
断面図、第10図は第6図のD−D線に沿う断面図、第
11図(a)、伽)〜第14図(&) 、 Cb)は、
第6図〜第10図図示のイメージセンサの製造方法を、
第6図のA−A線、B−B線に沿りた工程順に示す断面
図、第15図及び第16図は、夫々本発明の他の実施例
を示すインタ〉イン転送方式のイメージセンサの断面図
である。 1・・・p型半導体基板、!1 p2鵞+2B・・・感
光画素、3・・・垂直レジスタ、4・・・電荷転送チャ
ネル、5・・・r−ト領域、6・・・チャネル阻止領域
、7・・・絶縁膜、81〜8s・・・転送電極、9・・
・光遮蔽膜、21・・・障壁電極、22・・・導体層ノ
4ターン、23・・・p土星の半導体領域、24・・・
n−型の半導体領域、25・・・n十薬のドレイン領域
。 出願人代理人 弁理士 鈴 江 武 彦第4図
第5図 第6図 187図 第8図 第9図 II 1o H
Claims (1)
- 【特許請求の範囲】 1、 第1導電型の半導体基板表面に設けられ光入力に
応答して電荷を発生すゐ感光画素と、前記基板に感光画
素と近接して設けられ皺感光画素に蓄積した電荷を順次
読み出す電荷転送形シフトレジスタとを具備した電荷転
送形イメージセンナにおいて、前記感光画素の電荷を前
記シフトレジスタの電荷転送チャネルへ転送するための
f−)領域を除く部分に絶縁膜を介して障壁電極を設け
、かつ障壁電極に直流電圧を印加することによシ、前記
電荷転送チャネルに対して障壁電極下の基板表面が電位
障壁となるようにしたことを特徴とする電荷転送形イメ
ージセンサ− 2、電荷転送チャネルが、障壁電極となる金属ノーター
ンをマスクとして半導体基板表面へ第2導電型の不純物
をイオン注入することによプ形成されるものであること
を特徴とする特許請求の範囲第1項記載の電荷転送形イ
メージセンナ。 3、障壁電極が、感光画素に近接して設けられゐドレイ
ン領域への過剰電荷の排出を。制御する制御ff−)と
一体に形成されるものであることを特徴とする特許請求
の範囲第1項記載の電荷転送形イメージセンナ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57044127A JPS58161580A (ja) | 1982-03-19 | 1982-03-19 | 電荷転送形イメ−ジセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57044127A JPS58161580A (ja) | 1982-03-19 | 1982-03-19 | 電荷転送形イメ−ジセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58161580A true JPS58161580A (ja) | 1983-09-26 |
JPH0412067B2 JPH0412067B2 (ja) | 1992-03-03 |
Family
ID=12682940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57044127A Granted JPS58161580A (ja) | 1982-03-19 | 1982-03-19 | 電荷転送形イメ−ジセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58161580A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62265758A (ja) * | 1986-05-13 | 1987-11-18 | Mitsubishi Electric Corp | 固体撮像素子 |
JPS63164460A (ja) * | 1986-12-26 | 1988-07-07 | Matsushita Electronics Corp | 固体撮像装置 |
JP2007533130A (ja) * | 2004-04-07 | 2007-11-15 | イー2ヴイ テクノロジーズ (ユーケイ) リミテッド | 信号電荷を増幅するための増倍レジスタ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163958A (en) * | 1979-06-08 | 1980-12-20 | Nec Corp | Electric charge transfer pickup unit |
-
1982
- 1982-03-19 JP JP57044127A patent/JPS58161580A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163958A (en) * | 1979-06-08 | 1980-12-20 | Nec Corp | Electric charge transfer pickup unit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62265758A (ja) * | 1986-05-13 | 1987-11-18 | Mitsubishi Electric Corp | 固体撮像素子 |
JPS63164460A (ja) * | 1986-12-26 | 1988-07-07 | Matsushita Electronics Corp | 固体撮像装置 |
JP2007533130A (ja) * | 2004-04-07 | 2007-11-15 | イー2ヴイ テクノロジーズ (ユーケイ) リミテッド | 信号電荷を増幅するための増倍レジスタ |
JP4939400B2 (ja) * | 2004-04-07 | 2012-05-23 | イー2ヴイ テクノロジーズ (ユーケイ) リミテッド | 信号電荷を増幅するための増倍レジスタ |
Also Published As
Publication number | Publication date |
---|---|
JPH0412067B2 (ja) | 1992-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5819080A (ja) | 固体撮像素子 | |
JPH02168670A (ja) | 固体撮像装置およびその製造方法 | |
JPS6216599B2 (ja) | ||
US4974043A (en) | Solid-state image sensor | |
JPS58161580A (ja) | 電荷転送形イメ−ジセンサ | |
JP2641809B2 (ja) | Ccd映像素子 | |
JPH0680811B2 (ja) | Ccd画像感知器 | |
JP2000022121A (ja) | 固体撮像素子 | |
US5298778A (en) | Solid state image pickup device | |
JPH11238868A (ja) | 電荷転送撮像装置およびその製造方法 | |
JPS5933865A (ja) | 固体撮像素子 | |
JP2894235B2 (ja) | 固体撮像装置 | |
JPH0529599A (ja) | 固体撮像素子とその製造方法及び駆動方法 | |
JPS60169165A (ja) | 固体撮像素子 | |
JPS5810976A (ja) | 固体撮像装置 | |
JPH10289992A (ja) | 固体撮像装置とその製造方法 | |
JP2980196B2 (ja) | 固体撮像素子 | |
KR950002194B1 (ko) | 프레임 트랜스퍼방식의 ccd 영상센서 | |
JPS62206878A (ja) | 固体撮像素子 | |
JPH04218966A (ja) | 固体撮像装置 | |
JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
JP2005123538A (ja) | 固体撮像素子とその製造方法 | |
JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
JPH0227874B2 (ja) | ||
JPH08330561A (ja) | 固体撮像装置 |