JPS60169165A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS60169165A JPS60169165A JP59024117A JP2411784A JPS60169165A JP S60169165 A JPS60169165 A JP S60169165A JP 59024117 A JP59024117 A JP 59024117A JP 2411784 A JP2411784 A JP 2411784A JP S60169165 A JPS60169165 A JP S60169165A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- concentration
- impurity
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title claims 2
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000003287 optical effect Effects 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 230000003595 spectral effect Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕 ゝ
本発明は半導体基板上ト光電変換素子、および該各光電
変換素子の光学情報を取出す電荷移送手段を用いた固体
撮像素子に関するものである。
変換素子の光学情報を取出す電荷移送手段を用いた固体
撮像素子に関するものである。
固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力を備えることを必要とする
ものであり、このため垂直方向に５００個、水平方向に
８００〜１０００個の絵素すなわち光電変換素子を配列
した絵素マトリクスと、これに相当する数の走査素子が
必要となる。従って、上記固体撮像素子は高集積化が比
較的容易なＭＯ８大規模回路技術を用いて形成され、構
成素子として、一般に電荷移送素子（Ｃｈａｒｇｅ Ｃ
ｏｕｐｌｅｄ Ｄ ｅｖｉｃｅ、以下、ｒＣＣＤＩとい
う）あるいはＭｏＳトランジスタ等が使用されている６ 第１図に低雑音を特徴とするＣＣＤ型固体撮像素子の基
本構成を示す。図において、１は例えば光電変換素子と
しての光ダイオード、２および３は該光ダイオード１群
に蓄積された光信号を出力端４に取出すための垂直ＣＯ
Ｄシフトレジスタおよび水平シフトレジスタ、５−１．
５−２ ； ６−１．６−２は各々上記垂直シフトレジ
スタ、水平シフトレジスタを駆動するクロックパルス発
生器である。ここでは２相のクロックパルス発生器を示
したが、４相あるいは３相いずれのクロック形態を採用
しても−良い。また、？−１．７−２．・・・・は光ダ
イオード１群に蓄積された電荷を垂直シフトレジスタ２
に送り込む転送ゲートを示している６本素子はこのまま
の形態では白黒撮像素子となり、上部にカラーフィルタ
を積層すると、各光ダイオードが色情報を備えることに
なり、カラー撮像素子となる。
る撮像用電子管並みの解像力を備えることを必要とする
ものであり、このため垂直方向に５００個、水平方向に
８００〜１０００個の絵素すなわち光電変換素子を配列
した絵素マトリクスと、これに相当する数の走査素子が
必要となる。従って、上記固体撮像素子は高集積化が比
較的容易なＭＯ８大規模回路技術を用いて形成され、構
成素子として、一般に電荷移送素子（Ｃｈａｒｇｅ Ｃ
ｏｕｐｌｅｄ Ｄ ｅｖｉｃｅ、以下、ｒＣＣＤＩとい
う）あるいはＭｏＳトランジスタ等が使用されている６ 第１図に低雑音を特徴とするＣＣＤ型固体撮像素子の基
本構成を示す。図において、１は例えば光電変換素子と
しての光ダイオード、２および３は該光ダイオード１群
に蓄積された光信号を出力端４に取出すための垂直ＣＯ
Ｄシフトレジスタおよび水平シフトレジスタ、５−１．
５−２ ； ６−１．６−２は各々上記垂直シフトレジ
スタ、水平シフトレジスタを駆動するクロックパルス発
生器である。ここでは２相のクロックパルス発生器を示
したが、４相あるいは３相いずれのクロック形態を採用
しても−良い。また、？−１．７−２．・・・・は光ダ
イオード１群に蓄積された電荷を垂直シフトレジスタ２
に送り込む転送ゲートを示している６本素子はこのまま
の形態では白黒撮像素子となり、上部にカラーフィルタ
を積層すると、各光ダイオードが色情報を備えることに
なり、カラー撮像素子となる。
固体撮像素子は周知の如く、小型、軽量、メンテナンス
フリー、低消費電力等、電子管に比較して固体化に伴な
う多くの利点を有しており、次期撮像デバイスとして将
来が期待されているものである。しかしながら、現行の
素子を用いて撮像を行い、モニタ上に再生像を出力する
と、輝度の高い光学情報パターン（すなわち、明るいパ
ターン）の上下に縦縞状のパターンが現われ、画質を著
しく低下させる。これは固体撮像素子に特有の現象であ
り、「ブルーミング」と呼ばれている。
フリー、低消費電力等、電子管に比較して固体化に伴な
う多くの利点を有しており、次期撮像デバイスとして将
来が期待されているものである。しかしながら、現行の
素子を用いて撮像を行い、モニタ上に再生像を出力する
と、輝度の高い光学情報パターン（すなわち、明るいパ
ターン）の上下に縦縞状のパターンが現われ、画質を著
しく低下させる。これは固体撮像素子に特有の現象であ
り、「ブルーミング」と呼ばれている。
上記ブルーミングを除去する手段として、最近画素構造
を第２図に示す如き構造に改めたＣＣＤ型素子が発表さ
れた（参考： Ｙ 、 Ｉ ｓｈｉｗａシａ ｅｔ；
ａｌ。
を第２図に示す如き構造に改めたＣＣＤ型素子が発表さ
れた（参考： Ｙ 、 Ｉ ｓｈｉｗａシａ ｅｔ；
ａｌ。
” Ｉ ｎｔｅｒｌｉｎｅ ＣＣＤ Ｉ ｍａｇｅ ５
ｅｎｓｏｒ ｔｙｉｔｈ ａｎＡｎｔｉ Ｂ ｌｏｏｍ
ｉｎｇ ５ｔｒｕｃｔｕｒｅ” １９８２ Ｉ Ｓ Ｓ
ＣＣＤ１ｇ、 Ｔｅｃｈ、 Ｐａｐｅｒｓ、ｐｐ、１
６８）。第２図において、８は垂直ＣＣＤシフトレジス
タを構成するＣＣＤ電極、９はＣＣＤレジスタを埋込み
型にする低濃度不純物層（例えばｎ型１本層は表面型の
場合は不要）、１０は基板（例えばｎ型）１１の上に熱
拡散法により形成したウェル拡散層（例えばＰ型）を示
している。また、１２は前記転送ゲート７−１，７−２
．・・・・（７）およびＣＯＤシフトレジスタを形成す
る。
ｅｎｓｏｒ ｔｙｉｔｈ ａｎＡｎｔｉ Ｂ ｌｏｏｍ
ｉｎｇ ５ｔｒｕｃｔｕｒｅ” １９８２ Ｉ Ｓ Ｓ
ＣＣＤ１ｇ、 Ｔｅｃｈ、 Ｐａｐｅｒｓ、ｐｐ、１
６８）。第２図において、８は垂直ＣＣＤシフトレジス
タを構成するＣＣＤ電極、９はＣＣＤレジスタを埋込み
型にする低濃度不純物層（例えばｎ型１本層は表面型の
場合は不要）、１０は基板（例えばｎ型）１１の上に熱
拡散法により形成したウェル拡散層（例えばＰ型）を示
している。また、１２は前記転送ゲート７−１，７−２
．・・・・（７）およびＣＯＤシフトレジスタを形成す
る。
一般にゲート酸化膜と呼ばれている薄い酸化膜、１３は
画素間を電気的に分離する厚い酸化膜を示している。
画素間を電気的に分離する厚い酸化膜を示している。
上記構造においては、光ダイオードｌ下層のＰ型ウェル
層の厚さＷｌは、従来と異なり、垂直ＣＣＤシフトレジ
スタ２の下層のＰ型つェル層Ｗ２より浅くなっている。
層の厚さＷｌは、従来と異なり、垂直ＣＣＤシフトレジ
スタ２の下層のＰ型つェル層Ｗ２より浅くなっている。
従って、光ダイオートド基板１１間のパンチスルー耐圧
は、垂直ＣＯＤシフトレジスタ２・基板１１間のパンチ
スルー耐圧より低くなる。この結果、光ダイオード１に
強い光が入射してダイオードの電圧が低下（この場合に
は。
は、垂直ＣＯＤシフトレジスタ２・基板１１間のパンチ
スルー耐圧より低くなる。この結果、光ダイオード１に
強い光が入射してダイオードの電圧が低下（この場合に
は。
拡散層がｎ型であるため、電荷読出し直後のリセット電
圧（＋）からＯｖに向かうことになる）する・上記電圧
が所定値まで低下すると、光ダイオートド基板１１間の
電位差が大きくなりパンチスルーを発生する。このパン
チスルーにより１強烈光による余剰電荷（ブルーミング
電荷）は基板ｌｌ側に流出し、すなわち、ブルーミング
電荷が垂直ＣＯＤシフトレジスタ２側へ溢れ出るのを防
止し、ブルーミングの発生を防止することができるとい
うものである。
圧（＋）からＯｖに向かうことになる）する・上記電圧
が所定値まで低下すると、光ダイオートド基板１１間の
電位差が大きくなりパンチスルーを発生する。このパン
チスルーにより１強烈光による余剰電荷（ブルーミング
電荷）は基板ｌｌ側に流出し、すなわち、ブルーミング
電荷が垂直ＣＯＤシフトレジスタ２側へ溢れ出るのを防
止し、ブルーミングの発生を防止することができるとい
うものである。
しかしながら、上記構造においても、以下の如き問題が
ある。
ある。
（１）前記ウェルの深さは、現在、ＷＩが４μｍ程度、
Ｗ２が６μｍ程度となっており、これは主表面上に形成
される配線、電極の寸法あるいは間隙（現状では１．５
〜２μｍ）に比較して大きい。このため、狭い光ダイオ
ード寸法（第２図Ｄ）の下に、上記浅い領域（第２図ｄ
）を確保することが難かしく、パンチスルーによるブル
ーミングを防止することができなくなる。
Ｗ２が６μｍ程度となっており、これは主表面上に形成
される配線、電極の寸法あるいは間隙（現状では１．５
〜２μｍ）に比較して大きい。このため、狭い光ダイオ
ード寸法（第２図Ｄ）の下に、上記浅い領域（第２図ｄ
）を確保することが難かしく、パンチスルーによるブル
ーミングを防止することができなくなる。
（２）上記Ｗ１形成用マスクのアラインメントが悪いと
、垂直ＣＯＤシフトレジスタ領域のウェル深さが実効的
に浅くなることになり、垂直ＣＯＤ・基板間のパンチス
ルーが発生する。これにより、垂直ＣＣＤが動作しなく
なる。
、垂直ＣＯＤシフトレジスタ領域のウェル深さが実効的
に浅くなることになり、垂直ＣＯＤ・基板間のパンチス
ルーが発生する。これにより、垂直ＣＣＤが動作しなく
なる。
（３）前項（２）で述べたマスクの位置合わせの精度が
悪い場合、あるいは上記Ｗ１の寸法ばらつきが許容値を
越える場合には素子不良となり、素子製油上の歩留りの
低下を招くことになる。固体撮像素子は素子サイズが通
常のＩＣの４〜１０倍あるため、この歩留りの低下は重
大な問題となる。
悪い場合、あるいは上記Ｗ１の寸法ばらつきが許容値を
越える場合には素子不良となり、素子製油上の歩留りの
低下を招くことになる。固体撮像素子は素子サイズが通
常のＩＣの４〜１０倍あるため、この歩留りの低下は重
大な問題となる。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の固体撮像素子における上述の如き
問題を解消し、素子構造の改良を行うことにより、その
特性および素子の製造歩留りを改善することにある。
するところは、従来の固体撮像素子における上述の如き
問題を解消し、素子構造の改良を行うことにより、その
特性および素子の製造歩留りを改善することにある。
本発明の要点は、第１導電型の半導体基板上に所定の厚
みを備え、かつ、上記基板より不純物濃度の低い第２導
電型のエピタキシャル成長層を形成し、その後、垂直Ｃ
ＣＤシフトレジスタを形成する部分に相当する半導体主
表面およびその下の部分に、前記エピタキシャル層より
も不純物濃度の高い第２導電型の拡散層を形成すること
、あるいは、光ダイオードを形成する部分に半導体主表
面から見て深い位置に前記基板と接触し、かつ、前記基
板より不純物濃度の高い第１導電型拡散層を形成するこ
とにある。
みを備え、かつ、上記基板より不純物濃度の低い第２導
電型のエピタキシャル成長層を形成し、その後、垂直Ｃ
ＣＤシフトレジスタを形成する部分に相当する半導体主
表面およびその下の部分に、前記エピタキシャル層より
も不純物濃度の高い第２導電型の拡散層を形成すること
、あるいは、光ダイオードを形成する部分に半導体主表
面から見て深い位置に前記基板と接触し、かつ、前記基
板より不純物濃度の高い第１導電型拡散層を形成するこ
とにある。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第３図は本発明の第１の実施例であるＣＣＤ型固体撮像
素子を構成する画素の断面図である。１４は第１導電型
（例えばｎ型）の基板ｌｌ上に気相成長法により形成し
た第２導電型（例えばＰ型）のエピタキシャル層、１５
（斜線部）は熱拡散法によって形成した前記エピタキシ
ャル層１４より不純物濃度の高い第２導電型の拡散層で
ある。なお、上記拡散層１５が存在しない領域は、光ダ
イオード１の下方のみに不連続に形成されても良く、複
数の光ダイオード１の下方に連続して形成されても良い
ことは言うまでもない。
素子を構成する画素の断面図である。１４は第１導電型
（例えばｎ型）の基板ｌｌ上に気相成長法により形成し
た第２導電型（例えばＰ型）のエピタキシャル層、１５
（斜線部）は熱拡散法によって形成した前記エピタキシ
ャル層１４より不純物濃度の高い第２導電型の拡散層で
ある。なお、上記拡散層１５が存在しない領域は、光ダ
イオード１の下方のみに不連続に形成されても良く、複
数の光ダイオード１の下方に連続して形成されても良い
ことは言うまでもない。
パンチスルー耐圧は上記第２導電型中間層、すなわち、
前記エピタキシャル層の不純物濃度に一次比例して大き
くなるので、光ダイオード１の下方の第２導電型中間層
１４を形成する不純物原子濃度を、垂直ＣＯＤシフトレ
ジスタの下方に存在する前記拡散層１５の１／２〜１／
４に設定すると、光ダイオード・基板間をパンチスルー
させるのに要する電圧は、垂直ＣＣＤ・基板間をパンチ
スルーさせるのに要する電圧の１７２〜１／４となり、
光ダイオード・基板間のパンチスルーを極めて容易に起
こすことが可能になる。
前記エピタキシャル層の不純物濃度に一次比例して大き
くなるので、光ダイオード１の下方の第２導電型中間層
１４を形成する不純物原子濃度を、垂直ＣＯＤシフトレ
ジスタの下方に存在する前記拡散層１５の１／２〜１／
４に設定すると、光ダイオード・基板間をパンチスルー
させるのに要する電圧は、垂直ＣＣＤ・基板間をパンチ
スルーさせるのに要する電圧の１７２〜１／４となり、
光ダイオード・基板間のパンチスルーを極めて容易に起
こすことが可能になる。
上記パンチスルーは基板１１に所定の電圧を印加するこ
とによって簡単に制御することができ、本印加電圧によ
って、光ダイオード・基板間がパンチスルーを発生して
も、垂直ＣＯＤシフトレジスタ・基板間の耐圧は２〜４
倍高いので、垂直ＣＣＤは十分な電圧余裕を持って正常
に電荷転送動作を行うことが可能となる。
とによって簡単に制御することができ、本印加電圧によ
って、光ダイオード・基板間がパンチスルーを発生して
も、垂直ＣＯＤシフトレジスタ・基板間の耐圧は２〜４
倍高いので、垂直ＣＣＤは十分な電圧余裕を持って正常
に電荷転送動作を行うことが可能となる。
上記実施例に示したＣＣＤ型固体撮像素子は、以下に述
べる製造プロセスによって製造することができる。まず
、第１導電型のシリコン基板ｌｌ上に、高温下で気相成
長法によりエピタキシャル層１４を成長させる。続いて
、光ダイオード領域を除く部分に第２導電型の不純物原
子をイオン打込み法等によって注入し、その後、熱拡散
により所定の深さ、すなわち、基板ｉｔ内まで拡散させ
る。これに続いて通常のＣＯＤ製造技術を用いて、低濃
度不純物層９．ゲート酸化膜１２．ＣＣＤ電極８゜光ダ
イオード１用拡散層を形成する。
べる製造プロセスによって製造することができる。まず
、第１導電型のシリコン基板ｌｌ上に、高温下で気相成
長法によりエピタキシャル層１４を成長させる。続いて
、光ダイオード領域を除く部分に第２導電型の不純物原
子をイオン打込み法等によって注入し、その後、熱拡散
により所定の深さ、すなわち、基板ｉｔ内まで拡散させ
る。これに続いて通常のＣＯＤ製造技術を用いて、低濃
度不純物層９．ゲート酸化膜１２．ＣＣＤ電極８゜光ダ
イオード１用拡散層を形成する。
ここで上記エピタキシャル層１４の深さは、基板１１に
印加する電圧にも関係するが、分光感度特性をも考慮し
て２〜４μｍ程度に選び、また、その不純物原子濃度は
５×ｌ０１４〜５×１０１５個／ｃＩＬ１３程度に設定
するのが好ましい。
印加する電圧にも関係するが、分光感度特性をも考慮し
て２〜４μｍ程度に選び、また、その不純物原子濃度は
５×ｌ０１４〜５×１０１５個／ｃＩＬ１３程度に設定
するのが好ましい。
上記熱拡散層１５の深さは、垂直ＣＣＤシフトレジスタ
の下方でのパンチスルーを避けるため、少なくとも上記
エピタキシャル層１４と同じ厚みを備える必要があり、
できれば、上記エピタキシャル層１４より１〜２μｍ深
く、すなわち、３〜６μｍ程度にすることが好ましい。
の下方でのパンチスルーを避けるため、少なくとも上記
エピタキシャル層１４と同じ厚みを備える必要があり、
できれば、上記エピタキシャル層１４より１〜２μｍ深
く、すなわち、３〜６μｍ程度にすることが好ましい。
また、上記熱拡散層１５の不純物濃度は、パンチスルー
耐圧を高くするため、およびＣＣＤシフトレジスタの転
送損失を抑えるために、前記エピタキシャル層１４の不
純物濃度より数倍から１桁程度大きく、２ＸＩＯ１５〜
ｌＸ１０１６個／ｃＩ１１３程度にすることが好ましい
。
耐圧を高くするため、およびＣＣＤシフトレジスタの転
送損失を抑えるために、前記エピタキシャル層１４の不
純物濃度より数倍から１桁程度大きく、２ＸＩＯ１５〜
ｌＸ１０１６個／ｃＩ１１３程度にすることが好ましい
。
一方、基板１１の不純物濃度は上記エピタキシャル層１
４の不純物濃度より低くすると、基板１１に印加した電
圧による空乏化が基板ｌｌ側にも進み、印加電圧が無駄
に消費されることになるので、上記エピタキシャル層１
４の不純物濃度より高くしておくことが好ましい。
４の不純物濃度より低くすると、基板１１に印加した電
圧による空乏化が基板ｌｌ側にも進み、印加電圧が無駄
に消費されることになるので、上記エピタキシャル層１
４の不純物濃度より高くしておくことが好ましい。
第４図は本発明の他の実施例であるＣＣＤ型固体撮像素
子の画素構造を示す断面図である。同図（ａ）において
、１４は第３図に示した実施例と同じ基板１１より不純
物濃度の低いエピタキシャル層、１６は基板１１と同じ
第１導電型（例えばｎ型）を有する不純物拡散層を示し
ている。本実施例の構造においては、垂直ＣＯＤシフト
レジスタ領域、光ダイオード領域ともに不純物濃度は同
一であるが。
子の画素構造を示す断面図である。同図（ａ）において
、１４は第３図に示した実施例と同じ基板１１より不純
物濃度の低いエピタキシャル層、１６は基板１１と同じ
第１導電型（例えばｎ型）を有する不純物拡散層を示し
ている。本実施例の構造においては、垂直ＣＯＤシフト
レジスタ領域、光ダイオード領域ともに不純物濃度は同
一であるが。
上記拡散層１６の存在により、光ダイオードの下方のエ
ピタキシャル層１４の厚みＷ、は垂直ＣＣＤシフトレジ
スタの下方のエピタキシャル層１４の厚みＷ、より薄く
なり、光ダイオード・基板間を所定の電圧によってパン
チスルーさせることが可能になる。
ピタキシャル層１４の厚みＷ、は垂直ＣＣＤシフトレジ
スタの下方のエピタキシャル層１４の厚みＷ、より薄く
なり、光ダイオード・基板間を所定の電圧によってパン
チスルーさせることが可能になる。
また、第４図（ｂ）は第３図に示した構造と、上記第４
図（ａ）に示した構造とを組合わせて構成した実施例を
示すものである。画素をこのような構造にした場合には
、第４図（ａ）に示した構造のものと比較して基板１１
に印加する電圧をより低くすることが可能になること、
エピタキシャル層１４および熱拡散層１５の不純物濃度
の設定値の範囲、すなわちマージンを、第３図に示した
構造のものより大きくとることができること等の利点が
ある。
図（ａ）に示した構造とを組合わせて構成した実施例を
示すものである。画素をこのような構造にした場合には
、第４図（ａ）に示した構造のものと比較して基板１１
に印加する電圧をより低くすることが可能になること、
エピタキシャル層１４および熱拡散層１５の不純物濃度
の設定値の範囲、すなわちマージンを、第３図に示した
構造のものより大きくとることができること等の利点が
ある。
ここで、前記不純物拡散層１６の幅Ｑは、図に示した幅
より小さくても良く、また、これより大きくする場合に
は、垂直ＣＣＤシフトレジスタ領域まで伸びない範囲で
大きくしても良い。
より小さくても良く、また、これより大きくする場合に
は、垂直ＣＣＤシフトレジスタ領域まで伸びない範囲で
大きくしても良い。
第４図に示したＣＣＤ型固体撮像素子は次の製造プロセ
スによって製造することができる。まずシリコン基板１
１上に酸化膜を形成し不純物拡散層１６を形成する領域
の酸化膜を写真蝕刻法により除去する。この部分に第１
導電型の不純物原子を堆積し熱拡散を行う。続いて、前
記酸化膜を除去し所定の厚み（２〜４μｍ）を有するエ
ピタキシャル層１４を成長させる。この成長を高温度下
で行うと前述の堆積された不純物原子は、基板ｌｌ側（
下方）にもエピタキシャル層１４側（上方）にも拡散し
、前記不純物拡散層１６が形成される。
スによって製造することができる。まずシリコン基板１
１上に酸化膜を形成し不純物拡散層１６を形成する領域
の酸化膜を写真蝕刻法により除去する。この部分に第１
導電型の不純物原子を堆積し熱拡散を行う。続いて、前
記酸化膜を除去し所定の厚み（２〜４μｍ）を有するエ
ピタキシャル層１４を成長させる。この成長を高温度下
で行うと前述の堆積された不純物原子は、基板ｌｌ側（
下方）にもエピタキシャル層１４側（上方）にも拡散し
、前記不純物拡散層１６が形成される。
上記不純物拡散層１６の厚みｔは、２〜３μｍ程度、ま
た、不純物原子濃度はバイポーラトランジスタ形成の際
にコレクタ埋め込み層として設定される一般的な値、１
０ 個／ｃＩｌ１３程度に選べば、製造上の問題がない
。続いて、熱拡散層１５を形成し、その後、低濃度不純
物層９．ゲート酸化膜１２． ＣＣＤ電＠８．光ダイオ
ード１の順に、形成して行けば良い。
た、不純物原子濃度はバイポーラトランジスタ形成の際
にコレクタ埋め込み層として設定される一般的な値、１
０ 個／ｃＩｌ１３程度に選べば、製造上の問題がない
。続いて、熱拡散層１５を形成し、その後、低濃度不純
物層９．ゲート酸化膜１２． ＣＣＤ電＠８．光ダイオ
ード１の順に、形成して行けば良い。
第５図は光電変換素子を、第３図、第４図に示した接合
型ダイオードでなく、いわゆるＭＩＳ構造（Ｍｅシａｌ
Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）
のダイオードで形成した例を示すものであり、ここでは
、第３図に示した構造との組合わせ構造として示した。
型ダイオードでなく、いわゆるＭＩＳ構造（Ｍｅシａｌ
Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）
のダイオードで形成した例を示すものであり、ここでは
、第３図に示した構造との組合わせ構造として示した。
図において、１７はゲート酸化膜１２Ａの上に形成した
透明あるいは半透明の電極であり、例えばＩｎＯ□、Ｓ
ｎＯ，等の透明な電極、あるいは５〜３０ｎｍ程度の薄
い多結晶シリコン等の半透明の電極が利用可能である。
透明あるいは半透明の電極であり、例えばＩｎＯ□、Ｓ
ｎＯ，等の透明な電極、あるいは５〜３０ｎｍ程度の薄
い多結晶シリコン等の半透明の電極が利用可能である。
なお、上記ゲート酸化膜１２Ａは酸化膜１２と同じ膜厚
を有するものでも良く、酸化膜１２より若干厚いもので
も良い。
を有するものでも良く、酸化膜１２より若干厚いもので
も良い。
電極１７に所定の電圧（数〜１Ｏｖ）を印加すると半導
体表面に空乏層１８が形成され、この中に光信号電荷が
蓄積される。ここで、蓄積可能な電荷量は接合型ダイオ
ードの場合が接合容量によって決まるのに対し、この場
合はＭＩＳ容量によって決まるものであることは言うま
でもない。本実施例においても、基板１１に印加する電
圧によって上記電極１７の下方のエピタキシャル層１４
が完全に空乏化されると、この部分にパンチスルーが発
生し、電極１７の下方に蓄積した余剰電荷を基板Ｊｌ側
に流し出すことができる。
体表面に空乏層１８が形成され、この中に光信号電荷が
蓄積される。ここで、蓄積可能な電荷量は接合型ダイオ
ードの場合が接合容量によって決まるのに対し、この場
合はＭＩＳ容量によって決まるものであることは言うま
でもない。本実施例においても、基板１１に印加する電
圧によって上記電極１７の下方のエピタキシャル層１４
が完全に空乏化されると、この部分にパンチスルーが発
生し、電極１７の下方に蓄積した余剰電荷を基板Ｊｌ側
に流し出すことができる。
上記各実施例においては、本発明をＣＣＤ型固体撮像素
子に適用した例を示したが、次に、本発明をＭＯ８型固
体撮像素子に適用した場合を説明する。
子に適用した例を示したが、次に、本発明をＭＯ８型固
体撮像素子に適用した場合を説明する。
第６図は本発明をＭＯ８型固体撮像素子に適用した実施
例を示す断面図である。同図（、）は第３図に対応する
ものであり、記号ｌ、１３〜１５は第３図に示したと同
じ意味に用いられている。また、１９は走査回路の出力
するシフトパルスによって開閉するＭＯＳトランジスタ
スイッチ、２０はそのゲーＩ〜電極、２１は上記ＭｏＳ
トランジスタスイッチ１９を介して読出された信号電荷
を伝送する信号出力線、２２は該信号出力線２１と上記
ゲート電極２０とを電気的に絶縁するための酸化膜を示
している。
例を示す断面図である。同図（、）は第３図に対応する
ものであり、記号ｌ、１３〜１５は第３図に示したと同
じ意味に用いられている。また、１９は走査回路の出力
するシフトパルスによって開閉するＭＯＳトランジスタ
スイッチ、２０はそのゲーＩ〜電極、２１は上記ＭｏＳ
トランジスタスイッチ１９を介して読出された信号電荷
を伝送する信号出力線、２２は該信号出力線２１と上記
ゲート電極２０とを電気的に絶縁するための酸化膜を示
している。
また、上記信号出力線２１は前記ＭＯ８Ｉ−ランジスタ
スイッチ１９のトレイン拡散層２３（第１導電型）に接
続されており、前述のＣＣＤ型固体撮像素子における垂
直ＣＣＤシフトレジスタに相当するものであり、熱拡散
層１５は上記ドレイン拡散層２３を取り囲む如（形成さ
れる。光ダイオード１の下方は上記熱拡散層１５より不
純物濃度の低いエピタキシャル層１４によって形成され
ているため、基板１１に電圧を印加すると光ダイオード
Ｉ・基板間をパンチスルーさせることができる。
スイッチ１９のトレイン拡散層２３（第１導電型）に接
続されており、前述のＣＣＤ型固体撮像素子における垂
直ＣＣＤシフトレジスタに相当するものであり、熱拡散
層１５は上記ドレイン拡散層２３を取り囲む如（形成さ
れる。光ダイオード１の下方は上記熱拡散層１５より不
純物濃度の低いエピタキシャル層１４によって形成され
ているため、基板１１に電圧を印加すると光ダイオード
Ｉ・基板間をパンチスルーさせることができる。
また、第６図（ｂ）は先に示した第４図（ａ）に対応す
る実施例を示すものである。本実施例の作用および効果
は第６図（ａ）に示した実施例の場合と同様であるので
、詳細な説明は省略する。また、ＭｏＳトランジスタス
イッチを用いて゛、前記第４図（ｂ）に示した如き構造
の固体撮像素子を構成することも可能であることは言う
までもない。
る実施例を示すものである。本実施例の作用および効果
は第６図（ａ）に示した実施例の場合と同様であるので
、詳細な説明は省略する。また、ＭｏＳトランジスタス
イッチを用いて゛、前記第４図（ｂ）に示した如き構造
の固体撮像素子を構成することも可能であることは言う
までもない。
なお、上記説明においては、本発明を現在の固体撮像素
子の代表であるインターライン方式のＣＣＤ型素子およ
びＭＯ８型素子に適用した例を示したが、本発明はこれ
以外の素子、例えば、フレームトランス方式のＣＣＤ型
素子、水平方向の読出しにＣＣＤシフトレジスタを用い
るＭＯ８型素子等にも全く同様に適用可能であることは
言うまでもないことである。
子の代表であるインターライン方式のＣＣＤ型素子およ
びＭＯ８型素子に適用した例を示したが、本発明はこれ
以外の素子、例えば、フレームトランス方式のＣＣＤ型
素子、水平方向の読出しにＣＣＤシフトレジスタを用い
るＭＯ８型素子等にも全く同様に適用可能であることは
言うまでもないことである。
以上の説明では述べなかったが、本発明によれば、以下
に示す如き副次的な作用がある。すなわち、最近、残像
を発生する原因となる光ダイオードの読残し電荷をなく
すため、第７図に示す如く−、光ダイオードを不純物原
子濃度の薄い層ＩＡで形成することが提案されているが
、上記層ＩＡの不純物濃度は１０１０〜１０１７個／ｃ
ＩＩ＋程度と非常に薄いため＠御が蹴かしく、特性の変
動が大きいという問題があった。これに対して、本発明
の如く、光ダイオードの下方に制御性の良い低濃度のエ
ピタキシャル層を設けた場合には、上記低濃度層ＩＡの
不純物濃度をより低くすることができ、特性の均一化を
図ることが可能となる。
に示す如き副次的な作用がある。すなわち、最近、残像
を発生する原因となる光ダイオードの読残し電荷をなく
すため、第７図に示す如く−、光ダイオードを不純物原
子濃度の薄い層ＩＡで形成することが提案されているが
、上記層ＩＡの不純物濃度は１０１０〜１０１７個／ｃ
ＩＩ＋程度と非常に薄いため＠御が蹴かしく、特性の変
動が大きいという問題があった。これに対して、本発明
の如く、光ダイオードの下方に制御性の良い低濃度のエ
ピタキシャル層を設けた場合には、上記低濃度層ＩＡの
不純物濃度をより低くすることができ、特性の均一化を
図ることが可能となる。
以上実施例により説明した如く、本発明によれば、以下
に述べるように数々の利点を有するものである。
に述べるように数々の利点を有するものである。
（１）所定の位置に浅いウェル領域を高精度に形成する
ことが可能となり、ブルーミングの防止が容易になる。
ことが可能となり、ブルーミングの防止が容易になる。
更に、上記ウェル領域を形成するために必要なマスクパ
ターンの寸法を縮小することが可能となり１画素の集積
度を向上させることが可能になる。
ターンの寸法を縮小することが可能となり１画素の集積
度を向上させることが可能になる。
（２）基板の不純物濃度をウェルのそれより高くしてい
ること、および前記ウェル深さＷｌをＷ２に対して十分
浅くすることができるため、パンチスルーをきわめて低
電圧で発生させることができ、特性および信頼性の劣化
を防止することが可能となる。また、垂直ＣＣＤシフト
レジスタの動作電圧マージンを拡大することも可能にな
る。
ること、および前記ウェル深さＷｌをＷ２に対して十分
浅くすることができるため、パンチスルーをきわめて低
電圧で発生させることができ、特性および信頼性の劣化
を防止することが可能となる。また、垂直ＣＣＤシフト
レジスタの動作電圧マージンを拡大することも可能にな
る。
（３）上記ウェルの深さを正確に制御することができ、
パンチスルー耐圧のチップ間、ウェーハ間。
パンチスルー耐圧のチップ間、ウェーハ間。
ロット間でのばらつきを低減させることができるため、
素子の製造歩留りを大幅に向上させ、素子のコストダウ
ンに貢献するところが大である。
素子の製造歩留りを大幅に向上させ、素子のコストダウ
ンに貢献するところが大である。
第１図は従来のＣＣＤ型固体撮像素子の基本構成を示す
平面図、第２図はその部分拡大断面図、第３図〜第７図
は本発明の実施例を示す拡大断面図である。 ｌ：光ダイオード、１１：基板、１４：エピタキシャル
層、１５：熱拡散層、１６：不純物拡散層、１９：ＭＯ
Ｓトランジスタスイッチ、２１：信号出方線。 特許出願人 株式会社日立製作所 べ 第 １ 凶 第 ２ 図 第 ３ 図 第 ４ 図 ｆａ） 第 ５ 図 第 ６ 図 （ａ） 第 ７ 図
平面図、第２図はその部分拡大断面図、第３図〜第７図
は本発明の実施例を示す拡大断面図である。 ｌ：光ダイオード、１１：基板、１４：エピタキシャル
層、１５：熱拡散層、１６：不純物拡散層、１９：ＭＯ
Ｓトランジスタスイッチ、２１：信号出方線。 特許出願人 株式会社日立製作所 べ 第 １ 凶 第 ２ 図 第 ３ 図 第 ４ 図 ｆａ） 第 ５ 図 第 ６ 図 （ａ） 第 ７ 図
Claims (2)
- （１）第１導電型の半導体基板上に第２導電型の中間層
を形成し、該中間層の主表面に光電変換素子群と、該光
電変換素子群の蓄積した信号電荷を取出す転送ゲート群
と、上記信号電荷を垂直および水平方向に移送する電荷
移送素子群あるいは信号出力線群を集積化した固体撮像
素子において、前記中間層を形成する不純物原子の濃度
を、前記基板を形成する不純物原子の濃度より低くする
とともに、前記中間層の前記光電変換素子の下方の一部
を除く他の部分に、少なくとも前記基板に達する厚みを
有し、前記中間層より不純物原子濃度の高い拡散層を形
成したことを特徴とする固体撮像素子。 - （２）第１導電型の半導体基板上に第２導電型の中間層
を形成し、該中間層の主表面に光電変換素子群と、該光
電変換素子群の蓄積した信号電荷を取出す転送ゲート群
と、上記信号電荷を垂直および水平方向に移送する電荷
移送素子群あるいは信号出力線群を集積化した固体撮像
素子において、前記中間層を形成する不純物原子の濃度
を、前記基板を形成する不純物原子の濃度より低くする
とともに、前記光電変換素子の下方の少なくとも一部に
、前記基板と接触し、かつ、該基板より不純物原子濃度
の高い第１導電型層を形成したことを特徴とする固体撮
像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024117A JPS60169165A (ja) | 1984-02-10 | 1984-02-10 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024117A JPS60169165A (ja) | 1984-02-10 | 1984-02-10 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169165A true JPS60169165A (ja) | 1985-09-02 |
Family
ID=12129374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59024117A Pending JPS60169165A (ja) | 1984-02-10 | 1984-02-10 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169165A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365668A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 固体撮像素子 |
| JPH0262075A (ja) * | 1988-08-27 | 1990-03-01 | Nec Corp | 固体撮像素子 |
| JPH02237443A (ja) * | 1989-03-07 | 1990-09-20 | Matsushita Electric Ind Co Ltd | コアレスモータの回転子 |
| JPH0774334A (ja) * | 1990-05-11 | 1995-03-17 | Gold Star Electron Co Ltd | Ｃｃｄ映像素子およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
| JPS5755672A (en) * | 1980-09-19 | 1982-04-02 | Nec Corp | Solid-state image pickup device and its driving method |
-
1984
- 1984-02-10 JP JP59024117A patent/JPS60169165A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
| JPS5755672A (en) * | 1980-09-19 | 1982-04-02 | Nec Corp | Solid-state image pickup device and its driving method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365668A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 固体撮像素子 |
| JPH0262075A (ja) * | 1988-08-27 | 1990-03-01 | Nec Corp | 固体撮像素子 |
| JPH02237443A (ja) * | 1989-03-07 | 1990-09-20 | Matsushita Electric Ind Co Ltd | コアレスモータの回転子 |
| JPH0774334A (ja) * | 1990-05-11 | 1995-03-17 | Gold Star Electron Co Ltd | Ｃｃｄ映像素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9729810B2 (en) | Image sensor pixel with memory node having buried channel and diode portions | |
| US6184055B1 (en) | CMOS image sensor with equivalent potential diode and method for fabricating the same | |
| EP1028470B1 (en) | Solid-state image-sensing device and method for producing the same | |
| US4901129A (en) | Bulk charge modulated transistor threshold image sensor elements and method of making | |
| US5962882A (en) | Charge coupled devices including buried transmission gates | |
| EP0173542B1 (en) | A solid-state image sensor | |
| US5084747A (en) | Photoelectric conversion device having cells of different spectral sensitivities | |
| US5114865A (en) | Method of manufacturing a solid-state image sensing device having an overflow drain structure | |
| US4831426A (en) | Solid state image sensing device and a method of manufacturing the same | |
| JPS6216599B2 (ja) | ||
| US6278487B1 (en) | Solid-state image sensing device | |
| EP0055114B1 (en) | Solid-state imaging device | |
| JPS60169165A (ja) | 固体撮像素子 | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| JPH0425714B2 (ja) | ||
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| US7564494B2 (en) | Solid-state imaging device and its driving method for preventing damage in dynamic range | |
| JP3128839B2 (ja) | 固体撮像装置 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPS6126256A (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH0575089A (ja) | 固体撮像装置 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| EP0607874A1 (en) | Solid state image sensor | |
| JPS58161580A (ja) | 電荷転送形イメ−ジセンサ |