JPS62265758A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS62265758A JPS62265758A JP61111310A JP11131086A JPS62265758A JP S62265758 A JPS62265758 A JP S62265758A JP 61111310 A JP61111310 A JP 61111310A JP 11131086 A JP11131086 A JP 11131086A JP S62265758 A JPS62265758 A JP S62265758A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- channel
- transfer gate
- gate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000007787 solid Substances 0.000 title description 2
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 13
- 238000010408 sweeping Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000002349 difference gel electrophoresis Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、固体撮像素子に関し、特に垂直方向の電荷
転送効率が改善された固体撮像素子に関する。
転送効率が改善された固体撮像素子に関する。
［従来の技術］
最近の固体撮像素子の高集積化は著しく、１画素の占め
る面積も微細化され、それに伴った高感度化が要求され
てきている。このような高、感度化の要求を満足するも
のとして、Ｍ、Ｋｉｍａｔａｅｔ ａｌ、 による
ｌ５ＳＣＣ（インターナショナル ソリッドステート
サーキット コンファレンス）の１９８５年のＤＩＧＥ
ＳＴ ０ＦＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳの２
月号の第１００頁に開示されているような電荷掃き寄せ
型の固体撮像素子が開発されている。この電荷掃き寄せ
型固体撮像素子は、１水平線に対応する光電変換素子か
ら読出された信号電荷が１水平開間内に垂直転送素子（
垂直ＣＣＤ）を解して水平転送素子（水平ＣＣＤ）の近
傍にまで掃き寄せられ、水平帰線期間中に水平ＣＣＤに
転送されて次の１水平期間に順次読出される方式である
。この方式によると垂直方向の電荷転送手段（垂直ＣＣ
Ｄ）のチャネル幅を非常に狭くしても多くの信号電荷を
転送することができ、それにより１画素における開口率
（光電変換素子の占めるｉｆｉ積と１画素の面積との比
）を大きくすることができる。
る面積も微細化され、それに伴った高感度化が要求され
てきている。このような高、感度化の要求を満足するも
のとして、Ｍ、Ｋｉｍａｔａｅｔ ａｌ、 による
ｌ５ＳＣＣ（インターナショナル ソリッドステート
サーキット コンファレンス）の１９８５年のＤＩＧＥ
ＳＴ ０ＦＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳの２
月号の第１００頁に開示されているような電荷掃き寄せ
型の固体撮像素子が開発されている。この電荷掃き寄せ
型固体撮像素子は、１水平線に対応する光電変換素子か
ら読出された信号電荷が１水平開間内に垂直転送素子（
垂直ＣＣＤ）を解して水平転送素子（水平ＣＣＤ）の近
傍にまで掃き寄せられ、水平帰線期間中に水平ＣＣＤに
転送されて次の１水平期間に順次読出される方式である
。この方式によると垂直方向の電荷転送手段（垂直ＣＣ
Ｄ）のチャネル幅を非常に狭くしても多くの信号電荷を
転送することができ、それにより１画素における開口率
（光電変換素子の占めるｉｆｉ積と１画素の面積との比
）を大きくすることができる。
第３図は電荷掃き寄せ方式（Ｃ３Ｄ ： Ｃｈａ ｒｇ
ｅ Ｓｗｅｅｐ Ｄｅｖｉｃｅ）における光電変換
部の配置を示す図である。第３図において、１画素は、
入射光を信号電荷に変換するためのたとえばｐ−ｎ接合
で形成される光電変換素子２２と、光電変換素子２２か
らの信号電荷を選択的に読出すためのトランスファゲー
ト２６と、トランスファゲート２６を介して与えられた
信号電荷を垂直方向に転送するための転送電極２３．２
４が設けられる。トランスファゲート２６の電極と垂直
方向へ信号電荷を転送するための転送電極２３゜２４は
共用されている。また、１列（水平方向）に接続される
光電変換素子２２を選択するための１λ号の通路となる
走査線２１は、コンタクト孔２５を解して転送電極２３
．２４に接続される。このＣＳＤ方式の固体撮像素子の
動作は前述の先行技術文献または木股他によるテレビジ
ョン学会技術報告ＴＥＢＳＩＯＩ−６ＥＤ８４１の第３
１頁に詳しく開示されている。簡単に説明すると、１本
の走査線２１により選択された１列の光電変換素子２２
からの信号’ＦＭ （Ｊはトランスファゲート２６を介
して垂直転送チャネル３に読出され垂直方向に転送され
る。この垂直方向への信号電荷の転送は１水平期間の間
荷なわれ、水平帰線期間に水平ＣＣＤへ読出される。
ｅ Ｓｗｅｅｐ Ｄｅｖｉｃｅ）における光電変換
部の配置を示す図である。第３図において、１画素は、
入射光を信号電荷に変換するためのたとえばｐ−ｎ接合
で形成される光電変換素子２２と、光電変換素子２２か
らの信号電荷を選択的に読出すためのトランスファゲー
ト２６と、トランスファゲート２６を介して与えられた
信号電荷を垂直方向に転送するための転送電極２３．２
４が設けられる。トランスファゲート２６の電極と垂直
方向へ信号電荷を転送するための転送電極２３゜２４は
共用されている。また、１列（水平方向）に接続される
光電変換素子２２を選択するための１λ号の通路となる
走査線２１は、コンタクト孔２５を解して転送電極２３
．２４に接続される。このＣＳＤ方式の固体撮像素子の
動作は前述の先行技術文献または木股他によるテレビジ
ョン学会技術報告ＴＥＢＳＩＯＩ−６ＥＤ８４１の第３
１頁に詳しく開示されている。簡単に説明すると、１本
の走査線２１により選択された１列の光電変換素子２２
からの信号’ＦＭ （Ｊはトランスファゲート２６を介
して垂直転送チャネル３に読出され垂直方向に転送され
る。この垂直方向への信号電荷の転送は１水平期間の間
荷なわれ、水平帰線期間に水平ＣＣＤへ読出される。
この電荷掃き寄せ方式の最大の利点は、転送チャネル部
の幅を細くできることである。すなわち、１転送素子全
体を１つとして、この中に１つの光電変換素子からの信
号電荷のみが読出されるように構成されているのでチャ
ネル幅を狭くしても十分な転送電荷量を得ることができ
る。さらに詳しく言えば、垂直電荷転送素子（Ｃ８Ｄ）
におけるポテンシャル井戸はその長さが１垂直線分にな
るのでチャネル幅を非常に狭くしてもポテンシャル井戸
は十分大きな面積となり、十分な転送電荷量を得ること
ができる。
の幅を細くできることである。すなわち、１転送素子全
体を１つとして、この中に１つの光電変換素子からの信
号電荷のみが読出されるように構成されているのでチャ
ネル幅を狭くしても十分な転送電荷量を得ることができ
る。さらに詳しく言えば、垂直電荷転送素子（Ｃ８Ｄ）
におけるポテンシャル井戸はその長さが１垂直線分にな
るのでチャネル幅を非常に狭くしてもポテンシャル井戸
は十分大きな面積となり、十分な転送電荷量を得ること
ができる。
第４図は第３図に示される固体撮像素子の各部の断面構
造を示す図であり、第４図（ａ）は第３図のＡ−Ａ 線
に沿った断面構造を示し、第４図（ｂ）はＢ−Ｂ−線に
沿った断面ｌＶＩ造を示す。第４図（ａ）において、第
１導電型（図においてはｐ型）の半導体基板１」−に電
荷転送通路となるｎ−型不純物拡散層３３か形成される
。ｎ−型拡散層３３上には転送動作を１；１［御するた
めのゲート電極２３が設けられている。また、隣接する
素子間を電気的に分離するために素子分離用の厚い酸化
膜３１およびｐ＋＋不純物拡散層３２か形成される。
造を示す図であり、第４図（ａ）は第３図のＡ−Ａ 線
に沿った断面構造を示し、第４図（ｂ）はＢ−Ｂ−線に
沿った断面ｌＶＩ造を示す。第４図（ａ）において、第
１導電型（図においてはｐ型）の半導体基板１」−に電
荷転送通路となるｎ−型不純物拡散層３３か形成される
。ｎ−型拡散層３３上には転送動作を１；１［御するた
めのゲート電極２３が設けられている。また、隣接する
素子間を電気的に分離するために素子分離用の厚い酸化
膜３１およびｐ＋＋不純物拡散層３２か形成される。
第４図（ｂ）においては、第４図（ａ）と同様の構成を
しているか、光電変換素子２２と転送チャネルとなるロ
ー拡散層３３との間にはトランスファゲートか形成され
ているため、素子分離用のｐ＋型型数散層形成されてい
ない。なお、第３図のようなゲート構造では、トランス
ファゲートと転送ゲートを同一電極で構成しているので
、トランスファゲートの誤動作を防止するためにトラン
スファゲートとなるべき領域３４にｐ型の不純物をイオ
ン注入してトランスファゲートのｖｔｈ（しきい値電圧
）を高くしている。また、ゲート電極２３上には光電変
換素子２２を選択するための走査線２１がコンタクト孔
２５を介して接続されている。
しているか、光電変換素子２２と転送チャネルとなるロ
ー拡散層３３との間にはトランスファゲートか形成され
ているため、素子分離用のｐ＋型型数散層形成されてい
ない。なお、第３図のようなゲート構造では、トランス
ファゲートと転送ゲートを同一電極で構成しているので
、トランスファゲートの誤動作を防止するためにトラン
スファゲートとなるべき領域３４にｐ型の不純物をイオ
ン注入してトランスファゲートのｖｔｈ（しきい値電圧
）を高くしている。また、ゲート電極２３上には光電変
換素子２２を選択するための走査線２１がコンタクト孔
２５を介して接続されている。
第５図は同一のゲート電圧に対するチャネル幅とそこに
形成されるチャネルポテンシャルとの関係を示す図であ
る。この第５図から明らかなように、チャネル幅が狭く
なればそこに形成されるチャネルポテンシャルも低くな
る（一般にこの現象を秋チャネル効果と呼んでいる）。
形成されるチャネルポテンシャルとの関係を示す図であ
る。この第５図から明らかなように、チャネル幅が狭く
なればそこに形成されるチャネルポテンシャルも低くな
る（一般にこの現象を秋チャネル効果と呼んでいる）。
この原因は、チャネルカット用の不純物拡散層３２から
の不、純物の横方向拡散により、埋込チャネル３３にお
ける不純物濃度が補償されることによると考えられてい
る。これは特にチャネル幅が狭くなった場合顕著となる
。ところで、第４図（ａ）、 （ｂ）に見られるよう
に、埋込チャネルとなる不純物拡散領域３３は、トラン
スファゲート２６に接続される部分てはチャネルカット
用の不純物拡散層３２によって片側からのみ影響を受け
るのに対し、それ以外の部分では不純物拡散領域３２に
よって両側から影響を受けることになる。したがって、
転送チャネル３のチャネル幅がトランスファゲート２６
に接続される部分とそれ以外の部分とで狭チャネル効果
の効き方に差異を生じ、実質的に広狭を生じる。
の不、純物の横方向拡散により、埋込チャネル３３にお
ける不純物濃度が補償されることによると考えられてい
る。これは特にチャネル幅が狭くなった場合顕著となる
。ところで、第４図（ａ）、 （ｂ）に見られるよう
に、埋込チャネルとなる不純物拡散領域３３は、トラン
スファゲート２６に接続される部分てはチャネルカット
用の不純物拡散層３２によって片側からのみ影響を受け
るのに対し、それ以外の部分では不純物拡散領域３２に
よって両側から影響を受けることになる。したがって、
転送チャネル３のチャネル幅がトランスファゲート２６
に接続される部分とそれ以外の部分とで狭チャネル効果
の効き方に差異を生じ、実質的に広狭を生じる。
［発明か解決しようとする問題点コ
第６図は第３図のｃ−ｃ ”線に沿った断面構造および
そこに形成されるポテンシャルを模式的に示した図であ
る。第６図（ａ）および（ｂ）に見られるように、トラ
ンスファゲート２６に接続される部分、すなわち転送電
極２３．２４のそれぞれのほぼ中央付近においては、前
述のごとく、狭チャネル効果が他の部分より小さいので
、その部分においてポテンシャル井戸か深く形成される
。
そこに形成されるポテンシャルを模式的に示した図であ
る。第６図（ａ）および（ｂ）に見られるように、トラ
ンスファゲート２６に接続される部分、すなわち転送電
極２３．２４のそれぞれのほぼ中央付近においては、前
述のごとく、狭チャネル効果が他の部分より小さいので
、その部分においてポテンシャル井戸か深く形成される
。
この結果、この深いポテンシャル井戸に捕獲された電荷
は転送に寄与することができなくなり、転送効率が悪化
するという問題点が生じる。
は転送に寄与することができなくなり、転送効率が悪化
するという問題点が生じる。
それゆえに、この発明は、信号電荷転送方向に対し上述
のようなポテンシャル井戸の窪みをなくし、転送損失の
小さな固体撮像素子を提供することを目的とする。
のようなポテンシャル井戸の窪みをなくし、転送損失の
小さな固体撮像素子を提供することを目的とする。
［問題点を解決するための手段］
この発明に係る固体撮像索子は、転送チャネルの一方の
側壁が、その全長にわたってトランスファゲートのしき
い値電圧制御用不純物領域に接するようにしたもである
。
側壁が、その全長にわたってトランスファゲートのしき
い値電圧制御用不純物領域に接するようにしたもである
。
［作用コ
この発明における転送チャネルは、その一方の側壁がそ
の全長にわたってトランスファゲートのしきい値電圧制
御用不純物領域に接しているので、トランスファゲート
か接続されている部分とそうでない部分とで狭チャネル
効果の効き方が異なることがなくなり、電荷転送方向に
沿うポテンシャルの不均一が解消される。
の全長にわたってトランスファゲートのしきい値電圧制
御用不純物領域に接しているので、トランスファゲート
か接続されている部分とそうでない部分とで狭チャネル
効果の効き方が異なることがなくなり、電荷転送方向に
沿うポテンシャルの不均一が解消される。
［実施例コ
第１図はこの発明の一実施例である固体撮像素子の平面
配置を示す図である。なお、第３図と対応する部分には
同一の参照番号を付している。図において、この実施例
の特徴は、転送チャネル３の一方の側壁が垂直方向全路
にわたり、トランスファゲートＶｔｈｌきい値電圧）制
御用不純物導入領域４０と接していることである。
配置を示す図である。なお、第３図と対応する部分には
同一の参照番号を付している。図において、この実施例
の特徴は、転送チャネル３の一方の側壁が垂直方向全路
にわたり、トランスファゲートＶｔｈｌきい値電圧）制
御用不純物導入領域４０と接していることである。
第２図（ａ）および（ｂ）は第１図のＤ−Ｄ ’線およ
びＥ−Ｅ ”線で示す部分の断面構造を示した図である
。この第２図から明らかなように、転送チャネル３（転
送チャネル不純物導入領域３３）は、トランスファゲー
ト２６が接続された部分であるか否かにかかわらず、そ
の右側側壁は素子分離用の不純物拡散層３２に接してお
り、またその左側側壁はトランスファゲートｖｔｈ制御
用のｐ型不純物導入領域４０に接している。そのため、
転送チャネル３が素子分離用の不純物拡散層３２から受
ける影響（狭チャネル効果）は、トランスファゲート２
６を含む部分と含まない部分とて異なることがなくなり
、転送チャネル３の全長にわたってほぼ等しい影響を受
けることになる。したがって、第３図、第４図の従来パ
ターンで見られたトランスファゲート部を含む部位と含
まない部位とで転送チャネル幅の広狭が生じるという問
題かなくなり、第６図で示したポテンシャル井戸の窪み
をなくすことができる。これによって、ポテンシャル井
戸の窪みに捕えられ、読出すことができなかった信号性
Ｑ、（第６図参照）がなくなり、転送効率を向」ニさせ
ることかできる。
びＥ−Ｅ ”線で示す部分の断面構造を示した図である
。この第２図から明らかなように、転送チャネル３（転
送チャネル不純物導入領域３３）は、トランスファゲー
ト２６が接続された部分であるか否かにかかわらず、そ
の右側側壁は素子分離用の不純物拡散層３２に接してお
り、またその左側側壁はトランスファゲートｖｔｈ制御
用のｐ型不純物導入領域４０に接している。そのため、
転送チャネル３が素子分離用の不純物拡散層３２から受
ける影響（狭チャネル効果）は、トランスファゲート２
６を含む部分と含まない部分とて異なることがなくなり
、転送チャネル３の全長にわたってほぼ等しい影響を受
けることになる。したがって、第３図、第４図の従来パ
ターンで見られたトランスファゲート部を含む部位と含
まない部位とで転送チャネル幅の広狭が生じるという問
題かなくなり、第６図で示したポテンシャル井戸の窪み
をなくすことができる。これによって、ポテンシャル井
戸の窪みに捕えられ、読出すことができなかった信号性
Ｑ、（第６図参照）がなくなり、転送効率を向」ニさせ
ることかできる。
なお、通常、トランスファゲート２６のしきい値電圧Ｖ
ｔｈは２〜３Ｖてあり、また垂直方向の転送りロックは
Ｏ〜１ｖ程度のクロフクを用いるために、転送時のトラ
ンスファゲート部あるいはチャネル領域３３に接するト
ランスファゲートＶｔｈ制御用不純物導入領域４０の誤
動作を招くことはない。
ｔｈは２〜３Ｖてあり、また垂直方向の転送りロックは
Ｏ〜１ｖ程度のクロフクを用いるために、転送時のトラ
ンスファゲート部あるいはチャネル領域３３に接するト
ランスファゲートＶｔｈ制御用不純物導入領域４０の誤
動作を招くことはない。
なお、上記実施例では、素子分離のために厚い酸化膜と
この酸化膜下のｐ ＋ｂＲ域を使用したもの（ＬＯＧＯ
５分離）を用いた例について示したが、ｐ ＋ｈＡ域の
みによる素子分離を用いたときにも、従来パターンでは
ポテンシャルの窪みが生じてしまい、上記実施例と同様
のレイアウトをとることによりその欠点を解消すること
ができる。
この酸化膜下のｐ ＋ｂＲ域を使用したもの（ＬＯＧＯ
５分離）を用いた例について示したが、ｐ ＋ｈＡ域の
みによる素子分離を用いたときにも、従来パターンでは
ポテンシャルの窪みが生じてしまい、上記実施例と同様
のレイアウトをとることによりその欠点を解消すること
ができる。
また、上記実施例では、１画素あたり１つの転送ゲート
を用いる構成をとっているか、１画素あたり複数の転送
ゲートを用いる構成を採用してもよい。
を用いる構成をとっているか、１画素あたり複数の転送
ゲートを用いる構成を採用してもよい。
さらに、上記実施例では、トランスファゲートｖｔｈ制
御用不純物導入領域４０と転送チャネル不純物導入領域
３３がちょうど接するレイアウトについて示したが、両
者を適当なマージンをもって接するようにしても、上記
と同様の効果を奏する。
御用不純物導入領域４０と転送チャネル不純物導入領域
３３がちょうど接するレイアウトについて示したが、両
者を適当なマージンをもって接するようにしても、上記
と同様の効果を奏する。
さらに、上記実施例では、電荷掃き寄せ型のイメージセ
ンサについて説明したが、ＩＬＣＣＤ型のイメージセン
サにおいても、画素の窩集積化が進むにつれて狭チャネ
ル効果によりトランスファゲート部でのポテンシャル井
戸の窪みか強調され問題となってくる。したがって、こ
のＩ ＬＣＣＤにおいてもこの発明を適用することによ
り、上記と同様の効果を奏する。
ンサについて説明したが、ＩＬＣＣＤ型のイメージセン
サにおいても、画素の窩集積化が進むにつれて狭チャネ
ル効果によりトランスファゲート部でのポテンシャル井
戸の窪みか強調され問題となってくる。したがって、こ
のＩ ＬＣＣＤにおいてもこの発明を適用することによ
り、上記と同様の効果を奏する。
［発明の効果］
以上のように、この発明によれば、転送チャネルの一方
の側壁をトランスファゲートのしきい値電圧１制御用不
純物領域に接するように構成したので、トランスファゲ
ート部近傍におけるポテンシャル井戸の窪みをなくすこ
とができ、転送効率の高い固体撮像素子を得ることがで
きる。
の側壁をトランスファゲートのしきい値電圧１制御用不
純物領域に接するように構成したので、トランスファゲ
ート部近傍におけるポテンシャル井戸の窪みをなくすこ
とができ、転送効率の高い固体撮像素子を得ることがで
きる。
第１図はこの発明の一実施例である固体撮像素子の平面
配置を示す図である。 第２図は第１図の固体撮像素子の断面構造を示す図であ
り、第２図（ａ）は第１図のＤ−Ｄ−線に沿った断面構
造を示し、第２図（ｂ）は第１図のＥ−Ｅ −線に沿っ
た断面構造を示す図である。 第３図は従来の固体撮像素子平面配置を示す図である。 第４図は第３図の固体撮像素子の断面構造を示す図であ
り、第４図（ａ）は第３図Ａ−Ａ−線に沿った断面構造
を示し、第４図（ｂ）は第３図のＢ−Ｂ−線に沿った断
面構造を示している。 第５図は同一ゲート電圧に対するチャネル（埋込転送チ
ャネル）幅とそこに形成されるチャネルポテンシャルと
の関係を示す図である。 第６図は第３図のＣ−Ｃ−線に沿った断面構造およびそ
こに形成されるポテンシャルを模式的に示す図である。 図において、２１は走査線、２２は光電変換素子、２３
．２４は転送ゲート電極、２６はトランスファゲート部
、３は転送チャネル、４０はトランスファゲートｖｔｈ
制御用不純物導入領域を示す。
配置を示す図である。 第２図は第１図の固体撮像素子の断面構造を示す図であ
り、第２図（ａ）は第１図のＤ−Ｄ−線に沿った断面構
造を示し、第２図（ｂ）は第１図のＥ−Ｅ −線に沿っ
た断面構造を示す図である。 第３図は従来の固体撮像素子平面配置を示す図である。 第４図は第３図の固体撮像素子の断面構造を示す図であ
り、第４図（ａ）は第３図Ａ−Ａ−線に沿った断面構造
を示し、第４図（ｂ）は第３図のＢ−Ｂ−線に沿った断
面構造を示している。 第５図は同一ゲート電圧に対するチャネル（埋込転送チ
ャネル）幅とそこに形成されるチャネルポテンシャルと
の関係を示す図である。 第６図は第３図のＣ−Ｃ−線に沿った断面構造およびそ
こに形成されるポテンシャルを模式的に示す図である。 図において、２１は走査線、２２は光電変換素子、２３
．２４は転送ゲート電極、２６はトランスファゲート部
、３は転送チャネル、４０はトランスファゲートｖｔｈ
制御用不純物導入領域を示す。
Claims (2)
- （１）複数個の光電変換素子と、前記複数個の光電変換
素子の各々に対して設けられ対応する光電変換素子から
の信号電荷を選択的に読出すためのトランスファゲート
と、前記トランスファゲートからの信号電荷を受けて予
め定められた方向へ転送する転送手段とを含む固体撮像
素子であって、 前記転送手段は、与えられた信号電荷の転送通路となる
転送チャネルと、前記トランスファゲートの各々に対応
して設けられて前記転送チャネル内の信号電荷の転送を
制御するゲート電極とからなる転送素子で構成されてお
り、 前記転送チャネルは、電荷転送方向に沿って延びる一方
端部がその全長にわたって前記トランスファゲートのし
きい値電圧制御用不純物領域に接していることを特徴と
する、固体撮像素子。 - （２）前記転送チャネルは、前記トランスファゲートの
しきい値電圧制御用不純物領域と或る重なりを有して接
している、特許請求の範囲第１項記載の固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111310A JPH0763091B2 (ja) | 1986-05-13 | 1986-05-13 | 固体撮像素子 |
| DE19873711880 DE3711880A1 (de) | 1986-05-13 | 1987-04-08 | Festkoerperbildsensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61111310A JPH0763091B2 (ja) | 1986-05-13 | 1986-05-13 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62265758A true JPS62265758A (ja) | 1987-11-18 |
| JPH0763091B2 JPH0763091B2 (ja) | 1995-07-05 |
Family
ID=14557987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111310A Expired - Lifetime JPH0763091B2 (ja) | 1986-05-13 | 1986-05-13 | 固体撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0763091B2 (ja) |
| DE (1) | DE3711880A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164460A (ja) * | 1986-12-26 | 1988-07-07 | Matsushita Electronics Corp | 固体撮像装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930005226A (ko) * | 1991-08-14 | 1993-03-23 | 문정환 | Ccd 영상소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258414A (en) * | 1975-11-10 | 1977-05-13 | Sony Corp | Solidstate video signal pick up unit |
| JPS5655081A (en) * | 1979-10-12 | 1981-05-15 | Matsushita Electric Ind Co Ltd | Charge coupled device |
| JPS58161580A (ja) * | 1982-03-19 | 1983-09-26 | Toshiba Corp | 電荷転送形イメ−ジセンサ |
-
1986
- 1986-05-13 JP JP61111310A patent/JPH0763091B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-08 DE DE19873711880 patent/DE3711880A1/de active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258414A (en) * | 1975-11-10 | 1977-05-13 | Sony Corp | Solidstate video signal pick up unit |
| JPS5655081A (en) * | 1979-10-12 | 1981-05-15 | Matsushita Electric Ind Co Ltd | Charge coupled device |
| JPS58161580A (ja) * | 1982-03-19 | 1983-09-26 | Toshiba Corp | 電荷転送形イメ−ジセンサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164460A (ja) * | 1986-12-26 | 1988-07-07 | Matsushita Electronics Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0763091B2 (ja) | 1995-07-05 |
| DE3711880A1 (de) | 1987-11-19 |
| DE3711880C2 (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1467410A2 (en) | Active pixel sensor with reset noise suppression and programmable binning capability | |
| US7738021B2 (en) | Imaging device | |
| US4949183A (en) | Image sensor having multiple horizontal shift registers | |
| US11012645B2 (en) | Solid-state image sensor | |
| KR100265269B1 (ko) | 수직 오버플로우 드레인 및 저항성 게이트 전하 전송소자를 가지는 고체촬상소자 및 그 제어방법 | |
| US5040038A (en) | Solid-state image sensor | |
| US4884143A (en) | Lamination type solid image pick up apparatus for avoiding a narrow channel effect | |
| US4974043A (en) | Solid-state image sensor | |
| US7595517B2 (en) | Charge coupled device having diverged channel | |
| JPS62265758A (ja) | 固体撮像素子 | |
| US5060038A (en) | Charge sweep solid-state image sensor | |
| US5856846A (en) | Charge-coupled imaging device having electrical connections on the readout register side | |
| JPH05175471A (ja) | 固体撮像装置 | |
| US6118143A (en) | Solid state image sensor | |
| JP2897689B2 (ja) | 固体撮像装置 | |
| WO2010110275A1 (ja) | 裏面入射型固体撮像素子 | |
| JPS58220573A (ja) | 固体撮像装置 | |
| JPH0831585B2 (ja) | 固体撮像装置 | |
| JPH0379076A (ja) | 固体撮像素子 | |
| JP2614123B2 (ja) | 固体撮像装置 | |
| JPH0513746A (ja) | 固体撮像装置 | |
| JPH0755005Y2 (ja) | 固体撮像装置 | |
| JPH04283965A (ja) | 固体撮像素子 | |
| JPH02133963A (ja) | 固体撮像装置 | |
| JPH11214666A (ja) | 増幅型光電変換素子及び増幅型固体撮像装置 |