JPH01292857A - インターライン型固体撮像素子の製造方法 - Google Patents
インターライン型固体撮像素子の製造方法Info
- Publication number
- JPH01292857A JPH01292857A JP63121933A JP12193388A JPH01292857A JP H01292857 A JPH01292857 A JP H01292857A JP 63121933 A JP63121933 A JP 63121933A JP 12193388 A JP12193388 A JP 12193388A JP H01292857 A JPH01292857 A JP H01292857A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- transfer gate
- oxidation
- channel cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000007787 solid Substances 0.000 title 1
- 230000003647 oxidation Effects 0.000 claims abstract description 34
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 230000007935 neutral effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- -1 boron ions) Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
工程数を減少させたインターライン型固体撮像素子の製
造方法に関し、 深いチャネル・カット領域を形成することができるよう
に、また、チャネル・カット領域とトランスファ・ゲー
ＨＩ域とを同時に形成することを目的とし、 半導体基板上に素子形成領域を覆う耐酸化性膜を形成す
る工程と、次いで、チャネル・カット領域形成予定部分
及びトランスファ・ゲート領域形成予定部分に開口を有
するイオン注入マスクを形成する工程と、次いで、チャ
ネル・カッ） ６ＮＮ影形成予定分には直接に且つトラ
ンスファ・ゲート領域形成予定部分には前記耐酸化性膜
を介し同一導電型の不純物イオンを同時に打ち込む工程
と、次いで、酸化性雰囲気中で熱処理を行い前記耐酸化
性膜で覆われた素子形成領域を除く部分にフィールド絶
縁膜を形成すると共に前記イオン注入された不純物を活
性化してチャネル・カット領域とトランスファ・ゲーＨ
Ｊ域とを同時に形成する工程とを含むよう構成する。
造方法に関し、 深いチャネル・カット領域を形成することができるよう
に、また、チャネル・カット領域とトランスファ・ゲー
ＨＩ域とを同時に形成することを目的とし、 半導体基板上に素子形成領域を覆う耐酸化性膜を形成す
る工程と、次いで、チャネル・カット領域形成予定部分
及びトランスファ・ゲート領域形成予定部分に開口を有
するイオン注入マスクを形成する工程と、次いで、チャ
ネル・カッ） ６ＮＮ影形成予定分には直接に且つトラ
ンスファ・ゲート領域形成予定部分には前記耐酸化性膜
を介し同一導電型の不純物イオンを同時に打ち込む工程
と、次いで、酸化性雰囲気中で熱処理を行い前記耐酸化
性膜で覆われた素子形成領域を除く部分にフィールド絶
縁膜を形成すると共に前記イオン注入された不純物を活
性化してチャネル・カット領域とトランスファ・ゲーＨ
Ｊ域とを同時に形成する工程とを含むよう構成する。
本発明は、工程数を減少させたインターライン型固体撮
像素子の製造方法に関する。
像素子の製造方法に関する。
現在、固体撮像素子も他の半導体装置と同様に量産に際
して低コスト化が要求されている。それを実現するには
、固体撮像素子の性能を低下させることなく、ウェハ・
プロセスを短縮することが必要である。
して低コスト化が要求されている。それを実現するには
、固体撮像素子の性能を低下させることなく、ウェハ・
プロセスを短縮することが必要である。
一般に固体撮像素子に於いて、素子形成領域はＭＯＳ
（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃ。
（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃ。
ｎｄｕｃｔｏｒ）電界効果半導体装置と同様に選択酸化
法（例えばＬＯＣＯ３法）で形成したフィールドＩｆ！
Ｉ縁膜を利用して分離を行っている。
法（例えばＬＯＣＯ３法）で形成したフィールドＩｆ！
Ｉ縁膜を利用して分離を行っている。
第７図はインターライン型固体撮像素子を説明する為の
要部平面図を表している。
要部平面図を表している。
図に於いて、■はフォト・ダイオードからなる受光部分
、２はトランスファ・ゲート部分、３はＣＣＤ（ｃｈａ
ｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）レジスタ
部分、４は二酸化シリコン（Ｓｉ Ｏ２）からなるフィ
ールド絶縁膜をそれぞれ示している。
、２はトランスファ・ゲート部分、３はＣＣＤ（ｃｈａ
ｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）レジスタ
部分、４は二酸化シリコン（Ｓｉ Ｏ２）からなるフィ
ールド絶縁膜をそれぞれ示している。
この固体撮像素子では、フォト・ダイオードからなる受
光部分１で発生した信号電荷を電荷蓄積動作に依って接
合容量に蓄積し、蓄積期間が終わるとトランスファ・ゲ
ート部分２をオンにして前記信号電荷をＣＣＤレジスタ
部分３に移し、Ｃ、ＣＤレジスタ部分３の転送電極（図
示せず）に印加するクロック・パルスに同期して転送を
行い、出力端（図示せず）に読み出すものである。
光部分１で発生した信号電荷を電荷蓄積動作に依って接
合容量に蓄積し、蓄積期間が終わるとトランスファ・ゲ
ート部分２をオンにして前記信号電荷をＣＣＤレジスタ
部分３に移し、Ｃ、ＣＤレジスタ部分３の転送電極（図
示せず）に印加するクロック・パルスに同期して転送を
行い、出力端（図示せず）に読み出すものである。
前記したようなインターライン型固体撮像素子に於いて
、実際には第７図に見られるフィールド絶縁膜４の下に
は例えばｐ＋型であるチャネル・カット領域が存在して
いる。
、実際には第７図に見られるフィールド絶縁膜４の下に
は例えばｐ＋型であるチャネル・カット領域が存在して
いる。
従来、このｐ＋＋チャネル・カッ） 領域を形成するに
は、選択酸化法を適用してフィールド絶縁膜４を形成す
る際に素子形成領域、即ち、受光部分１、トランスファ
・ゲート部分２、ＣＣＤレジスタ部分３を覆うように形
成された窒化シリコン（Ｓｉ３Ｎ４）膜などの耐酸化性
マスクをイオン注入マスクとしても利用することでセル
フ・アライメント方式で形成するようにしている。
は、選択酸化法を適用してフィールド絶縁膜４を形成す
る際に素子形成領域、即ち、受光部分１、トランスファ
・ゲート部分２、ＣＣＤレジスタ部分３を覆うように形
成された窒化シリコン（Ｓｉ３Ｎ４）膜などの耐酸化性
マスクをイオン注入マスクとしても利用することでセル
フ・アライメント方式で形成するようにしている。
ところで、通常、受光部分ｌが前記したようにフォト・
ダイオードで構成されている場合、そこにはｎ型不純物
が導入されてｎ＋型領領域形成され、また、埋め込み型
ＣＣＤの場合にはＣＣＤレジスタ部分３もｎ＋型領領域
なるのであるが、トランスファ・ゲート部分２にはｐ型
不純物が導入されてｐ＋型領領域なる。
ダイオードで構成されている場合、そこにはｎ型不純物
が導入されてｎ＋型領領域形成され、また、埋め込み型
ＣＣＤの場合にはＣＣＤレジスタ部分３もｎ＋型領領域
なるのであるが、トランスファ・ゲート部分２にはｐ型
不純物が導入されてｐ＋型領領域なる。
第８図は第７図に見られるインターライン型固体撮像素
子に於けるｐ＋型領領域パターンを明らかにする為に耐
酸化性膜やフィールド絶縁膜４を取り除いた場合の要部
平面図を表している。
子に於けるｐ＋型領領域パターンを明らかにする為に耐
酸化性膜やフィールド絶縁膜４を取り除いた場合の要部
平面図を表している。
図に於いて、５はｐ＋＋チャネル・カットａ域、６はｐ
＋＋トランスファ・ゲートＲＭ域をそれぞれ示している
。
＋＋トランスファ・ゲートＲＭ域をそれぞれ示している
。
第８図に見られるｐ＋型領領域パターン自体からすると
ｐ＋＋チャネル・カット領域５もｐ＋＋トランスファ・
ゲーＨＪｊ域６も同時に形成できれば好都合であるが、
トランスファ・ゲート領域６にはフィールド絶縁膜４を
形成しないので、ｐ＋＋チャネル・カット領域５を形成
する為のイオン注入時には、そこに耐酸化性膜が存在し
ていてイオン注入を行うことはできない。そのような理
由から、そこにｐ＋＋トランスファ・ゲート領域６を形
成するには、フィールド絶縁膜４を形成した後、第７図
に破線で示したような開口を有するフォト・レジスト膜
などを形成し、別個にイオン注入を行うようにしている
。
ｐ＋＋チャネル・カット領域５もｐ＋＋トランスファ・
ゲーＨＪｊ域６も同時に形成できれば好都合であるが、
トランスファ・ゲート領域６にはフィールド絶縁膜４を
形成しないので、ｐ＋＋チャネル・カット領域５を形成
する為のイオン注入時には、そこに耐酸化性膜が存在し
ていてイオン注入を行うことはできない。そのような理
由から、そこにｐ＋＋トランスファ・ゲート領域６を形
成するには、フィールド絶縁膜４を形成した後、第７図
に破線で示したような開口を有するフォト・レジスト膜
などを形成し、別個にイオン注入を行うようにしている
。
第９図乃至第２０図は従来の技術を説明する為の工程要
所に於けるインター“ライン型固体撮像素子の要部切断
側面図であり、奇数の図番を付した図は第７図及び第８
図に見られる線ＸＩ−ＸＩに沿って切断した状態を、ま
た、偶数のそれは線Ｘ２−Ｘ２に沿って切断した状態を
それぞれ表し、第７図並びに第８図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。以下、各図を参照しつつ説明する。
所に於けるインター“ライン型固体撮像素子の要部切断
側面図であり、奇数の図番を付した図は第７図及び第８
図に見られる線ＸＩ−ＸＩに沿って切断した状態を、ま
た、偶数のそれは線Ｘ２−Ｘ２に沿って切断した状態を
それぞれ表し、第７図並びに第８図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。以下、各図を参照しつつ説明する。
第９図及び第１０図参照
（１１化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐ。
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依ってシリコン半導体基板１１に例えば窒化シリコ
ンからなる耐酸化性膜１２を形成する。尚、窒化シリコ
ン膜と下にシリコン半導体基板１１の表面を保護する二
酸化シリコン膜などを形成することは任意である。
とに依ってシリコン半導体基板１１に例えば窒化シリコ
ンからなる耐酸化性膜１２を形成する。尚、窒化シリコ
ン膜と下にシリコン半導体基板１１の表面を保護する二
酸化シリコン膜などを形成することは任意である。
（２） フォト・リソグラフィ技術を適用することに
依って耐酸化性膜１２のパターニングを行い、素子形成
領域を覆うもののみを残し、他を除去する。
依って耐酸化性膜１２のパターニングを行い、素子形成
領域を覆うもののみを残し、他を除去する。
（３）チャネル・カット領域を形成するイオン注入を行
う為のパターンをもつフォト・レジスト膜１３を形成す
る。
う為のパターンをもつフォト・レジスト膜１３を形成す
る。
第１１図及び第１２図参照
（４） イオン注入法を適用することに依ってｐ型不
純物イオンの打ち込みを行う。この場合、フォト・レジ
スト膜１３と耐酸化性膜１２とがイオン注入マスクとな
るので、加速エネルギはイオンが耐酸化性膜１２を貫通
しない程度に選択する。
純物イオンの打ち込みを行う。この場合、フォト・レジ
スト膜１３と耐酸化性膜１２とがイオン注入マスクとな
るので、加速エネルギはイオンが耐酸化性膜１２を貫通
しない程度に選択する。
第１３図及び第１４図参照
（５）酸化性雰囲気中で熱処理を行い、二酸化シリコン
からなるフィールド絶縁膜４を形成する。
からなるフィールド絶縁膜４を形成する。
この熱処理で前記イオン注入された不純物は活性化され
、実際に動作可能なｐ＋＋チャネル・カット領域５が同
時に生成される。
、実際に動作可能なｐ＋＋チャネル・カット領域５が同
時に生成される。
（６）耐酸化性膜１２などを除去して素子形成領域の表
面を露出させるが、後のイオン注入に備え、薄い熱酸化
膜で覆うと良い。
面を露出させるが、後のイオン注入に備え、薄い熱酸化
膜で覆うと良い。
第１５図及び第１６図参照
（７）通常のフォト・リソグラフイ技術に於けるレジス
ト・プロセスを適用することに依ってトランスファ・ゲ
ート部分形成予定領域に開口を有するフォト・レジスト
膜１４を形成する。
ト・プロセスを適用することに依ってトランスファ・ゲ
ート部分形成予定領域に開口を有するフォト・レジスト
膜１４を形成する。
（７）イオン注入法を適用することに依ってｐ型不純物
イオンの打ち込みを行う。
イオンの打ち込みを行う。
第１７図及び第１８図参照
（８） フォト・レジスト膜Ｉ４を除去する。尚、前
記工程（７）で打ち込まれた不純物は後の工程に於ける
加熱工程で活性化されて実際に動作可能となるのである
が、ここでは、便宜上、ｐ＋＋トランスファ・ゲート領
域６が生成されたものとして表しである。
記工程（７）で打ち込まれた不純物は後の工程に於ける
加熱工程で活性化されて実際に動作可能となるのである
が、ここでは、便宜上、ｐ＋＋トランスファ・ゲート領
域６が生成されたものとして表しである。
第１９図及び第２０図参照
（９）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用すること依ってｐ＋＋トランスファ
・ゲーＨ，Ｉｆ域６上を覆うフォト・レジスト膜を形成
し、それとフィールド絶縁膜４をマスクにしてイオン注
入法を適用することに依ってｎ型不純物イオンの打ち込
みを行う。
ト・プロセスを適用すること依ってｐ＋＋トランスファ
・ゲーＨ，Ｉｆ域６上を覆うフォト・レジスト膜を形成
し、それとフィールド絶縁膜４をマスクにしてイオン注
入法を適用することに依ってｎ型不純物イオンの打ち込
みを行う。
０ω 前記工程（９）に於いて形成したフォト・レジス
ト膜１４を除去する。尚、ここでも、便宜上、前記工程
（９）で打ち込まれた不純物に依ってｎ４″型受光領域
１６及びｎ＋＋ＣＣＤレジスタ領域１７が形成されたも
のとして表しである。
ト膜１４を除去する。尚、ここでも、便宜上、前記工程
（９）で打ち込まれた不純物に依ってｎ４″型受光領域
１６及びｎ＋＋ＣＣＤレジスタ領域１７が形成されたも
のとして表しである。
この後、通常の技法を適用することに依って完成させる
。
。
前記したところから判るように、従来の技術では、ｐ＋
＋チャネル・カット領域５を形成する為のイオン注入マ
スクに耐酸化性膜１２を利用している為、加速エネルギ
を大にするとイオンが該耐酸化性膜１２を抜けてしまう
ので、深いｐ＋＋チャネル・カット領域５を形成するこ
とは不可能であり、また、同じｐ＋型領領域形成するの
に二回のマスク工程が必要であった。
＋チャネル・カット領域５を形成する為のイオン注入マ
スクに耐酸化性膜１２を利用している為、加速エネルギ
を大にするとイオンが該耐酸化性膜１２を抜けてしまう
ので、深いｐ＋＋チャネル・カット領域５を形成するこ
とは不可能であり、また、同じｐ＋型領領域形成するの
に二回のマスク工程が必要であった。
本発明は、深いチャネル・カット領域を形成することが
できるように、また、チャネル・カット領域とトランス
ファ・ゲートＲＭ域とを同時に形成することができるよ
うにする。
できるように、また、チャネル・カット領域とトランス
ファ・ゲートＲＭ域とを同時に形成することができるよ
うにする。
本発明に依るインターライ′ン型固体撮像素子の製造方
法では、半導体基板（例えばシリコン半導体基板１１）
上に素子形成領域を覆う耐酸化性膜（例えば窒化シリコ
ン膜１２）を形成する工程と、次いで、チャネル・カッ
ト領域形成予定部分並びにトランスファ・ゲート領域形
成予定部分に開口を有するイオン注入マスク（例えばフ
ォト・レジスト膜１３）を形成する工程と、次いで、チ
ャネル・カッ）６ｉ域影形成予定分には直接に且つトラ
ンスファ・ゲート９Ｍ域形成予定部分には前記耐酸化性
膜を介し同一導電型の不純物イオン（例えば硼素イオン
）を同時に打ち込む工程と、次いで、酸化性雰囲気中で
熱処理を行い前記耐酸化性マスクで覆われた素子形成領
域を除く部分にフィールド絶縁膜（例えば二酸化シリコ
ンからなるフィールド絶縁膜４）を形成すると共に前記
イオン注入された不純物を活性化してチャネル・カンＤ
Ｉ域（例えばｐ＋型チャネル・カット領域５）とトラン
スファ・ゲート領域（例えばｐ＋型トランスファ・ゲー
ト領域６）とを同時に形成する工程とを含んでいる。
法では、半導体基板（例えばシリコン半導体基板１１）
上に素子形成領域を覆う耐酸化性膜（例えば窒化シリコ
ン膜１２）を形成する工程と、次いで、チャネル・カッ
ト領域形成予定部分並びにトランスファ・ゲート領域形
成予定部分に開口を有するイオン注入マスク（例えばフ
ォト・レジスト膜１３）を形成する工程と、次いで、チ
ャネル・カッ）６ｉ域影形成予定分には直接に且つトラ
ンスファ・ゲート９Ｍ域形成予定部分には前記耐酸化性
膜を介し同一導電型の不純物イオン（例えば硼素イオン
）を同時に打ち込む工程と、次いで、酸化性雰囲気中で
熱処理を行い前記耐酸化性マスクで覆われた素子形成領
域を除く部分にフィールド絶縁膜（例えば二酸化シリコ
ンからなるフィールド絶縁膜４）を形成すると共に前記
イオン注入された不純物を活性化してチャネル・カンＤ
Ｉ域（例えばｐ＋型チャネル・カット領域５）とトラン
スファ・ゲート領域（例えばｐ＋型トランスファ・ゲー
ト領域６）とを同時に形成する工程とを含んでいる。
前記手段に依れば、チャネル・カット領域の形成に選択
酸化法を実施する際の耐酸化性膜のマスクを利用するセ
ルフ・アライメント方式を採ることはできないが、任意
に深いチャネル・カント領域を形成することができ、ま
た、チャネル・カット領域と高い耐圧を必要とする素子
形成領域とを離隔させることが容易であるなどの効果が
あり、更にまた、チャネル・カット領域とトランスファ
・ゲート領域とは一枚のマスクを用いるのみで同時に形
成することができるので製造工程を短縮することができ
る。
酸化法を実施する際の耐酸化性膜のマスクを利用するセ
ルフ・アライメント方式を採ることはできないが、任意
に深いチャネル・カント領域を形成することができ、ま
た、チャネル・カット領域と高い耐圧を必要とする素子
形成領域とを離隔させることが容易であるなどの効果が
あり、更にまた、チャネル・カット領域とトランスファ
・ゲート領域とは一枚のマスクを用いるのみで同時に形
成することができるので製造工程を短縮することができ
る。
第１図乃至第６図は本発明一実施例を解説する為の工程
要所に於けるインターライン型固体撮像素子の要部切断
側面図を表し、以下、これ等の図を参照しつつ説明する
。尚、第７図乃至第１０図に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとし、また
、各図は第７図及び第８図に見られる線Ｘ２−Ｘ２に沿
って切断した状態を表すものに相当する。
要所に於けるインターライン型固体撮像素子の要部切断
側面図を表し、以下、これ等の図を参照しつつ説明する
。尚、第７図乃至第１０図に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとし、また
、各図は第７図及び第８図に見られる線Ｘ２−Ｘ２に沿
って切断した状態を表すものに相当する。
第１図参照
（１１熱酸化法を適用することに依ってシリコン半導体
基板ｌｌ上に厚さ２００〔人〕乃至６００〔人〕程度、
例えば５００ （人〕程度の二酸化シリコン膜１２Ａを
形成する。
基板ｌｌ上に厚さ２００〔人〕乃至６００〔人〕程度、
例えば５００ （人〕程度の二酸化シリコン膜１２Ａを
形成する。
＋２）ＣＶＤ法を適用することに依って二酸化シリコン
膜１２Ａ上に厚さ１０００ Ｃ人〕乃至１６００〔人〕
、例えば１０００ （人〕程度の窒化シリコン膜１２を
形成する。
膜１２Ａ上に厚さ１０００ Ｃ人〕乃至１６００〔人〕
、例えば１０００ （人〕程度の窒化シリコン膜１２を
形成する。
第２図参照
（３）通常のフォト・リングラフィ技術を適用すること
に依って窒化シリコン膜１２のパターニングを行い、受
光部分１、トランスファ・ゲート部分２、ＣＣＤレジス
タ部分３のそれぞれを覆うものを残し、他を除去する。
に依って窒化シリコン膜１２のパターニングを行い、受
光部分１、トランスファ・ゲート部分２、ＣＣＤレジス
タ部分３のそれぞれを覆うものを残し、他を除去する。
第３図参照
（４）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依ってチャネル・カン）
８Ｍ域影形成予定分及びトランスファ・ゲート領域形
成予定部分それぞれの上に開口を有するフォト・レジス
ト膜１３を形成する。
ト・プロセスを適用することに依ってチャネル・カン）
８Ｍ域影形成予定分及びトランスファ・ゲート領域形
成予定部分それぞれの上に開口を有するフォト・レジス
ト膜１３を形成する。
（５） イオン注入法を適用することに依ってドーズ
量を例えば３ Ｘ １０Ｉ３（ｅｌｍ−”）程度、また
、加速エネルギを例えば１００ （ＫｅＶ） 〜１２０
（ＫｅＶ’〕程度として例えば硼素（Ｂ）イオンの打ち
込みを行う。
量を例えば３ Ｘ １０Ｉ３（ｅｌｍ−”）程度、また
、加速エネルギを例えば１００ （ＫｅＶ） 〜１２０
（ＫｅＶ’〕程度として例えば硼素（Ｂ）イオンの打ち
込みを行う。
この場合、トランスファ・ゲート領域形成予定部分に於
いては、耐酸化性マスクである窒化シリコン膜１２など
を貫通してイオン注入が行われることになるので、その
加速エネルギは前掲のように大きく採っている。
いては、耐酸化性マスクである窒化シリコン膜１２など
を貫通してイオン注入が行われることになるので、その
加速エネルギは前掲のように大きく採っている。
第４図参照
（６） フォト・レジスト膜１３を除去してから酸化
性雰囲気中で温度を例えば９００（”Ｃ）程度、また、
時間を例えば７００〔分〕程度とする熱処理を行い、二
酸化シリコンからなるフィールド絶縁膜４を形成する。
性雰囲気中で温度を例えば９００（”Ｃ）程度、また、
時間を例えば７００〔分〕程度とする熱処理を行い、二
酸化シリコンからなるフィールド絶縁膜４を形成する。
この熱処理に依って前記工程（５）で打ち込まれた硼素
は活性化され、実際に動作可能なｐ＋型チャネル・カッ
ト領域５並びにｐ＋型トランスファ・ゲート領域６が生
成される。
は活性化され、実際に動作可能なｐ＋型チャネル・カッ
ト領域５並びにｐ＋型トランスファ・ゲート領域６が生
成される。
（７）耐酸化性膜として用いた窒化シリコン膜１２など
を除去して受光部分１、トランスファ・ゲート部分２、
ＣＣＤレジスタ部分３などの表面を露出させるが、後の
イオン注入に備え、厚さ例えば２００ 〔人〕〜５００
〔人〕程度の熱酸化膜を形成しておくとものとする。
を除去して受光部分１、トランスファ・ゲート部分２、
ＣＣＤレジスタ部分３などの表面を露出させるが、後の
イオン注入に備え、厚さ例えば２００ 〔人〕〜５００
〔人〕程度の熱酸化膜を形成しておくとものとする。
第５図参照
（８）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用すること依って受光領域形成予定部
分及びＣＣＤレジスタ領域形成予定部分に開口をもつフ
ォト・レジスト膜１４を形成する。
ト・プロセスを適用すること依って受光領域形成予定部
分及びＣＣＤレジスタ領域形成予定部分に開口をもつフ
ォト・レジスト膜１４を形成する。
（９） イオン注入法を適用することに依ってドーズ
量を例えば５ Ｘ １０ ” （ｃｍ−”）程度、ま
た、加速エネルギを例えば１２０ （ＫｅＶ） 〜１
８０（ＫｅＶ）程度として例えば砒素（Ａｓ）イオンの
打ち込みを行う。
量を例えば５ Ｘ １０ ” （ｃｍ−”）程度、ま
た、加速エネルギを例えば１２０ （ＫｅＶ） 〜１
８０（ＫｅＶ）程度として例えば砒素（Ａｓ）イオンの
打ち込みを行う。
第６図参照
α０）前記工程（８）に於いて形成したフォト・レジス
ト膜１４を除去してから、温度を例えば１０５０〔℃〕
程度、そして、時間を例えば３０〔分〕程度として熱処
理を行い、同じく前記工程（９）で打ち込まれた砒素の
活性化を行って実際に動作可能なｎ＋型型光光領域１６
びｎ＋＋ＣＣＤレジスタ領域１７を形成する。
ト膜１４を除去してから、温度を例えば１０５０〔℃〕
程度、そして、時間を例えば３０〔分〕程度として熱処
理を行い、同じく前記工程（９）で打ち込まれた砒素の
活性化を行って実際に動作可能なｎ＋型型光光領域１６
びｎ＋＋ＣＣＤレジスタ領域１７を形成する。
前記説明した実施例では、ｐ＋＋チャネル・カット領域
５とｐ＋＋トランスファ・ゲ゛−ト領域６が一枚のマス
クを用いて同時に形成されていることが明らかである。
５とｐ＋＋トランスファ・ゲ゛−ト領域６が一枚のマス
クを用いて同時に形成されていることが明らかである。
また、受光部分１とＣＯＤレジスタ部分３とを同時に形
成したが、これは別個に形成しても良い。
成したが、これは別個に形成しても良い。
本発明に依るインターライン型固体撮像素子の製造方法
に於いては、トランスファ・ゲート領域を形成する為の
イオン注入は、その表面を覆う耐酸化性膜を介して行う
ようにすることで、チャネル・カット領域を形成する為
のイオン注入と同時に実施することを可能にしている。
に於いては、トランスファ・ゲート領域を形成する為の
イオン注入は、その表面を覆う耐酸化性膜を介して行う
ようにすることで、チャネル・カット領域を形成する為
のイオン注入と同時に実施することを可能にしている。
前記構成に依れば、チャネル・カットＴｉＩ域の形成に
選択酸化法を実施する際の耐酸化性マスクを利用するセ
ルフ・アライメント方式を採ることはできないが、任意
に深いチャネル・カット領域を形成することができ、ま
た、チャネル・カント領域と高い耐圧を必要とする素子
形成領域とを離隔させることが容易であるなどの効果が
あり、更にまた、チャネル・カット領域とトランスファ
・ゲート領域とは一枚のマスクを用いるのみで同時に形
成することができるので製造工程を短縮することができ
る。
選択酸化法を実施する際の耐酸化性マスクを利用するセ
ルフ・アライメント方式を採ることはできないが、任意
に深いチャネル・カット領域を形成することができ、ま
た、チャネル・カント領域と高い耐圧を必要とする素子
形成領域とを離隔させることが容易であるなどの効果が
あり、更にまた、チャネル・カット領域とトランスファ
・ゲート領域とは一枚のマスクを用いるのみで同時に形
成することができるので製造工程を短縮することができ
る。
第１図乃至第６図は本発明一実施例を説明する為の工程
要所に於けるインターライン型固体撮像素子の要部切断
側面図、第７図及び第８図はインターライン型固体撮像
素子を説明する為の要部平面図、第９図乃至第２０図は
従来技術を説明する為の工程要所に於けるインターライ
ン型固体撮像素子の要部切断側面図をそれぞれ表してい
る。 図に、ｌいて、■は受光部分、２はトランスファ・ゲー
ト部分、３はＣＯＤレジスタ部分、４はフィールド絶縁
膜、５はｐ＋＋チャネル・カット領域、６はｐ＋＋トラ
ンスファ・ゲート領域、１１はシリコン半導体基板、１
２は耐酸化性マスクである窒化シリコン膜、１２Ａは二
酸化シリコン膜、１３はフォト・レジスト膜、１４はフ
ォト・レジスト膜、１６はｎ＋型型光光領域１７はｎ＋
＋ＣＣＤレジスタ領域をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第３図 第４図 インターライン型固体撮像素子を説明する為の要部平面
図第７図 インタ一ライン型固体操像素子を説明する為の要部平面
図第８図 第７図の線Ｘ１−ＸＩに沿う要部切断側面図第９図− 第７図の線Ｘ１−Ｘｉに沿う要部切断側面図第１１図 第７図の線ＸＩ−ＸＩに沿う要部切断側面図第１３図 第７図の線Ｘ２−Ｘ２に沿う要部切断側面図第１４図 第７図の線Ｘ１−ＸＩに沿う要部切断側面図第１５図 第７図の線Ｘ２−Ｘ２に沿う要部切断側面図第１６図 第７図の線ＸＩ−ＸＩに沿う要部切所側面図第１７図 第７図の線Ｘ２−Ｘ２に沿う要部切断側面図第７図の線
Ｘ１−Ｘｉに沿う要部切断側面図第１９図
要所に於けるインターライン型固体撮像素子の要部切断
側面図、第７図及び第８図はインターライン型固体撮像
素子を説明する為の要部平面図、第９図乃至第２０図は
従来技術を説明する為の工程要所に於けるインターライ
ン型固体撮像素子の要部切断側面図をそれぞれ表してい
る。 図に、ｌいて、■は受光部分、２はトランスファ・ゲー
ト部分、３はＣＯＤレジスタ部分、４はフィールド絶縁
膜、５はｐ＋＋チャネル・カット領域、６はｐ＋＋トラ
ンスファ・ゲート領域、１１はシリコン半導体基板、１
２は耐酸化性マスクである窒化シリコン膜、１２Ａは二
酸化シリコン膜、１３はフォト・レジスト膜、１４はフ
ォト・レジスト膜、１６はｎ＋型型光光領域１７はｎ＋
＋ＣＣＤレジスタ領域をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第３図 第４図 インターライン型固体撮像素子を説明する為の要部平面
図第７図 インタ一ライン型固体操像素子を説明する為の要部平面
図第８図 第７図の線Ｘ１−ＸＩに沿う要部切断側面図第９図− 第７図の線Ｘ１−Ｘｉに沿う要部切断側面図第１１図 第７図の線ＸＩ−ＸＩに沿う要部切断側面図第１３図 第７図の線Ｘ２−Ｘ２に沿う要部切断側面図第１４図 第７図の線Ｘ１−ＸＩに沿う要部切断側面図第１５図 第７図の線Ｘ２−Ｘ２に沿う要部切断側面図第１６図 第７図の線ＸＩ−ＸＩに沿う要部切所側面図第１７図 第７図の線Ｘ２−Ｘ２に沿う要部切断側面図第７図の線
Ｘ１−Ｘｉに沿う要部切断側面図第１９図
Claims (1)
- 【特許請求の範囲】 半導体基板上に素子形成領域を覆う耐酸化性膜を形成
する工程と、 次いで、チャネル・カット領域形成予定部分及びトラン
スファ・ゲート領域形成予定部分に開口を有するイオン
注入マスクを形成する工程と、次いで、チャネル・カッ
ト領域形成予定部分には直接に且つトランスファ・ゲー
ト領域形成予定部分には前記耐酸化性膜を介し同一導電
型の不純物イオンを同時に打ち込む工程と、 次いで、酸化性雰囲気中で熱処理を行い前記耐酸化性膜
で覆われた素子形成領域を除く部分にフィールド絶縁膜
を形成すると共に前記イオン注入された不純物を活性化
してチャネル・カット領域とトランスファ・ゲート領域
とを同時に形成する工程と を含んでなることを特徴とするインターライン型固体撮
像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121933A JPH01292857A (ja) | 1988-05-20 | 1988-05-20 | インターライン型固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121933A JPH01292857A (ja) | 1988-05-20 | 1988-05-20 | インターライン型固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292857A true JPH01292857A (ja) | 1989-11-27 |
Family
ID=14823525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121933A Pending JPH01292857A (ja) | 1988-05-20 | 1988-05-20 | インターライン型固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118376A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Manufacture of semiconductor device |
| JPS59208871A (ja) * | 1983-05-13 | 1984-11-27 | Nec Corp | 固体撮像素子の製造方法 |
| JPS6315416A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-05-20 JP JP63121933A patent/JPH01292857A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118376A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Manufacture of semiconductor device |
| JPS59208871A (ja) * | 1983-05-13 | 1984-11-27 | Nec Corp | 固体撮像素子の製造方法 |
| JPS6315416A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS629671A (ja) | 半導体装置の製法 | |
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| US5210049A (en) | Method of making a solid state image sensor | |
| US5385849A (en) | Process of fabricating solid-state image pick-up device free from crystal defects in active region | |
| JP3008163B2 (ja) | 固体撮像素子及びその製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| US5946577A (en) | Method of manufacturing semiconductor device | |
| JPH01292857A (ja) | インターライン型固体撮像素子の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS6115588B2 (ja) | ||
| JPH0294568A (ja) | 固体撮像装置の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JP3141691B2 (ja) | 冷却赤外線固体撮像素子の製造方法 | |
| JP2848141B2 (ja) | ショットキー型撮像素子の製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0254561A (ja) | 半導体装置 | |
| EP1026748B1 (en) | Method of manufacturing an active pixel pinned photodiode | |
| JPH07302891A (ja) | 固体撮像装置の製造方法 | |
| JPH04127473A (ja) | 固体撮像装置およびその製造方法 | |
| JPH05190830A (ja) | 固体撮像素子の製造方法 | |
| JPH03116782A (ja) | 固体撮像素子 |