JPH04127473A - 固体撮像装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 光センサとしてフォトダイオード（ＰＤ）を用い電荷転
送部に電荷結合素子（ＣＣＤ）を用いた固体撮像装置お
よびその製造方法に関し。

トランスファゲートのゲート長のばらつきを低減し、製
造プロセスの余裕を増大し、トランスファゲートのしき
い値電圧を安定化することを目的とし。

１）〜４）二　　一導電型半導体基板（２）内にその表
面より、相互に間隔を開けて形成された反対導電型の受
光領域（３）および反対導電型の埋込チャネル層（４）
と、該受光領域（３）と該埋込チャネル層（４）の間の
該基板上にゲート絶縁膜を介して形成されたトランスフ
ァゲート（６）と、該埋込チャネル層（４）上において
、ゲート絶縁膜を介しかつ該トランスファゲート（６）
に電気的に接続して形成されたストレージ電極（８）と
、該埋込チャネル層（４）上において、ゲート絶縁膜を
介しかつ該ストレージ電極（８）と層間絶縁膜を挟んで
一部重畳して形成されたバリア電極（９）とを有するよ
うに構成する。

前記トランスファゲート（６）をエッチンクマスク膜（
７）が被着された２層構造であるように構成する。

５）〜７）：　　注入マスクに自己整合して導電膜を通
してイオン注入して埋込チャネル層（４）を形成する工
程と、該導電膜をパターニングしてトランスファゲート
兼ストレージ電極を形成する工程と、該注入マスク膜に
自己整合して受光領域（３）を形成する工程とを有する
ように構成する。

〔産業上の利用分野〕

本発明は　固体撮像装置、特に光センサとしてフォトダ
イオード（ＰＤ）を用い、電荷転送部に電荷結合素子（
ＣＣＤ）を用いた固体撮像装置およびその製造方法に関
する。

ＣＣＤを用いた固体撮像装置は現在ＦＡＸ、　ＯＣＲ等
の通信、情報処理機器や、カメラやビディオカメラ等の
画像読み取りに広く使用され、高集積化にともない動作
の確実性が要望されている。

本発明はこの要望に対応した固体撮像装置に利用するこ
とができる。

〔従来の技術〕 第５図（ａ）、　（ｂ）は従来例を説明する固体撮像装
置の平面図とＡ−Ａ断面図である。

図において、ｌはｎ型シリコン（ｎ−Ｓ　ｉ　）基板、
２はｐ型ウェル、３はフォトダイオード（ＰＤ）のｎ型
受光領域、４は電荷転送部（ＣＣＤレジスタ）のｎ型埋
込チャネル層、５はゲート絶縁膜、　１０はトランスフ
ァゲート兼ＣＣＤレジスタのストレージ電極。

９はＣＣＤレジスタのバリア電極である。

従来の固体撮像装置では、基板ｌに形成されたｐ型ウェ
ル２にｎ型不純物を導入して埋込チャネル層４を形成し
た後、ゲート絶縁膜５を介して１層目ポリシリコン膜を
基板上に成長し、パターニングしてトランスファゲート
兼ＣＣＤレジスタのストレージ電極ｌＯを形成していた
。

その後２層間絶縁膜を介して２層目ポリシリコン膜を成
長し、パターニングしてバリア電極９を形成していた。

〔発明が解決しようとする課題〕

従来例では、埋込チャネル層４形成の位置合わせとトラ
ンスファゲート兼ストレージ電極１ｏとの位置合わせを
別々の工程で行っており、そのため。

トランスファゲートのゲート長りはウェハごとに異なり
、デバイスの性能に差を生じていた。

本発明はトランスファゲートのゲート長のばらつきを低
減して均一なゲート長を確保し、製造プロセスの余裕を
増大し、トランスファゲートのしきい値電圧を安定化す
ることを目的とする。

〔課題を解決するための手段〕

上記課題の解決は。

１）一導電型半導体基板（２）内にその表面より、相互
に間隔を開けて形成された反対導電型の受光領域（３）
および反対導電型の埋込チャネル層（４）と、該受光領
域（３）と該埋込チャネル層（４）の間の該基板上にゲ
ート絶縁膜を介して形成されたトランスファゲート（６
）と、該埋込チャネル層（４）上において、ゲート絶縁
膜を介しかつ該トランスファゲート（６）に電気的に接
続して形成されたストレージ電極（８）と。

該埋込チャネル層（４）上において、ゲート絶縁膜を介
しかつ該ストレージ電極（８）と層間絶縁膜を挟んで一
部重畳して形成されたバリア電極（９）とを有する固体
撮像装置、あるいは ２）一導電型半導体基板（２）上にゲート絶縁膜（５）
を形成する工程と、該ゲート絶縁膜（５）上にトランス
ファゲート（６）を形成する工程と、該トランスファゲ
ート（６）および埋込チャネル層形成予定領域を開口し
たレジスト膜をマスクにして、該基板（２）内にその表
面より反対導電型不純物を注入して埋込チャネル層（４
）を形成する工程と、該トランスフアゲ−［６）および
素子分離領域を開口したレジスト膜をマスクにして、該
基板（２）内にその表面より一導電型不純物を注入して
チャネルストップ領域を形成する工程と、該トランスフ
ァゲート（６）および受光領域形成予定領域を開口した
レジスト膜をマスクにして、該基板（２）内にその表面
より反対導電型不純物を注入して受光領域（３）を形成
する工程と。

該基板上に該ゲート絶縁膜（５）を介して、該トランス
ファゲート（６）および該埋込チャネル層（４）上にス
ト−レージ電極（８）を形成する工程と、該埋込チャネ
ル層（４）上において、ケート絶縁膜を介しかつ該スト
−レージ電極（８）と層間絶縁膜を挟んで一部重畳して
バリア電極（９）を形成する工程とを有する固体撮像装
置の製造方法、あるいは ３）一導電型半導体基板（２）内にその表面より、相互
に間隔を開けて形成された反対導電型の受光領域（３）
および反対導電型の埋込チャネル層（４）と、該受光領
域（３）と該埋込チャネル層（４）の間の該基板上にゲ
ート絶縁膜（５）を介して順に堆積されたトランスファ
ゲート（６）およびエツチングマスク膜（７）の積層パ
ターンと、該埋込チャネル層（４）上において。

該ゲート絶縁膜（５）を介しかつ該エツチングマスク膜
（７）の一部を覆って形成された導電膜からなるストレ
ージ電極（８）と、該埋込チャネル層（４）上において
、ゲート絶縁膜を介しかつ該ストレージ電極（８）と層
間絶縁膜を挟んで一部重畳して形成されたバリア電極（
９）とを有し、該エツチングマスク膜（７）は該導電膜
に対して同一エツチング条件で耐蝕性を持つ材料からな
り、該ストレージ電極（８）は該トランスファゲート６
）に電気的に接続されている固体撮像装置、あるいは ４）一導電型半導体基板（２）上にゲート絶縁膜（５）
を形成する工程と、該ゲート絶縁膜（５）上に順にトラ
ンスファゲート（６）およびエツチングマスク膜（７）
の積層パターンを形成する工程と、該積層パターンおよ
び埋込チャネル層形成予定領域を開口したレジスト膜を
マスクにして、該基板（２）内にその表面より反対導電
型不純物を注入して埋込チャネル層（４）を形成する工
程と、該積層パターンおよび素子分離領域を開口したレ
ジスト膜をマスクにして。

該基板（２）内にその表面より一導電型不純物を注入し
てチャネルストップ領域を形成する工程と、該積層パタ
ーンおよび受光領域形成予定領域を開口したレジスト膜
をマスクにして、該基板（２）内にその表面より反対導
電型不純物を注入して受光領域（３）を形成する工程と
、該基板上に該ゲート絶縁膜（５）を介して導電膜を被
着し、該エツチングマスク膜（７）および該埋込チャネ
ル層（４）上のストレージ電極（８）の形成予定領域を
被覆したレジスト膜をエツチングマスクにして、該導電
膜をエツチングしてストレージ電極（８）を形成する工
程と、該埋込チャネル層（４）上において、ゲート絶縁
膜を介しかつ該スト−レージ電極（８）と層間絶縁膜を
挟んで一部重畳してバリア電極（９）を形成する工程と
を有する固体撮像装置の製造方法、あるいは ５）一導電型半導体基板（２）上にゲート絶縁膜（５）
を形成する工程と、該ゲート絶縁膜（５）上に順に導電
膜（６）および注入マスク膜（７）を被着する工程と、
該注入マスク膜（７）をパターニングしてトランスファ
ゲートの領域を残す工程と、パターニングされた該注入
マスク膜（７）および埋込チャネル層形成予定領域を開
口したレジスト膜をマスクにして、該導電膜（６）を通
して該基板（２）内にその表面より反対導電型不純物を
注入し、パターニングされた該注入マスク膜（７）の片
側に自己整合して埋込チャネル層（４）を形成する工程
と、該導電膜（６）をパターニングしてトランスファゲ
ート兼ストレージ電極を形成する工程と、該注入マスク
膜（７）および受光領域形成予定領域を開口したレジス
ト膜をマスクにして。

該基板（２）内にその表面より反対導電型不純物を注入
し、パターニングされた該注入マスク膜（７）の他の側
に自己整合して受光領域（３）を形成する工程とを有す
る固体撮像装置の製造方法、あるいは６）パターニング
された前記注入マスク膜（７）および受光領域形成予定
領域を開口した前記レジスト膜をマスクにして、前記受
光領域（３）の表面に一導電型不純物を導入する工程を
有することを特徴とする前記１）記載の固体撮像装置の
製造方法、あるいは ７）前記注入マスク膜（７）が二酸化シリコン膜、シリ
サイド膜、またはこれらの膜から構成される多層構造で
ある前記５）あるいは６）記載の固体撮像装置の製造方
法により達成される。

〔作用〕

第１〜第４の発明： 本発明は基板上に形成された１層目ポリシリコン膜（ま
たはこの膜とエツチングマスク膜との積層膜）を用いて
トランスファゲートを単独に形成してトランスファゲー
トに自己整合して受光領域および埋込チャネル層を形成
することにより、正確で均一なゲート長を確保するよう
にしたものである。

また、トランスファゲートをマスクにして不純物を注入
するため、　ＣＯＤの埋込チャネル層やチャネルストッ
プ領域を形成するためプロセスマージンが増大すること
になる。

本発明の半導体装置を実現するために、トランスファゲ
ートを導電膜とエツチングマスク膜からなる積層パター
ンとして、　ＣＣＤのストレージ電極を形成する際のパ
ターニングを可能とし、かつトランスファゲートのパタ
ーンの側面でストレージ電極に接続する構造としている
。

第５．第６の発明： 本発明は２例えば厚い酸化膜で形成され、かつゲート長
を決定する注入マスクを用いて、ポリシリコン膜を通し
て基板内にイオン注入し、注入マスクに自己整合して埋
込チャネル層を形成し、このポリシリコン膜をパターニ
ングしてトランスファゲート兼ストレージ電極を形成し
、つぎに注入マスクに自己整合して受光領域を形成する
ため。

トランスファゲートのゲート長は注入マスクの精度のみ
に依存することになり、その結果ゲート長の制御精度を
向上するようにしたものである。

これらの発明では第１〜第４の発明のように。

トランスファゲートとストレージ電極を別々に作る必要
がなく、製造工程が単純化される。

〔実施例〕

第１図（ａ）、　（ｂ）は第３（第１）発明の一実施例
を説明する固体撮像装置の平面図とＡ−Ａ断面図である
。

この実施例は、第３の発明に対応するものである。

図において、ｌはｎ−３ｉ基板、２はｐ型ウェル。

３はフォトダイオードのｎ型受光領域、４はＣＣＤレジ
スタのｎ型埋込チャネル層、５はゲート絶縁膜で二酸化
シリコン（ＳｉＯｚ）膜、６はトランスファゲートでポ
リシリコン膜、７はエツチングマスク膜で５ｉｎ２膜、
８はＣＣＤレジスタのストレージ電極でポリシリコン膜
、９はＣＣＤレジスタのバリア電極でポリシリコン膜で
ある。

なお、特許請求の範囲の半導体基板はこの例ではｐ型ウ
ェルに相当する。

この例では基板に形成されたウェル内に素子形成してい
るが、半導体基板自身に素子形成してもよい。

この実施例は第３の発明に対応するものであるか、第１
の発明に対応する実施例は、エツチングマスク膜７が省
略され、トランスファゲート６上に直接ストレージ電極
８が積層される。

第２図（ａ）〜（ｋ）は第４（第２）の発明の一実施例
の製造工程説明図である。

この実施例は、第４の発明に対応するものである。

第２図（ａ）、　（Ｃ１，（ｅ）、億）、　（ｉ）、　
（ｋ）はＡ−Ａ断面図で、第２図ｆｂ）、　（ｄ）、げ
）、　（ｈ）、　（ｊ）は順に断面図に対応する平面図
である。

第２図（ａ）、　（ｂ）において、熱酸化によりｐ型ウ
ェル２上にゲート絶縁膜として厚さ５００人のＳｉＯ□
膜５を形成する。

つぎに、気相成長（ＣＶＤ）法により、厚さ３０００人
の１層目ポリシリコン膜を成長し、不純物をドープし、
その上にＣＶＤ法により厚さ２０００人の５ｉｎ２膜を
成長し９通常のりソグラフィを用いてパターニングして
ポリシリコン膜からなるトランスファゲート６と５ｉｎ
２膜からなるエツチングマスク膜７を形成する。

第２図（Ｃ１，（ｄ）において、基板上に埋込チャネル
層４の形成予定領域を開口したレジスト膜２１を形成し
、レジスト膜２１およびトランスファゲート６とエツチ
ングマスク膜７の積層パターンをマスクにして燐イオン
（Ｐ＋）を注入してｎ型埋込チャネル層４を形成する。

Ｐ”の注入条件は、エネルギー１６０　ＫｅＶ、ドーズ
量３　Ｘ　１０　’　２ｃｍ”−”である。

次いで、レジスト膜２１を除去する。

第２図（ｅ）、　（ｆ）において、基板上に素子分離領
域を開口したレジスト膜２２を形成し、レジスト膜２２
およびトランスファゲート６とエツチングマスク膜７の
積層パターンをマスクにして硼素イオン（Ｂ＋）を導入
してｐ型チャネルストップ領域を形成する。

Ｂ＋の注入条件は、エネルギー５０　ＫｅＶ、ドーズ量
ＩＸ　１０Ｉ１０ｌ３”である。

この例では、低暗電流化のためＬＯＧＯ３（部分酸化）
法による素子分離酸化膜を省略してｐ型チャネルストッ
プ領域のみで素子分離を行っている。

次いで、レジスト膜２２を除去する。

第２図（ｇ）、　（ｈ）において、基板上全面に厚さ４
０００人の２層目ポリシリコン膜を成長し１選択的に形
成したレジスト膜２３をマスクにしてパターニングし、
ストレージ電極８を形成する。

このとき、トランスファゲート６はエツチングマスク膜
７の存在によりエツチングされずにパターンが残る。

ここで、トランスファゲート６の側面はストレージ電極
８と電気的に接続している。

次いで、レジスト膜２３を除去する。

第２図（ｉ）、　（ｊ）において、　ＳｉＯ□膜５を除
去した後。

基板上全面に、熱酸化により厚さ５００人のＳｉＯ□膜
１１膜形１し、　ＣＶＤ法により厚さ４０００人の３層
目ポリシリコン膜を成長して、不純物をドープし、パタ
ーニングしてバリア電極９を形成する。

第２図（ｋ）において、トランスファゲート６、エツチ
ングマスク膜７．ストレージ電極８．バリア電極９及び
レジスト膜２４をマスクにして、基板内にりんをドープ
し受光領域３を形成する。

受光領域３の形成は、この例ではバリア電極９の形成後
に行ったが、トランスファゲート６形成後なら何時行っ
てもよい。例えば、第２図（Ｃ）、　（ｅ）の工程の後
がよい。この場合は、トランスファゲート６と別に形成
したレジスト膜２４をマスクにしてドープする。

トランスファゲート６にメタルあるいはポリシリコンと
金属シリサイドの複合膜であるポリサイド膜を用いる場
合は、第２図（ｇ）、　（ｈ）の工程が終了後、トラン
スファゲート６の側面に金属面が露出するため、熱酸化
によるＳｉＯ□膜１１膜形１はできない。

この場合は、トランスファゲート６がバリア電極９と接
触しないように考慮する必要がある。

この実施例は第４の発明に対応するものであるが、第２
の発明に対応する実施例はエツチングマスク膜７を省略
する。

この場合は、トランスファゲート６の上に直にストレー
ジ電極８形成用の導電膜を被着すると。

トランスファゲート６の領域はトランスファゲート６の
分だけ導電膜の厚さが厚くなっているので。

他の領域との厚さの差によりストレージ電極８を形成す
るパターニング後もトランスファゲート６は残る。

以上の理由により、エツチングマスク膜７を省略しても
よいことがわかる。

実施例では、トランスファゲート６がストレージ電極８
に接続する場合について説明したが。

ＣＣＤの駆動方式によりトランスファゲート６がバリア
電極９に接続する場合もあるが、この場合に対してもス
トレージ電極８をバリア電極９に置き換えれば本発明の
適用は可能である。

つぎに、第５および第６の発明の実施例について説明す
る。

第３図（ａ）〜げ）は第５の発明の一実施例を説明する
断面図である。

第３図（ａ）において、熱酸化によりｐ型ウェル２上に
ゲート絶縁膜として厚さ５００Ａの５ｉＯｚ膜５を形成
する。

つぎに、　ＣＶＤ法により、厚さ１５００人のポリシリ
コン膜（導電膜）６および厚さ５０００人のＳｉＯ２膜
（注入マスク膜）７をこの順に成長する。

第３図（ｂ）において９通常のりソグラフィを用いて形
成された。トランスファゲートのゲート長を決定するレ
ジスト膜３１をマスクにして５ｉ０２膜７をエツチング
する。

このときのエツチング条件は９反応ガスとしてＣＨＦ、
を用い、これを０．２　Ｔｏｒｒに減圧した雰囲気中で
ＲＦ主電力基板当たり４００Ｗ印加する。

このエツチング条件では、ポリシリコン膜６はＳｉＯ□
膜７よりエツチングレートが小さいため２選択的なエツ
チングができる。

次いて、レジスト膜３１を除去する。

第３図（Ｃ１において、基板上に埋込チャネル層４の形
成予定領域を開口したレジスト膜３２を形成しパターニ
ングされたレジスト膜３２およびＳｉＯ□膜７をマスク
にしてＰ＋を注入してｎ壁埋込チャネル層４を形成する
。

Ｐ＋の注入条件は、エネルギー２５０　ＫｅＶ、ドーズ
量５Ｘ　１０１１０ｌ２’である。

次いで、レジスト膜３２を除去する。

第３図（ｄ）において、トランスファゲート兼ストレー
ジ電極の形成予定領域を開口したレジスト膜３３および
ＳｉＯ□膜７をマスクにして、ポリシリコン膜６をエツ
チングしてポリシリコンからなるトランスファゲート兼
ストレージ電極を形成する。

第３図（ｅ）において、受光領域を開口したレジスト膜
３４およびＳｉＯ□膜７をマスクにして、基板内にＰ＋
を注入して受光領域３を形成する。

Ｐ＋の注入条件は、エネルギー３００　ＫｅＶ、ドーズ
量３Ｘ１０１２ｃｍ−’である。

第３図げ）はレジスト膜３４を除去した図である。

以上の工程により、トランスファゲートのゲート長は選
択的に生成されたレジスト膜３１のみにより決定される
ため、トランスファゲートのしきい値は安定する。

第４図（ａ）〜げ）は第６の発明の一実施例を説明する
断面図である。

第４図（ａ）において、熱酸化によりｐ型ウェル２上に
ゲート絶縁膜として厚さ５００人のＳｉＯ□膜５を形成
する。

つぎに、　ＣＶＤ法により、厚さ１５００人のポリシリ
コン膜（導電膜）６および厚さ５０００人の５ｉＯｚ膜
（注入マスク膜）７をこの順に成長する。

第４図（ｂ）において１通常のりソグラフィを用いて形
成され、トランスファゲートのゲート長を決定するレジ
スト膜４１をマスクにしてＳｉｎ、膜７をエツチングす
る。

このときのエツチングは、第３図と同一エツチング条件
で行い、ポリシリコン膜６は５ｉＯｚ膜７よりエツチン
グレートが小さいため１選択的なエツチングができる。

次いで、レジスト膜４１を除去する。

第４図（Ｃ）において、基板上に埋込チャネル層４の形
成予定領域を開口したレジスト膜４２を形成し。

パターニングされたレジスト膜４２およびＳ　ｉ０２膜
７をマスクにしてＰ＋を注入してｎ壁埋込チャネル層４
を形成する。

Ｐ＋の注入条件は、エネルギー２５０　Ｋｅｙ、ドーズ
量５Ｘ　１０”ｃｍ−２である。

次いで、レジスト膜４２を除去する。

第４図（ｄ）において、トランスファゲート兼ストレー
ジ電極の形成予定領域を開口したレジスト膜（内側にＳ
ｉＯ２膜７を含んで形成されている）４３をマスクにし
て、ポリシリコン膜６をエツチングしてポリシリコンか
らなるトランスファゲート兼ストレージ電極を形成する
。

第４図（ｅ）において、受光領域を開口したレジスト膜
３４およびＳｉＯ□膜７をマスクにして、基板内にＰ＋
を注入して受光領域３を形成する。

Ｐ＋の注入条件は、エネルギー３００　ＫｅＶ、ドーズ
量３　Ｘ　１０　”　ｃｍ”である。

この際、ポリシリコン膜６が膜厚１５００人と薄いため
Ｐ＋は貫通し、　５ｉ０２膜７には膜厚５０００Ａと厚
いためＰ＋は遮断されるため、受光領域３はＳｉＯ□膜
７に自己整合して形成される。

つぎに、受光領域３のフォトダイオードの暗電流を抑え
るために、受光領域３のｎ型表面と熱酸化のＳｉｎ、膜
５との界面準位からの電荷を抑えることを目的として、
ｎ型の受光領域３の表面にｐ型不純物をドープしてｐ型
頭域３ｐを形成する。

そのためにレジスト膜４４と前記パターニングされたポ
リシリコン膜６をマスクにして９例えば。

Ｂ＋をエネルギー２５　ＫｅＶ、ドーズ量ｌＸｌ０”Ｃ
Ｆ”で注入する。

第４図（ｆ）はレジスト膜４４を除去した図である。

以上の工程により、この例もトランスファゲートのゲー
ト長は選択的に生成されたレジスト膜４１のみにより決
定されるため、トランスファゲートのしきい値は安定し
、また、自己整合の工程を用いてＣＣＤに特有な界面準
位による暗電流を抑えることができる。

第３図および第４図の実施例で用いた５ｉｎ２膜７の代
わりに、シリサイド膜等の導電膜、あるいは導電膜と酸
化膜の多層膜で形成すると、シリサイド膜が遮光膜の役
目をなし、　ＣＣＤのスミア特性を向上することができ
る。

〔発明の効果〕

以上説明したように本発明によれば、トランスファゲー
トのゲート長のばらつきを低減して均一なゲート長を確
保できるようになり、トランスファゲートのしきい値電
圧を安定化することができた。

また、チャネルストップ領域やＣＣＤレジスタの埋込チ
ャネル層がトランスファゲートに自己整合して形成され
るため、製造プロセスの余裕を増大することができた。

さらに、フォトダイオードの暗電流を抑える工程を自己
整合により行えるようになった。

【図面の簡単な説明】

第１図（ａｌ、　（ｂ）は第３（第１）本発明の一実施
例を説明する固体撮像装置の平面図とＡ−Ａ断面図。 第２図（ａ）〜（ｋ）は第４（第２）本発明の一実施例
の製造工程説明図。 第３図（ａ）〜げ）は第５の発明の一実施例を説明する
断面図。 第４図（ａ）〜げ）は第６の発明の一実施例を説明する
断面図。 第５図（ａ）、　（ｂ）は従来例を説明する固体撮像装
置の平面図Ａ−Ａと断面図である。 図において。 ｌはｎ−３ｉ基板。 ２はｐ型ウェル。 ３はフォトダイオードのｎ型受光領域。 ４はＣＣＤレジスタのｎ型埋込チャネル層。 ５はゲート絶縁膜で５ｉＯｚ膜。 ６はトランスファゲートでポリシリコン膜。 ７はエツチングマスク膜または注入マスク膜で５ｉＯｚ
膜。 ８はＣＣＤレジスタのストレージ電極。 ９はＣＣＤレジスタのバリア電極 ＩＯはトランスファゲート兼 ＣＣＤレジスタのストレージ電極 実オ也例の平面図と断面図 第 図 づｒ　方色イダＩ＃Ｍｕｌ−オス名矢−日１”ｌ［ｕ第 ？ 図（千の？） 第５発昨の実施０づのど面図 第　３　囚 第 図

Claims (1)

1. 【特許請求の範囲】 １）一導電型半導体基板（２）内にその表面より、相互
   に間隔を開けて形成された反対導電型の受光領域（３）
   および反対導電型の埋込チャネル層（４）と、該受光領
   域（３）と該埋込チャネル層（４）の間の該基板上にゲ
   ート絶縁膜を介して形成されたトランスファゲート（６
   ）と、 該埋込チャネル層（４）上において、ゲート絶縁膜を介
   しかつ該トランスファゲート（６）に電気的に接続して
   形成されたストレージ電極（８）と、該埋込チャネル層
   （４）上において、ゲート絶縁膜を介しかつ該ストレー
   ジ電極（８）と層間絶縁膜を挟んで一部重畳して形成さ
   れたバリア電極（９）とを有することを特徴とする固体
   撮像装置。 ２）一導電型半導体基板（２）上にゲート絶縁膜（５）
   を形成する工程と、 該ゲート絶縁膜（５）上にトランスファゲート（６）を
   形成する工程と、 該トランスファゲート（６）および埋込チャネル層形成
   予定領域を開口したレジスト膜をマスクにして、該基板
   （２）内にその表面より反対導電型不純物を注入して埋
   込チャネル層（４）を形成する工程と、該トランスファ
   ゲート（６）および素子分離領域を開口したレジスト膜
   をマスクにして、該基板（２）内にその表面より一導電
   型不純物を注入してチャネルストップ領域を形成する工
   程と、 該トランスファゲート（６）および受光領域形成予定領
   域を開口したレジスト膜をマスクにして、該基板（２）
   内にその表面より反対導電型不純物を注入して受光領域
   （３）を形成する工程と、 該基板上に該ゲート絶縁膜（５）を介して、該トランス
   ファゲート（６）および該埋込チャネル層（４）上にス
   トレージ電極（８）を形成する工程と、 該埋込チャネル層（４）上において、ゲート絶縁膜を介
   しかつ該ストレージ電極（８）と層間絶縁膜を挟んで一
   部重畳してバリア電極（９）を形成する工程とを有する
   ことを特徴とする固体撮像装置の製造方法。 ３）一導電型半導体基板（２）内にその表面より、相互
   に間隔を開けて形成された反対導電型の受光領域（３）
   および反対導電型の埋込チャネル層（４）と、該受光領
   域（３）と該埋込チャネル層（４）の間の該基板上にゲ
   ート絶縁膜（５）を介して順に堆積されたトランスファ
   ゲート（６）およびエッチングマスク膜（７）の積層パ
   ターンと、 該埋込チャネル層（４）上において、該ゲート絶縁膜（
   ５）を介しかつ該エッチングマスク膜（７）の一部を覆
   って形成された導電膜からなるストレージ電極（８）と
   、 該埋込チャネル層（４）上において、ゲート絶縁膜を介
   しかつ該ストレージ電極（８）と層間絶縁膜を挟んで一
   部重畳して形成されたバリア電極（９）とを有し、 該エッチングマスク膜（７）は該導電膜に対して同一エ
   ッチング条件で耐蝕性を持つ材料からなり、該ストレー
   ジ電極（８）は該トランスファゲート（６）に電気的に
   接続されていることを特徴とする固体撮像装置。 ４）一導電型半導体基板（２）上にゲート絶縁膜（５）
   を形成する工程と、 該ゲート絶縁膜（５）上に順にトランスファゲート（６
   ）およびエッチングマスク膜（７）の積層パターンを形
   成する工程と、 該積層パターンおよび埋込チャネル層形成予定領域を開
   口したレジスト膜をマスクにして、該基板（２）内にそ
   の表面より反対導電型不純物を注入して埋込チャネル層
   （４）を形成する工程と、該積層パターンおよび素子分
   離領域を開口したレジスト膜をマスクにして、該基板（
   ２）内にその表面より一導電型不純物を注入してチャネ
   ルストップ領域を形成する工程と、 該積層パターンおよび受光領域形成予定領域を開口した
   レジスト膜をマスクにして、該基板（２）内にその表面
   より反対導電型不純物を注入して受光領域（３）を形成
   する工程と、 該基板上に該ゲート絶縁膜（５）を介して導電膜を被着
   し、該エッチングマスク膜（７）および該埋込チャネル
   層（４）上のストレージ電極（８）の形成予定領域を被
   覆したレジスト膜をエッチングマスクにして、該導電膜
   をエッチングしてストレージ電極（８）を形成する工程
   と、 該埋込チャネル層（４）上において、ゲート絶縁膜を介
   しかつ該ストレージ電極（８）と層間絶縁膜を挟んで一
   部重畳してバリア電極（９）を形成する工程とを有する
   ことを特徴とする固体撮像装置の製造方法。 ５）一導電型半導体基板（２）上にゲート絶縁膜（５）
   を形成する工程と、 該ゲート絶縁膜（５）上に順に導電膜（６）および注入
   マスク膜（７）を被着する工程と、 該注入マスク膜（７）をパターニングしてトランスファ
   ゲートの領域を残す工程と、 パターニングされた該注入マスク膜（７）および埋込チ
   ャネル層形成予定領域を開口したレジスト膜をマスクに
   して、該導電膜（６）を通して該基板（２）内にその表
   面より反対導電型不純物を注入し、パターニングされた
   該注入マスク膜（７）の片側に自己整合して埋込チャネ
   ル層（４）を形成する工程と、該導電膜（６）をパター
   ニングしてトランスファゲート兼ストレージ電極を形成
   する工程と、 該注入マスク膜（７）および受光領域形成予定領域を開
   口したレジスト膜をマスクにして、該基板（２）内にそ
   の表面より反対導電型不純物を注入し、パターニングさ
   れた該注入マスク膜（７）の他の側に自己整合して受光
   領域（３）を形成する工程とを有することを特徴とする
   固体撮像装置の製造方法。 ６）パターニングされた前記注入マスク膜（７）および
   受光領域形成予定領域を開口した前記レジスト膜をマス
   クにして、前記受光領域（３）の表面に一導電型不純物
   を導入する工程を有することを特徴とする請求項５記載
   の固体撮像装置の製造方法。 ７）前記注入マスク膜（７）が二酸化シリコン膜、シリ
   サイド膜、またはこれらの膜から構成される多層構造で
   あることを特徴とする請求項５あるいは６記載の固体撮
   像装置の製造方法。