JPS6031111B2 - 固体撮像素子の製法 - Google Patents
固体撮像素子の製法Info
- Publication number
- JPS6031111B2 JPS6031111B2 JP54123552A JP12355279A JPS6031111B2 JP S6031111 B2 JPS6031111 B2 JP S6031111B2 JP 54123552 A JP54123552 A JP 54123552A JP 12355279 A JP12355279 A JP 12355279A JP S6031111 B2 JPS6031111 B2 JP S6031111B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- control gate
- silicon nitride
- overflow
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000012535 impurity Substances 0.000 description 5
- -1 for example Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、固体撮像素子の製法特にそのブルーミング制
御の一つであるオーバーフロードレィン領域及びオーバ
ーフローコントロールゲート領域の形成方法に関するも
ので、特に高解像度を要求され光学系から制限された面
積内により多くの絵素数を集積する高集積固体撮像素子
に適用して好適ならしめんとするものである。
御の一つであるオーバーフロードレィン領域及びオーバ
ーフローコントロールゲート領域の形成方法に関するも
ので、特に高解像度を要求され光学系から制限された面
積内により多くの絵素数を集積する高集積固体撮像素子
に適用して好適ならしめんとするものである。
ＣＣＤ（電荷結合素子）等を用いた固体撮像素子におい
ては、ブルーミング制御するために受光に基づくセンサ
ー部での余剰電荷を流すオーバーフロードレィン領域が
設けられるが、このとき、センサー部とオーバーフロー
ドレィン領域間のオーバーフローコントロールゲート領
域のチャンネル長の精度が厳しく要求される。
ては、ブルーミング制御するために受光に基づくセンサ
ー部での余剰電荷を流すオーバーフロードレィン領域が
設けられるが、このとき、センサー部とオーバーフロー
ドレィン領域間のオーバーフローコントロールゲート領
域のチャンネル長の精度が厳しく要求される。
例えば第１図で示すように第１導露形の半導体基体１の
表面に第２導電形のオーバーフロードレィン領域２を設
け、このオーバーフロードレィン領域２を挟んでセンサ
ー部３側及びその反対側に夫々基体１より高濃度の第１
導電形のオーバーフローコントロールゲート領域４及び
チャンネルストッパー領域５を形成して成る固体撮像素
子においては、そのオーバーフローコントロールゲート
領域４のチャンネル長Ｌが大きい場合にはオーバーフロ
ーコントロールゲート領域４直下の表面電位少，はポテ
ンシャル分布６で示す如くゲート電極７に与えられる電
圧によって一義的に決定される。しかしながら、第２図
に示すように製造上の誤差でオーバーフローコントロー
ルゲート領域４のチャンネル長がＬ．′と小さく形成さ
れた場合にはオーバーフロ−ドレィン領域２の電位によ
りポテンシャル分布８で示す如くオーバーフローコント
ロールゲート領域４の表面電位が？２と変調され、セン
サー部に溜められる電荷に制限を与えてしまう。従って
、このオーバーフロードレィン領域２、オーバーフロー
コントロールゲート領域４及びチャンネルストッパー領
域５は第１図に示す如く夫々一定の中で高精度に形成さ
れねばならない。一方、従来このような各領域２，４，
５の製法は、第３図Ａ〜Ｃに示す如く第１導電形の半導
体基体１の表面に酸化膜（Ｓｉ０２）１０を形成して後
、この酸化膜１０上にオーバーフロードレイン領域に対
応する部分に窓孔１１を設けたホトレジスト層１２を形
成し、このホトレジスト層１２をマスクとして窓孔１１
に対応する部分の酸化膜をエッチング除去し、次に第２
導電形の不純物をイオン注入して高濃度のオーバーフロ
ードレィン領域２を形成し、次に再びホトレジスト層１
４を被着形成しオーバーフローコントロールゲート領域
からチャンネルストッパー領域にわたる部分に対応した
窓孔１３を形成して後、この窓孔１３を通じて第１導電
形の不純物をイオン注入してオーバーフロードレィン領
域２を挟む両側に夫々第１導電形のオーバーフローコン
トロールゲート領域４及びチャンネルストッパー領域５
を形成するようになされる。
表面に第２導電形のオーバーフロードレィン領域２を設
け、このオーバーフロードレィン領域２を挟んでセンサ
ー部３側及びその反対側に夫々基体１より高濃度の第１
導電形のオーバーフローコントロールゲート領域４及び
チャンネルストッパー領域５を形成して成る固体撮像素
子においては、そのオーバーフローコントロールゲート
領域４のチャンネル長Ｌが大きい場合にはオーバーフロ
ーコントロールゲート領域４直下の表面電位少，はポテ
ンシャル分布６で示す如くゲート電極７に与えられる電
圧によって一義的に決定される。しかしながら、第２図
に示すように製造上の誤差でオーバーフローコントロー
ルゲート領域４のチャンネル長がＬ．′と小さく形成さ
れた場合にはオーバーフロ−ドレィン領域２の電位によ
りポテンシャル分布８で示す如くオーバーフローコント
ロールゲート領域４の表面電位が？２と変調され、セン
サー部に溜められる電荷に制限を与えてしまう。従って
、このオーバーフロードレィン領域２、オーバーフロー
コントロールゲート領域４及びチャンネルストッパー領
域５は第１図に示す如く夫々一定の中で高精度に形成さ
れねばならない。一方、従来このような各領域２，４，
５の製法は、第３図Ａ〜Ｃに示す如く第１導電形の半導
体基体１の表面に酸化膜（Ｓｉ０２）１０を形成して後
、この酸化膜１０上にオーバーフロードレイン領域に対
応する部分に窓孔１１を設けたホトレジスト層１２を形
成し、このホトレジスト層１２をマスクとして窓孔１１
に対応する部分の酸化膜をエッチング除去し、次に第２
導電形の不純物をイオン注入して高濃度のオーバーフロ
ードレィン領域２を形成し、次に再びホトレジスト層１
４を被着形成しオーバーフローコントロールゲート領域
からチャンネルストッパー領域にわたる部分に対応した
窓孔１３を形成して後、この窓孔１３を通じて第１導電
形の不純物をイオン注入してオーバーフロードレィン領
域２を挟む両側に夫々第１導電形のオーバーフローコン
トロールゲート領域４及びチャンネルストッパー領域５
を形成するようになされる。
しかし、この従来製法においては第３図Ｃ′で示すよう
に第２のホトレジスト層１４の窓開け工程でのマスクず
れにより、オーバーフローコントロールゲート領域４の
チャンネル長の精度が不充分となり、例えば土１仏ｍの
ずれは許容されず、このため微細寸法のオーバーフロー
ドレイン領域、オーバーフローコントロールゲート領域
の形成が不可能となり高集積固体撮像素子が得られなか
った。本発明は、上述の点に鑑みセルフアラィンにてオ
ーバーフロードレィン領域、オーハーフローコントロー
ルゲート領域及びチャンネルストッパー領域等を高精度
に形成し高集積固体撮像素子の製造を可能ならしめた固
体撮像素子の製法を提供するものである。
に第２のホトレジスト層１４の窓開け工程でのマスクず
れにより、オーバーフローコントロールゲート領域４の
チャンネル長の精度が不充分となり、例えば土１仏ｍの
ずれは許容されず、このため微細寸法のオーバーフロー
ドレイン領域、オーバーフローコントロールゲート領域
の形成が不可能となり高集積固体撮像素子が得られなか
った。本発明は、上述の点に鑑みセルフアラィンにてオ
ーバーフロードレィン領域、オーハーフローコントロー
ルゲート領域及びチャンネルストッパー領域等を高精度
に形成し高集積固体撮像素子の製造を可能ならしめた固
体撮像素子の製法を提供するものである。
以下、本発明による固体撮像素子の製法をＮチャンネル
ＣＣＤインターライン型撮像素子に例をとって詳細説明
しよう。
ＣＣＤインターライン型撮像素子に例をとって詳細説明
しよう。
先づ、理解を容易にするために、第４図を用いてＮチャ
ンネルＣＣＤインターライン型撮像素子の概略を説明す
るに、領域３は絵素となるセンサー部、実斜線の施され
た領域５はチャンネルストッパー領域、２１はＣＣＤ構
造の垂直シフトレジスタを夫々示し、之等センサー部３
、チャンネルストッパー領域５及び垂直シフトレジスタ
２１は共通のＰ‐形半導体基体１上に形成される。
ンネルＣＣＤインターライン型撮像素子の概略を説明す
るに、領域３は絵素となるセンサー部、実斜線の施され
た領域５はチャンネルストッパー領域、２１はＣＣＤ構
造の垂直シフトレジスタを夫々示し、之等センサー部３
、チャンネルストッパー領域５及び垂直シフトレジスタ
２１は共通のＰ‐形半導体基体１上に形成される。
垂直シフトレジスタ２１は通常の如く各センサー部３の
数に対応して例えば２相のクロックパルスＪ，及び◇２
で駆動する転送部を有し、各？，及びＪ２が印加される
転送部は夫々トランスフアゲ−ト領域◇，Ｔとストレー
ジゲート領域？，Ｓ及びトランスフアゲート領域Ｊ２Ｔ
とストレージゲート領域０，Ｓを有して構成される。矢
印ａは電荷の転送方向である。各センサー部３とストレ
ージゲート領域◇，Ｓ又はぐぶ間には、ゲート領域ＳＴ
，又はＳＬが設けられ、このゲート領域ＳＴ，又はＳＬ
を通してセンサー部３よりの信号電荷をクロツクパルス
Ｊ，又はＪ２によって垂直シフトレジスタ２１に転送す
るようになされる。一方各センサー部３の垂直シフトレ
ジスタ２１とは反対側にオーバーフローコントロールゲ
ート領域４と共通のＮ十形オーバーフロードレィン領域
２が形成され、各センサー部３に発生した余剰電荷をこ
のゲート領域４を通じてオーバーフロードレィン領域２
に流される。しかして、本発明においては、特に第４図
のＡ−Ａ線上で示すオーバーフローコントロールゲート
領域４、オーバーフロードレィン領域２及びチャンネル
ストッパー領域５の形成を高精度に行なうもので、その
製法を第５図Ａ〜Ｇに示す。
数に対応して例えば２相のクロックパルスＪ，及び◇２
で駆動する転送部を有し、各？，及びＪ２が印加される
転送部は夫々トランスフアゲ−ト領域◇，Ｔとストレー
ジゲート領域？，Ｓ及びトランスフアゲート領域Ｊ２Ｔ
とストレージゲート領域０，Ｓを有して構成される。矢
印ａは電荷の転送方向である。各センサー部３とストレ
ージゲート領域◇，Ｓ又はぐぶ間には、ゲート領域ＳＴ
，又はＳＬが設けられ、このゲート領域ＳＴ，又はＳＬ
を通してセンサー部３よりの信号電荷をクロツクパルス
Ｊ，又はＪ２によって垂直シフトレジスタ２１に転送す
るようになされる。一方各センサー部３の垂直シフトレ
ジスタ２１とは反対側にオーバーフローコントロールゲ
ート領域４と共通のＮ十形オーバーフロードレィン領域
２が形成され、各センサー部３に発生した余剰電荷をこ
のゲート領域４を通じてオーバーフロードレィン領域２
に流される。しかして、本発明においては、特に第４図
のＡ−Ａ線上で示すオーバーフローコントロールゲート
領域４、オーバーフロードレィン領域２及びチャンネル
ストッパー領域５の形成を高精度に行なうもので、その
製法を第５図Ａ〜Ｇに示す。
本発明は、先づ第６図Ａ及びＢで示す如くＰ‐形半導体
基体１上に例えば３００Ａ程度の酸化シリコン層（Ｓｉ
０２）２２を被着形成し、この酸化シリコン層２２上に
例えば５００Ａ程度の窒化シリコン層（Ｓｉ３Ｎ４）２
３をＣＶＤ法（化学気相成長）により被看形成する。次
に、窒化シリコン層２３上にホトレジスト層２４を彼着
し、このホトレジスト届２４に対して爾後形成すべきチ
ャンネルストッパー領域５及びオーバーフローコントロ
ールゲート領域４に対応する位置に互に所定間隔を保持
して窓孔２５及び２６を形成する。そして、このホトレ
ジスト層２４をマスクとして、各窓孔２５及び２６の酸
化シリコン層２２及び窒化シリコン層２３を介してＰ形
不純物例えばボロソをイオン注入し、窓孔２５及び２６
に対応した基体１の表面にＰ形のチャンネルストッパー
領域５及びオーバーフローコントロールゲート領域４を
形成する（第５図Ｃ及びＣ′）。第５図Ｃ′は第５図Ｃ
の工程における平面図で第４図と同様にＡ−Ａ線上を含
む主要部全体の平面図である。次に、ホトレジスト層２
４をマスクとして窓孔２５及び２６に臨む窒化シリコン
層２３を部分的にエッチング除去して後、ホトレジスト
層２４を除き、残った窒化シリコン層２３をマスクとし
て選択酸化処理を施し、非マスク部から基体１に例えば
２０００Ａ程度の厚い酸化シリコン層２７を成長する。
基体１上に例えば３００Ａ程度の酸化シリコン層（Ｓｉ
０２）２２を被着形成し、この酸化シリコン層２２上に
例えば５００Ａ程度の窒化シリコン層（Ｓｉ３Ｎ４）２
３をＣＶＤ法（化学気相成長）により被看形成する。次
に、窒化シリコン層２３上にホトレジスト層２４を彼着
し、このホトレジスト届２４に対して爾後形成すべきチ
ャンネルストッパー領域５及びオーバーフローコントロ
ールゲート領域４に対応する位置に互に所定間隔を保持
して窓孔２５及び２６を形成する。そして、このホトレ
ジスト層２４をマスクとして、各窓孔２５及び２６の酸
化シリコン層２２及び窒化シリコン層２３を介してＰ形
不純物例えばボロソをイオン注入し、窓孔２５及び２６
に対応した基体１の表面にＰ形のチャンネルストッパー
領域５及びオーバーフローコントロールゲート領域４を
形成する（第５図Ｃ及びＣ′）。第５図Ｃ′は第５図Ｃ
の工程における平面図で第４図と同様にＡ−Ａ線上を含
む主要部全体の平面図である。次に、ホトレジスト層２
４をマスクとして窓孔２５及び２６に臨む窒化シリコン
層２３を部分的にエッチング除去して後、ホトレジスト
層２４を除き、残った窒化シリコン層２３をマスクとし
て選択酸化処理を施し、非マスク部から基体１に例えば
２０００Ａ程度の厚い酸化シリコン層２７を成長する。
すなわち、丁度チャンネルストッパー領域５及びオーバ
ーフローコントロールゲート領域４上に厚い酸化シリコ
ン層２７を成長せしめる（第５図Ｄ及びＥ）。次に、窒
化シリコン層２３を除去して後（第５図Ｆ）、ホトレジ
スト層２８を全面に被着し、このホトレジスト層２８に
対して厚い酸化シリコン層２７の一部を含み且つチャン
ネルストッパー領域５及びオーバーフローコントロール
ゲート領域４間に対応する部分に窓孔２９を形成する。
ーフローコントロールゲート領域４上に厚い酸化シリコ
ン層２７を成長せしめる（第５図Ｄ及びＥ）。次に、窒
化シリコン層２３を除去して後（第５図Ｆ）、ホトレジ
スト層２８を全面に被着し、このホトレジスト層２８に
対して厚い酸化シリコン層２７の一部を含み且つチャン
ネルストッパー領域５及びオーバーフローコントロール
ゲート領域４間に対応する部分に窓孔２９を形成する。
そして、この窓孔２９を通してＮ型不純物例えばリンＰ
又はヒ素船をイオン注入し基体１の表面にＮ＋形のオー
バーフロードレィン領域２を形成する（第５図Ｇ及び〇
）。第５図Ｇは第５図Ｇの工程における平面図で第４図
と同様にＡ−Ａ線上を含む主要全体の平面図である。こ
こで、リンィオンＰ十又はひ素イオンＡｓ＋は飛程が短
かいため２０００Ａの厚い酸化シリコン膜２７下には打
込まれず、チャンネルストッパー領域５とオーバーフロ
ーコントロールゲート領域４間のオーバーフロードレイ
ン領域部のみに打込まれる。即ちこのオーバーフロード
レィン領域２と、チャンネルストッパー領域５及びオー
バーフローコントロールゲート領域４とが所謂セルフア
ラィンで形成される。又、この第５図Ｇの工程でのホト
レジスト層２８は単に垂直シフトレジスタ２１及びセン
サー部３へのりンィオンＰ＋又はヒ素イオンＡｓ十の打
ち込みを防ぐもので、オーバーフロードレィン領域２に
対するマスク合せ誤差、即ち窓孔２９のマスク合せ誤差
は土１仏ｍを許容され実用上問題がない。第５図Ｇのオ
ーバーフロードレィン形成以後の工程は通常と同様の工
程を経るもので、その説明は省略する。尚、上例では表
面チャンネル型のＣＣＤ撮像素子に適用した場合である
が、埋込みチャンネル型ＣＣＤ撮像素子にも当然適用で
きる。
又はヒ素船をイオン注入し基体１の表面にＮ＋形のオー
バーフロードレィン領域２を形成する（第５図Ｇ及び〇
）。第５図Ｇは第５図Ｇの工程における平面図で第４図
と同様にＡ−Ａ線上を含む主要全体の平面図である。こ
こで、リンィオンＰ十又はひ素イオンＡｓ＋は飛程が短
かいため２０００Ａの厚い酸化シリコン膜２７下には打
込まれず、チャンネルストッパー領域５とオーバーフロ
ーコントロールゲート領域４間のオーバーフロードレイ
ン領域部のみに打込まれる。即ちこのオーバーフロード
レィン領域２と、チャンネルストッパー領域５及びオー
バーフローコントロールゲート領域４とが所謂セルフア
ラィンで形成される。又、この第５図Ｇの工程でのホト
レジスト層２８は単に垂直シフトレジスタ２１及びセン
サー部３へのりンィオンＰ＋又はヒ素イオンＡｓ十の打
ち込みを防ぐもので、オーバーフロードレィン領域２に
対するマスク合せ誤差、即ち窓孔２９のマスク合せ誤差
は土１仏ｍを許容され実用上問題がない。第５図Ｇのオ
ーバーフロードレィン形成以後の工程は通常と同様の工
程を経るもので、その説明は省略する。尚、上例では表
面チャンネル型のＣＣＤ撮像素子に適用した場合である
が、埋込みチャンネル型ＣＣＤ撮像素子にも当然適用で
きる。
埋込みチャンネル型の場合には、例えば第５図を例にと
れば第５図Ａの工程の前段、又は第５図Ｆの工程の後段
でＮ形不純物をイオン注入しＮ‐形の埋込チャンネル領
域を形成するようになす。又、上例ではＮチャンネルＣ
ＣＤ撮像素子に適用したがＰチャンネルＣＣＤ撮像素子
でも同様である。
れば第５図Ａの工程の前段、又は第５図Ｆの工程の後段
でＮ形不純物をイオン注入しＮ‐形の埋込チャンネル領
域を形成するようになす。又、上例ではＮチャンネルＣ
ＣＤ撮像素子に適用したがＰチャンネルＣＣＤ撮像素子
でも同様である。
上述せる本発明によれば、オーバーフロードレィン領域
２、オーバーフローコントロールゲート領域４及びチャ
ンネルストッパー領域５を選択酸化技術の利用により所
謂セルファラィンで形成することができ、従って各領域
２，４，５特にオーバーフローコントロールゲート領域
４のチャンネル長がばらつきなく一定に形成できる。
２、オーバーフローコントロールゲート領域４及びチャ
ンネルストッパー領域５を選択酸化技術の利用により所
謂セルファラィンで形成することができ、従って各領域
２，４，５特にオーバーフローコントロールゲート領域
４のチャンネル長がばらつきなく一定に形成できる。
このため、従来技術では不充分であった微細寸法の各領
域２，４，５の形成が可能となり高集積固体撮像素子、
例えば１インチ系１チップのＣＣＤカラーカメラ用の撮
像素子の製造を可能ならしめるものである。
域２，４，５の形成が可能となり高集積固体撮像素子、
例えば１インチ系１チップのＣＣＤカラーカメラ用の撮
像素子の製造を可能ならしめるものである。
第１図及び第２図は夫々本発明の説明に供するポテンシ
ャル図、第３図は従来の製法例を示す工程図、第４図は
本発明に適用される固体撮像素子の概略的平面図、第５
図Ａ〜Ｇは本発明による製法例を示す工程図で第４図の
Ａ−Ａ線上における断面図、第６図Ｃ′は第５図Ｃの工
程での第４図と同機の平面図、第５図Ｇ′は第５図Ｇの
工程での第４図と同様の平面図である。 １は半導体、２はオーバーフロードレィン領域、４はオ
ーバーフローコントロールゲート領域、５はチャンネル
ストッパー領域、２２，２７は酸化シリコン層、２３は
窒化シリコン層である。 第１図 第２図 第３図 第４図 第５図
ャル図、第３図は従来の製法例を示す工程図、第４図は
本発明に適用される固体撮像素子の概略的平面図、第５
図Ａ〜Ｇは本発明による製法例を示す工程図で第４図の
Ａ−Ａ線上における断面図、第６図Ｃ′は第５図Ｃの工
程での第４図と同機の平面図、第５図Ｇ′は第５図Ｇの
工程での第４図と同様の平面図である。 １は半導体、２はオーバーフロードレィン領域、４はオ
ーバーフローコントロールゲート領域、５はチャンネル
ストッパー領域、２２，２７は酸化シリコン層、２３は
窒化シリコン層である。 第１図 第２図 第３図 第４図 第５図
Claims (1)
- １ 半導体基体上に酸化シリコン層と窒化シリコン層を
順次被着する工程と、前記窒化シリコン層上に形成した
マスクを用いて前記２層を介してイオン注入し前記基体
中にチヤンネルストツパー領域とオーバーフローコント
ロールゲート領域を形成する工程と、前記マスクを用い
て前記窒化シリコン層を部分的に除去した後、残つた窒
化シリコン層をマスクとして酸化処理を施して非マスク
部から前記基体に厚い酸化シリコン層を成長させる工程
と、前記窒化シリコン層を除去した後、前記厚い酸化シ
リコン層の一部を覆い前記チヤンネルストツパー領域と
オーバーフローコントロールゲート領域間に対応する開
口を有するマスクを設け、イオン注入してオーバーフロ
ードレイン領域を形成する工程を有して成る固体撮像素
子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54123552A JPS6031111B2 (ja) | 1979-09-26 | 1979-09-26 | 固体撮像素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54123552A JPS6031111B2 (ja) | 1979-09-26 | 1979-09-26 | 固体撮像素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5646571A JPS5646571A (en) | 1981-04-27 |
| JPS6031111B2 true JPS6031111B2 (ja) | 1985-07-20 |
Family
ID=14863419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54123552A Expired JPS6031111B2 (ja) | 1979-09-26 | 1979-09-26 | 固体撮像素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031111B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57190353A (en) * | 1981-05-19 | 1982-11-22 | Fujitsu Ltd | Manufacture of solid-state image pick-up device |
| KR100239460B1 (ko) * | 1992-02-15 | 2000-01-15 | 김영환 | 고체 촬상장치의 제조방법 |
-
1979
- 1979-09-26 JP JP54123552A patent/JPS6031111B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5646571A (en) | 1981-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100268930B1 (ko) | 박막트랜지스터의 구조 및 그 제조방법 | |
| US4786955A (en) | Semiconductor device with source and drain depth extenders and a method of making the same | |
| JPS61212057A (ja) | Ｃｃｄの製造法 | |
| GB2080024A (en) | Semiconductor Device and Method for Fabricating the Same | |
| JPS6031111B2 (ja) | 固体撮像素子の製法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| KR100209750B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
| JPS6115588B2 (ja) | ||
| US4133099A (en) | Method of manufacturing a charge transfer device | |
| US4196507A (en) | Method of fabricating MNOS transistors having implanted channels | |
| JPH02304974A (ja) | 固体撮像素子の製造方法 | |
| JPH02105460A (ja) | 固体撮像装置の製造方法 | |
| JP2723854B2 (ja) | 固体撮像装置及びその製造方法 | |
| US20050145889A1 (en) | Solid state image pickup device and its manufacture method | |
| JPH0666450B2 (ja) | フレーム転送撮像装置において、表面チャンネルに組合わされたアンチブルーミングダイオードを製造する方法 | |
| JPH0992812A (ja) | 半導体装置の製造方法 | |
| JP2798318B2 (ja) | 半導体装置及びその製造方法 | |
| KR930008534B1 (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| JPH03136348A (ja) | 不揮発性メモリ素子の製造方法 | |
| JP3141691B2 (ja) | 冷却赤外線固体撮像素子の製造方法 | |
| JP2001308309A (ja) | 固体撮像素子及びその製造方法 | |
| JPS6057965A (ja) | 固体撮像装置の製造方法 | |
| JPS5935186B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08250700A (ja) | 固体撮像素子の製造方法および固体撮像素子 |