JPS61144051A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS61144051A
JPS61144051A JP26795984A JP26795984A JPS61144051A JP S61144051 A JPS61144051 A JP S61144051A JP 26795984 A JP26795984 A JP 26795984A JP 26795984 A JP26795984 A JP 26795984A JP S61144051 A JPS61144051 A JP S61144051A
Authority
JP
Japan
Prior art keywords
wiring
metallic layer
integrated circuit
semiconductor integrated
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26795984A
Other languages
English (en)
Inventor
Hirotaka Nishira
西羅　博隆
Hideo Kameda
亀田　英夫
Koichi Hayamizu
早水　弘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26795984A priority Critical patent/JPS61144051A/ja
Publication of JPS61144051A publication Critical patent/JPS61144051A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路に係り、特に高感反な回路
における電界または光による悪影響を除去した遮へい構
造に関するものである。
〔従来の技術〕
従来の半導体集積回路においては、半導体基板上に設け
られた金属層は素子相互間の配縁の目的で使用されてい
た。
〔発明が解決しようとする問題点〕
上記のような従来の半導体集積回路においては、配線お
よび素子等が外部の電界または光に対して露出しており
無防備であったため、電界または元４　により動作上あ
るいは特性上悪影響を及ぼす欠点があった。
この発明は、上記の問題点を解消するためになされたも
ので、電界または光等の外部の影響を遮へいすることの
できる半導体集積回路を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体集積回路は、素子および配線を金
属層で覆い、かつ、金属層を一定電位に保持したもので
ある。
〔作用〕
この発明においては、金属層は集積回路の配線および素
子を覆（・、かつ一定電位とされ【いるため、外部の電
界または元を遮へいすることができるＯ 〔実施例〕 第１図、第２図はこの発明の一実施例を示す半導体集積
回路の平面図および断面図である。これらの図において
、１は半導体基板、２は配線用金属層、３は前記配線用
金属層２のうちで、一定電位に接続されている配線部分
、４は前記配線用金属層２の上に設げられた絶縁層、５
は前記絶縁層４の上に設けられた金属層、６は前記配線
部分３と金属層Ｓを接続するスルーホールである。
第１図、第２図に示すように、一定電位とされた金属層
５により半導体集積回路中の素子および配線は外部より
遮へいされており、外部の電界または光による悪影響な
受けることがない。
なお、上記実施例では、金属層５を一定電位にするため
にスルーホール６を用いたが、この発明はこれに限らず
その他の手段、例えば外部よりボンディングすることで
接続してもよい。
〔発明の効果〕
この発明は以上説明したとおり、配線および素子を金属
層で榎って金属層を一定電位にした運へい構造を半導体
集積回路中にとり入れたため、素子自体の外部の電界ま
たは光による悪影響を受けない集積回路が安１ｉＫ得ら
れる効果がある。
【図面の簡単な説明】
１ＩＬ１図、第２図はこの発明の一実施例を示す半導体
集積回路の平面図および拡大部分断面図である。 図において、１は半導体基板、２は配線用金属層、３は
配線部分、４は絶縁層、５は金属層である。 なお、各図面中同−符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に複数の金属層を備えた半導体集積回路に
    おいて、前記金属層のうちの１層を一定電位としたこと
    を特徴とする半導体集積回路。
JP26795984A 1984-12-17 1984-12-17 半導体集積回路 Pending JPS61144051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26795984A JPS61144051A (ja) 1984-12-17 1984-12-17 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26795984A JPS61144051A (ja) 1984-12-17 1984-12-17 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS61144051A true JPS61144051A (ja) 1986-07-01

Family

ID=17451969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26795984A Pending JPS61144051A (ja) 1984-12-17 1984-12-17 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS61144051A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818095A (en) * 1992-08-11 1998-10-06 Texas Instruments Incorporated High-yield spatial light modulator with light blocking layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818095A (en) * 1992-08-11 1998-10-06 Texas Instruments Incorporated High-yield spatial light modulator with light blocking layer

Similar Documents

Publication Publication Date Title
JPS55111151A (en) Integrated circuit device
JPS61144051A (ja) 半導体集積回路
JPS55120152A (en) Semiconductor device
JP2705408B2 (ja) 混成集積回路装置
JPS63253659A (ja) 厚膜混成集積回路装置
JPS6239036A (ja) ハイブリツドｉｃ
JPH0546310Y2 (ja)
JPS61286722A (ja) 受光素子シ−ルド構体
JPS61144042A (ja) 半導体集積回路
JPH03224286A (ja) 導電層を利用したフレキシブル配線基板
JPS63147339A (ja) 半導体装置
JPH0225276Y2 (ja)
JPH07142818A (ja) リードレスチップキャリア及びその製造方法
JPS63110646A (ja) フオトデイテクタ部を有する集積回路の実装構造
JP2001119186A (ja) 電子部品のシールド材料及びシールド構造
JPS62121095A (ja) スクリ−ン印刷用マスク
JPH03236244A (ja) 半導体装置
JPH07249843A (ja) 多層プリント配線板
JPH03283640A (ja) Ｉｃパッケージ
JPH04223361A (ja) 電子部品搭載用基板
IT8412666A0 (it) Procedimento per la fabbricazione di contatti metallici per componenti elettronici e contatti ottenuti mediante tale procedimento
JPH01187966A (ja) 半導体装置
JPH01151297A (ja) 複合回路基板
JPH06275984A (ja) セラミック配線板
JPH0378288A (ja) 半導体装置