JPH01187966A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01187966A JPH01187966A JP1286988A JP1286988A JPH01187966A JP H01187966 A JPH01187966 A JP H01187966A JP 1286988 A JP1286988 A JP 1286988A JP 1286988 A JP1286988 A JP 1286988A JP H01187966 A JPH01187966 A JP H01187966A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- resistor
- substrate
- semiconductor resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板にイオン注入等により作られる
半導体抵抗を備えた半導体基板に関し、特に半導体基板
の表面から裏面にかけてイオン注入層を設け、半導体抵
抗の電極を半導体基板の表面と裏面に設置するようにし
た半導体装置において、回路構造の小型、簡略化のため
の改良に係るものである。
半導体抵抗を備えた半導体基板に関し、特に半導体基板
の表面から裏面にかけてイオン注入層を設け、半導体抵
抗の電極を半導体基板の表面と裏面に設置するようにし
た半導体装置において、回路構造の小型、簡略化のため
の改良に係るものである。
半導体抵抗を備えた従来の半導体装置の概要構成の断面
図を第３図に示す。また、第４図は抵抗を用いた増幅器
のバイアス回路の一例の回路図でめる。
図を第３図に示す。また、第４図は抵抗を用いた増幅器
のバイアス回路の一例の回路図でめる。
図において、（１）は半導体基板、（２）は半導体基板
（１）に設けられた半導体抵抗、（３）は半導体抵抗＋
２１ Ｊ：に設けられた電極、（５）は半導体基板（１
）の表面と裏面を貫通して穿設された貫通孔、（４１は
半導体基板（１）の裏面全面から貫通孔（５）内を埋め
て、電極（３）の一方と電気的に接続された接地金属層
で、グランドに接地されている。
（１）に設けられた半導体抵抗、（３）は半導体抵抗＋
２１ Ｊ：に設けられた電極、（５）は半導体基板（１
）の表面と裏面を貫通して穿設された貫通孔、（４１は
半導体基板（１）の裏面全面から貫通孔（５）内を埋め
て、電極（３）の一方と電気的に接続された接地金属層
で、グランドに接地されている。
しかして、上記半導体抵抗（２）は第４図に示す艮、。
Ｒ２のようなマイクロ波集積回路のバイアス回路に良く
利用される。
利用される。
従来の半導体抵抗を備えた半導体装置の場合、抵抗の一
方の電極は必ずグランドに接地されなければならず、マ
イクロ波回路のパターン配置をする場合は、電極の一方
の近接部に貫通孔を配Ｉしたり、又は組立時に金ワイヤ
等でグランド面と接地できるように、金ワイヤボンディ
ング用パッドを配置する必要があった。このためマイク
ロ波回路のパターン配置の自由度が制限されチップ面積
亦欠き（なるなどの問題点があった。
方の電極は必ずグランドに接地されなければならず、マ
イクロ波回路のパターン配置をする場合は、電極の一方
の近接部に貫通孔を配Ｉしたり、又は組立時に金ワイヤ
等でグランド面と接地できるように、金ワイヤボンディ
ング用パッドを配置する必要があった。このためマイク
ロ波回路のパターン配置の自由度が制限されチップ面積
亦欠き（なるなどの問題点があった。
この発明の目的とするところは上記のような問題点を解
消するためになされたもので半導体抵抗の構造を可能な
限り小型化し得るようにした、この種の半導体装置を提
供することである。
消するためになされたもので半導体抵抗の構造を可能な
限り小型化し得るようにした、この種の半導体装置を提
供することである。
この発明に係る半導体装置は半導体抵抗をイオン注入法
等により半導体基板の表面から裏面にかけて形成し半導
体基板の表面及び裏面に電極をそれぞれ設け、裏面電極
と裏面の接地金属層を電気的に接続して必要な抵抗を形
成させるようにしたものである。
等により半導体基板の表面から裏面にかけて形成し半導
体基板の表面及び裏面に電極をそれぞれ設け、裏面電極
と裏面の接地金属層を電気的に接続して必要な抵抗を形
成させるようにしたものである。
この発明における半導体装置は、半導体抵抗を半導体基
板の表面から裏面にかけて形成し、半導体基板の表裏両
面にそれぞれ電極を設け、裏面電極と接地金属層を電気
的に接続するため、グランド接地用の貫通孔やポンディ
ングパッドが不要となり、回路構成の大幅な小型化、パ
ターン配置の自由度の向上を達成し得るのである。
板の表面から裏面にかけて形成し、半導体基板の表裏両
面にそれぞれ電極を設け、裏面電極と接地金属層を電気
的に接続するため、グランド接地用の貫通孔やポンディ
ングパッドが不要となり、回路構成の大幅な小型化、パ
ターン配置の自由度の向上を達成し得るのである。
第１図はこの発明に係る抵抗を備えた半導体装置の一実
施例を模式的に示す断面図である。
施例を模式的に示す断面図である。
図において、（１）は半導体基板、（２）は半導体抵抗
、（３）は電極＆（４１は接地金属層である。
、（３）は電極＆（４１は接地金属層である。
半導体基板（１）にはその表面と裏面の間に必要な抵抗
値が得られるように設計された半導体抵抗（２）がイオ
ン注入法等により形成されており、その半導体抵抗（２
）の基板表面側と基板裏面側には電極（３）がそれぞれ
設けられている。
値が得られるように設計された半導体抵抗（２）がイオ
ン注入法等により形成されており、その半導体抵抗（２
）の基板表面側と基板裏面側には電極（３）がそれぞれ
設けられている。
また、半導体基板（１）の裏面側に設けられた電極＋３
３は半導体基板（１）の裏面全体を被っている接地金属
層（４）と電気的に接続されている。
３は半導体基板（１）の裏面全体を被っている接地金属
層（４）と電気的に接続されている。
欠に作用について説明する。
上記構造による半導体抵抗（２）は半導体基板（１）の
表面から裏面の間に形成され、さらに裏面側電極（３）
と接地金属層（４）が電気的に接続されることから半導
体抵抗（２）の一方の電極（３）をグランドに接地する
ために設けていた半導体基板（１）の貫通孔や金ワイヤ
ボンディング用パッドは不要となり、結果的に回路構成
の大幅な小型化、パターン配置の自由度の向とを達成で
きる。
表面から裏面の間に形成され、さらに裏面側電極（３）
と接地金属層（４）が電気的に接続されることから半導
体抵抗（２）の一方の電極（３）をグランドに接地する
ために設けていた半導体基板（１）の貫通孔や金ワイヤ
ボンディング用パッドは不要となり、結果的に回路構成
の大幅な小型化、パターン配置の自由度の向とを達成で
きる。
なお、上記実施例では半導体抵抗（２）を半導体基板（
１）の表裏両面間に設けたが、第２図中の実施例に示す
ように半導体抵抗（２）を半導体基板ｆｉｌの表面から
任意の深まで形成し、半導体基板（１）の裏面から適宜
エツチング等を施して半導体抵抗（２）の大きさを調整
し、その後、電極（３）を形成してもよい。
１）の表裏両面間に設けたが、第２図中の実施例に示す
ように半導体抵抗（２）を半導体基板ｆｉｌの表面から
任意の深まで形成し、半導体基板（１）の裏面から適宜
エツチング等を施して半導体抵抗（２）の大きさを調整
し、その後、電極（３）を形成してもよい。
以上のように、この発明によれば半導体基板の表面から
裏面にかけて半導体抵抗を形成し、半導体基板の表裏両
面に電極を設け、さらに裏面側電極と接地金属層を電気
的に接続することから、半導体抵抗の一方の電極をグラ
ンドに接地するために設けていた＃−醇体基板の貫通孔
や、金ワイヤボンディング用パッドは不要となり、結果
的に装置構成の為集積化、回路構成の大幅な小型化が可
能で、パターン配置の自由度の向上を達成できるなどの
優れた特徴を有するものである。
裏面にかけて半導体抵抗を形成し、半導体基板の表裏両
面に電極を設け、さらに裏面側電極と接地金属層を電気
的に接続することから、半導体抵抗の一方の電極をグラ
ンドに接地するために設けていた＃−醇体基板の貫通孔
や、金ワイヤボンディング用パッドは不要となり、結果
的に装置構成の為集積化、回路構成の大幅な小型化が可
能で、パターン配置の自由度の向上を達成できるなどの
優れた特徴を有するものである。
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図はこの発明の他の実施例を示す半導体装置
の断面図、第３図は従来の半導体装置を示す断面図、第
４図は抵抗を用いた増幅器のバイアス回路の一例を示す
図である。 図において（１）は半導体基板、（２）は半導体抵抗。 （３）は電極、（４１は接地金属層である。なお１図中
。 同一符号は同一、又は相当部分を示す。
面図、第２図はこの発明の他の実施例を示す半導体装置
の断面図、第３図は従来の半導体装置を示す断面図、第
４図は抵抗を用いた増幅器のバイアス回路の一例を示す
図である。 図において（１）は半導体基板、（２）は半導体抵抗。 （３）は電極、（４１は接地金属層である。なお１図中
。 同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体基板の表面から裏面にかけて半導体抵抗を有し
、上記半導体抵抗の上記半導体基板両面側に電極を有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286988A JPH01187966A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286988A JPH01187966A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187966A true JPH01187966A (ja) | 1989-07-27 |
Family
ID=11817425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1286988A Pending JPH01187966A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594993A (ja) * | 1991-10-02 | 1993-04-16 | Mitsubishi Electric Corp | 半導体素子 |
-
1988
- 1988-01-22 JP JP1286988A patent/JPH01187966A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594993A (ja) * | 1991-10-02 | 1993-04-16 | Mitsubishi Electric Corp | 半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465007A (en) | High frequency transistor with reduced parasitic inductance | |
| JPH01187966A (ja) | 半導体装置 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JP2001308226A (ja) | 半導体装置 | |
| JPS62269349A (ja) | 半導体装置 | |
| JP2520511B2 (ja) | 高周波半導体装置 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP3481353B2 (ja) | 集積回路用基板およびその製造方法 | |
| JPH03283641A (ja) | セラミックパッケージ | |
| JPS624332A (ja) | 半導体集積回路装置 | |
| JP2778357B2 (ja) | マルチチップモジュール | |
| JPH01112793A (ja) | 回路基板 | |
| JPS63237535A (ja) | 混成集積回路 | |
| JPH04320041A (ja) | 厚膜混成集積回路 | |
| JPS6125222B2 (ja) | ||
| JP2718609B2 (ja) | 電子部品収納用パッケージ | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH07115149A (ja) | 混成集積回路部品 | |
| JPH05315867A (ja) | 半導体装置 | |
| JPH06101613B2 (ja) | 混成集積回路 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH0496354A (ja) | 半導体集積回路チップとこれの実装方法 | |
| JPH04162549A (ja) | 半導体パッケージ |