JP3481353B2 - 集積回路用基板およびその製造方法 - Google Patents

集積回路用基板およびその製造方法

Info

Publication number
JP3481353B2
JP3481353B2 JP15677795A JP15677795A JP3481353B2 JP 3481353 B2 JP3481353 B2 JP 3481353B2 JP 15677795 A JP15677795 A JP 15677795A JP 15677795 A JP15677795 A JP 15677795A JP 3481353 B2 JP3481353 B2 JP 3481353B2
Authority
JP
Japan
Prior art keywords
substrate
circuit
dielectric substrate
ground
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15677795A
Other languages
English (en)
Other versions
JPH08330522A (ja
Inventor
昭宏 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP15677795A priority Critical patent/JP3481353B2/ja
Publication of JPH08330522A publication Critical patent/JPH08330522A/ja
Application granted granted Critical
Publication of JP3481353B2 publication Critical patent/JP3481353B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路用基板および
その製造方法に関し、さらに詳細には、構成素子として
抵抗、インダクタあるいはキャパシタなどを含み、通信
分野などにおいて使用されるモノリシック・マイクロ波
集積回路(Monolithic Microwave
Integrated Circuit:MMIC)
あるいはマイクロ波IC(Microwave Int
egrated Circuit:MIC)のようなマ
イクロ波用の集積回路やミリ波用の集積回路などの高周
波用の集積回路用基板およびその製造方法に関する。
【0002】
【従来の技術】従来、MMICやMICなどのマイクロ
波用の集積回路やミリ波用の集積回路などの高周波用の
集積回路においては、図3に示すように、集積回路用の
基板たる所定の厚さを備えた誘電体基板100の上面に
薄膜の抵抗(以下、「薄膜抵抗」と称す。)や薄膜のキ
ャパシタ(以下、「薄膜キャパシタ」と称す。)などの
回路102を形成していた。
【0003】また、回路102のグラウンド面は、誘電
体基板100の下面に導体膜104を着膜することによ
り形成していた。
【0004】
【発明が解決しようとする課題】ところで、誘電体基板
上に形成する回路の伝送線路は、誘電体基板の厚さが薄
いほど、またその誘電率が高いほど、幅を狭くすること
が可能であり、回路を小型化することができることが知
られている。
【0005】しかしながら、回路の小型化を図るために
誘電体基板の厚さをあまり薄くすると、製造工程におい
て誘電体基板が割れてしまう恐れがありその取り扱いが
困難であるため、誘電体基板は約200μm以上の厚さ
が必要であった。このため、回路の小型化を図るにあた
って、誘電体基板の厚さに起因する限界があるという問
題点があった。
【0006】また、回路の小型化を図るために誘電率が
高い誘電体基板を用いることも提案されているが、誘電
率の高い誘電体基板は表面が粗く、高周波用の集積回路
において必要とされる薄膜キャパシタの製作が極めて困
難であるという新たな問題点があった。
【0007】本発明は、従来の技術の有するこのような
種々の問題点に鑑みてなされたものであり、その目的と
するところは、伝送線路の幅を狭くすることを可能と
し、それにより回路の小型化を図ることのできる集積回
路用基板およびその製造方法を提供しようとするもので
ある。
【0008】また、本発明の目的とするところは、集積
回路用基板の表面を平坦化し、薄膜キャパシタを形成可
能とした集積回路用基板およびその製造方法を提供しよ
うとするものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、取り扱いにおいて破損する恐れがない所
定の厚さ(例えば、約200μm以上の厚さ)を備えた
Siや金属材料などの低抵抗材料からなり、回路のグラ
ウンド面として構成されるグラウンド用基板の表面に、
ガラスなどの誘電体よりなる厚さが非常に薄い(例え
ば、約30〜50μmの厚さ)薄層状の誘電体基板を接
合するようにしたものである。
【0010】
【課題を解決するための手段】即ち、本発明による請求
項1に記載の集積回路用基板においては、表面に回路を
形成する集積回路用基板において、所定の厚さを備えた
低抵抗材料からなり、回路のグラウンド面として構成さ
れる回路のグラウンド用基板と、上記グラウンド用基板
の表面に接合され、上面に回路が形成される薄層状の誘
電体基板とを有し、上記回路のグラウンド用基板の表面
に、上記誘電体基板を密着させ、上記誘電体基板の表面
に緩衝板を配置し、上記グラウンド用基板と上記緩衝板
とにそれぞれ電極を配置して電界をかけ、上記グラウン
ド用基板と上記誘電体基板とが陽極接合されたようにし
たものである。また、本発明による請求項2に記載の集
積回路用基板においては、表面に回路を形成する集積回
路用基板において、低抵抗材料からなり、回路のグラウ
ンド面として構成される約200μm以上の厚さのグラ
ウンド用基板と、上記グラウンド用基板の表面に接合さ
れ、上面に回路が形成される約30〜50μmの厚さの
誘電体基板とを有し、上記グラウンド用基板に用いる材
料は、上記誘電体基板に用いる材料の膨張係数と同程度
の膨張係数の材料であり、上記誘電体基板の上面に形成
される回路は、上記誘電体基板の所定箇所を除去して形
成されるスルーホールに配線を通して上記グラウンド基
板と接続可能なものであるようにしたものである。
【0011】また、本発明による集積回路用基板の製造
方法においては、表面に回路を形成する集積回路用基板
の製造方法において、所定の厚さを備えた低抵抗材料よ
り構成される回路のグラウンド用基板の表面に、薄層状
の誘電体基板を密着させ、上記誘電体基板の表面に緩衝
板を配置し、上記グラウンド用基板と上記緩衝板とにそ
れぞれ電極を配置して電界をかけ、上記グラウンド用基
板と上記誘電体基板とを陽極接合するようにしたもので
ある。
【0012】ここで、緩衝板は、例えば、0.5mmほ
どの厚さのものを用いればよく、その材料としては、誘
電体基板としてガラスを用いる場合にはガラスを用いる
ことができる。
【0013】
【作用】集積回路用基板を構成する、例えば、厚さ約3
0〜50μmの薄層状の誘電体基板上に回路を構成する
ことができるので、回路の伝送線路の幅を狭くすること
が可能となり、それにより回路の小型化を図ることがで
きる。
【0014】また、誘電体基板としてガラスを用いた場
合には、その表面を平坦化することができるので、回路
として薄膜キャパシタを形成することができる。
【0015】ところで、集積回路用基板にスルーホール
を形成する際には、一般に集積回路用基板の厚さが薄い
ほどスルーホールを微細に形成することができる。
【0016】本発明によれば、エッチングなどにより薄
層状の誘電体基板の所定箇所を除去することによりスル
ーホールを形成することができるので、極めて微細なス
ルーホールの形成が可能となる。
【0017】そして、エッチングなどにより薄層状の誘
電体基板の所定箇所を除去して形成したスルーホールに
配線を通して、回路とグラウンド用基板とを接続すれば
よい。
【0018】
【実施例】以下、図面に基づいて、本発明による集積回
路用基板およびその製造方法を詳細に説明するものとす
る。
【0019】なお、図3と同一あるいは相当する構成に
は、本発明の理解を容易にするとともに説明を簡略化す
るために、図3と同一の符号を付して示すこととする。
【0020】図1には本発明の一実施例による集積回路
用基板が示されており、集積回路用基板10は、回路1
02のグラウンド面として構成されるSiや金属材料な
どの低抵抗材料からなる、例えば、厚さが約200μm
以上のグラウンド用基板12と、グラウンド用基板12
の上面12aに接合された、例えば、厚さが約30〜5
0μmの極めて薄い薄層状の誘電体基板14とよりな
り、誘電体基板14の上面14aに薄膜抵抗や薄膜キャ
パシタなどの回路102が形成される。
【0021】この誘電体基板14の材料は特に限定され
ないが、本実施例においてはガラスを用いており、ガラ
スの中でも極めて薄い薄層状の板状体を作成できる硼珪
酸ガラスが望ましい。
【0022】ここで、Siや金属材料からなるグラウン
ド用基板12の上面12aに、硼珪酸ガラスからなる誘
電体基板14を接合して集積回路用基板10を形成する
には、例えば、図2に示すようにして、誘電体基板14
の破損を防止しながら、所謂、陽極接合を行う。
【0023】即ち、Siや金属材料からなるグラウンド
用基板12の上面12aに、硼珪酸ガラスからなる薄層
状の誘電体基板14を密着させ、誘電体基板14の上面
に誘電体基板14を保護するための緩衝板としてのガラ
ス板(厚さは、例えば、0.5mm程度である。)16
を配置する。そして、グラウンド側電極18によりグラ
ウンド用基板12を上方へ押すとともに、陽極側電極2
0でガラス板16を下方へ押すことにより、グラウンド
用基板12と誘電体基板14とを密着させながら電界を
かける。
【0024】ここで、陽極側電極20により直接に誘電
体基板14を押すと、薄層状の誘電体基板14が破損す
る恐れがあるが、ガラス板16を介して誘電体基板14
を押すことにより誘電体基板14の破損が防止され、誘
電体基板14を破損することなくグラウンド用基板12
と誘電体基板14との密着を保持しながら陽極接合を行
うことができる。
【0025】なお、陽極接合とは、例えば、Siとガラ
スとを接合する場合において、Siとガラスとを密着さ
せて電界をかけると、Siとガラスとの界面でイオンが
移動して両者の接合が行われるというものである。
【0026】また、グラウンド用基板12に用いる材料
としては、誘電体基板14として用いる材料の膨張係数
と同程度の材料を選択することが好ましい。
【0027】従って、誘電体基板14としてガラス(線
膨張係数:5〜7×10-6)を用いる場合には、グラウ
ンド用基板12としてはSi(線膨張係数:4.2×1
-6)を用いることができるのは勿論であるが、コバー
ル(Fe−Ni−Co合金、線膨張係数:5.3×10
-6)やCu−W(線膨張係数:6.5〜9×10-6)な
どのような膨張係数の低い金属材料も用いることができ
る。
【0028】上記したように、集積回路用基板10にお
いては、集積回路用基板10を構成する、例えば、厚さ
約30〜50μmの薄層状の誘電体基板14上に回路1
02を構成することができるので、回路102の伝送線
路の幅を狭くすることが可能となり、それにより回路1
02の小型化を図ることができる。
【0029】また、誘電体基板14としてガラスを用い
た場合には、その表面を平坦化することができるので、
回路102として薄膜キャパシタを形成することができ
る。
【0030】さらに、エッチングなどにより薄層状の誘
電体基板14の所定箇所を除去することによりスルーホ
ールを形成することができるので、極めて微細なスルー
ホールの形成が可能となる。
【0031】そして、エッチングなどにより薄層状の誘
電体基板14の所定箇所を除去して形成したスルーホー
ルに配線を通して、回路102とグラウンド用基板12
とを接続すればよい。
【0032】さらに、デジタル回路においてもクロック
数が高くなると、伝送線路をマイクロ波回路的に取り扱
う必要があるため、本発明はマイクロ波用の集積回路や
ミリ波用の集積回路などの高周波用の集積回路用基板と
してばかりでなく、デジタル回路の集積回路用基板とし
ても応用できる。
【0033】なお、上記した実施例においては、グラン
ド用基板12と誘電体基板14とを陽極接合により接合
したが、これに限られものははなく、接合剤(接着剤、
ガラスペーストなど)などを用いて接合するようにして
もよいが、接合剤を用いると高周波特性が悪化するの
で、接合剤は高周波用の集積回路用基板には用いないこ
とが好ましい。
【0034】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
【0035】取り扱いにおいて破損する恐れがない所定
の厚さ(例えば、約200μm以上の厚さ)を備えたS
iや金属材料などの低抵抗材料からなり、回路のグラウ
ンド面として構成されるグラウンド用基板の表面に、ガ
ラスなどの誘電体よりなる厚さが非常に薄い(例えば、
約30〜50μmの厚さ)薄層状の誘電体基板を接合す
るようにしたため、集積回路用基板を構成する、例え
ば、厚さ約30〜50μmの薄層状の誘電体基板上に回
路を構成することができるので、回路の伝送線路の幅を
狭くすることが可能となり、それにより回路の小型化を
図ることができる。
【0036】また、誘電体基板としてガラスを用いた場
合には、その表面を平坦化することができるので、回路
として薄膜キャパシタを形成することができる。
【0037】即ち、本発明によれば、伝送線路の幅を狭
くすることを可能とし、それにより回路の小型化を図る
ことを可能とした集積回路用基板およびその製造方法を
提供することができるという優れた効果を奏する。
【0038】また、本発明によれば、集積回路用基板の
表面を平坦化することができ、薄膜キャパシタを形成可
能とした集積回路用基板およびその製造方法を提供する
ことができるという優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例による集積回路基板に回路を
形成した状態の断面構造を示す説明図である。
【図2】本発明の一実施例による集積回路基板を製造す
るための陽極接合の方法を示す説明図である。
【図3】従来の集積回路基板に回路を形成した状態の断
面構造を示す説明図である。
【符号の説明】
10 集積回路基板 12 グラウンド用基板 14 誘電体基板 16 ガラス板 18 グラウンド側電極 20 陽極側電極 102 回路
フロントページの続き (56)参考文献 特開 平6−188438(JP,A) 特開 平5−136383(JP,A) 特開 平5−226660(JP,A) 特開 平1−238066(JP,A) 特開 昭63−142851(JP,A) 特開 平5−109823(JP,A) 実開 昭55−56016(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01L 23/15 H01L 27/04 H01L 27/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に回路を形成する集積回路用基板に
    おいて、 所定の厚さを備えた低抵抗材料からなり、回路のグラウ
    ンド面として構成される回路のグラウンド用基板と、 前記グラウンド用基板の表面に接合され、上面に回路が
    形成される薄層状の誘電体基板とを有し、 前記回路のグラウンド用基板の表面に、前記誘電体基板
    を密着させ、前記誘電体基板の表面に緩衝板を配置し、
    前記グラウンド用基板と前記緩衝板とにそれぞれ電極を
    配置して電界をかけ、前記グラウンド用基板と前記誘電
    体基板とが陽極接合されたことを特徴とする集積回路用
    基板。
  2. 【請求項2】 表面に回路を形成する集積回路用基板に
    おいて、 低抵抗材料からなり、回路のグラウンド面として構成さ
    れる約200μm以上の厚さのグラウンド用基板と、 前記グラウンド用基板の表面に接合され、上面に回路が
    形成される約30〜50μmの厚さの誘電体基板とを有
    し、 前記グラウンド用基板に用いる材料は、前記誘電体基板
    に用いる材料の膨張係数と同程度の膨張係数の材料であ
    り、 前記誘電体基板の上面に形成される回路は、前記誘電体
    基板の所定箇所を除去して形成されるスルーホールに配
    線を通して前記グラウンド基板と接続可能なものである
    ことを特徴とする集積回路用基板。
  3. 【請求項3】 表面に回路を形成する集積回路用基板の
    製造方法において、 所定の厚さを備えた低抵抗材料より構成される回路のグ
    ラウンド用基板の表面に、薄層状の誘電体基板を密着さ
    せ、前記誘電体基板の表面に緩衝板を配置し、前記グラ
    ウンド用基板と前記緩衝板とにそれぞれ電極を配置して
    電界をかけ、前記グラウンド用基板と前記誘電体基板と
    を陽極接合することを特徴とする集積回路用基板の製造
    方法。
  4. 【請求項4】 前記低抵抗材料はSiであり、前記誘電
    体基板は硼珪酸ガラスであり、前記緩衝板はガラスであ
    る請求項3記載の集積回路用基板の製造方法。
JP15677795A 1995-05-31 1995-05-31 集積回路用基板およびその製造方法 Expired - Fee Related JP3481353B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15677795A JP3481353B2 (ja) 1995-05-31 1995-05-31 集積回路用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15677795A JP3481353B2 (ja) 1995-05-31 1995-05-31 集積回路用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08330522A JPH08330522A (ja) 1996-12-13
JP3481353B2 true JP3481353B2 (ja) 2003-12-22

Family

ID=15635094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15677795A Expired - Fee Related JP3481353B2 (ja) 1995-05-31 1995-05-31 集積回路用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3481353B2 (ja)

Also Published As

Publication number Publication date
JPH08330522A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
JPH05266808A (ja) 空中経路によって補償されたマイクロ波装置
US5431987A (en) Noise filter
US5576577A (en) Multi-layer lead-frame for a semiconductor device
CA1301949C (en) Device for interconnection and protection of a bare microwave componentchip
JP3481353B2 (ja) 集積回路用基板およびその製造方法
US6884656B2 (en) Semiconductor device having a flip-chip construction
JP2603310B2 (ja) 高周波集積回路用パッケージ
CN111106087B (zh) 连接结构及其形成方法
JP2836536B2 (ja) 誘電体フィルタ及びこれを実装した実装体
JP3290060B2 (ja) セラミックパッケージの構造
JP3306331B2 (ja) 誘電体フィルタ
JP2768873B2 (ja) マイクロ波集積回路及びその製造方法
JP2802375B2 (ja) 電気素子・光素子混載回路の周波数特性伸張法
JP3029929B2 (ja) ノイズ・フィルタ
CN1244970A (zh) 集成电子结构
JP3170017B2 (ja) 半導体装置
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JP2661004B2 (ja) 誘電体フィルタ
JPH08213810A (ja) 誘電体共振器
JPH03175805A (ja) 高周波半導体装置
JPH06125202A (ja) 誘電体フィルタとその通過帯域幅調整方法
JP2004153165A (ja) 半導体素子収納用パッケージ及びその実装構造
JP2556044Y2 (ja) 電子素子搭載基板
JPH05183306A (ja) トリプレート構造の誘電体基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees