JPH06275984A - セラミック配線板 - Google Patents
セラミック配線板Info
- Publication number
- JPH06275984A JPH06275984A JP6179793A JP6179793A JPH06275984A JP H06275984 A JPH06275984 A JP H06275984A JP 6179793 A JP6179793 A JP 6179793A JP 6179793 A JP6179793 A JP 6179793A JP H06275984 A JPH06275984 A JP H06275984A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- ceramic substrate
- carrier plate
- ceramic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】この発明は、セラミック基板の機械的強度や設
計上の自由度を劣化させることなく十分なシールド効果
を得られるとともに、低融点半田を使用することによる
半田フィレット部の熱ストレスに対する強度劣化も防止
し得るセラミック配線板を提供することを目的としてい
る。 【構成】一方面に回路素子が実装されるとともにスルー
ホールランドパターン21が形成されたセラミック基板
11と、このセラミック基板11のスルーホールランド
パターン21に半田22付けされるシールド14,15
と、セラミック基板11の他方面に設けられた地導体に
前記半田22よりも低融点の半田23で半田付けされる
導電性材料でなるキャリアプレート12とを備えてい
る。
計上の自由度を劣化させることなく十分なシールド効果
を得られるとともに、低融点半田を使用することによる
半田フィレット部の熱ストレスに対する強度劣化も防止
し得るセラミック配線板を提供することを目的としてい
る。 【構成】一方面に回路素子が実装されるとともにスルー
ホールランドパターン21が形成されたセラミック基板
11と、このセラミック基板11のスルーホールランド
パターン21に半田22付けされるシールド14,15
と、セラミック基板11の他方面に設けられた地導体に
前記半田22よりも低融点の半田23で半田付けされる
導電性材料でなるキャリアプレート12とを備えてい
る。
Description
【0001】
【産業上の利用分野】この発明は、特にマイクロ波回路
等を構成するのに好適するセラミック配線板の改良に関
する。
等を構成するのに好適するセラミック配線板の改良に関
する。
【0002】
【従来の技術】周知のように、近年のセラミック基板を
用いた回路は、小型化の要求から、薄膜,厚膜の技術進
歩により、ハイブリットIC(集積回路)として多様化
してきているが、その大半がUHF帯までの周波数帯域
に対しての需要であって、その構成としては、セラミッ
ク基板にリードを半田付けし全体を樹脂で固定するもの
である。ところが、このような構成の場合、マイクロ波
帯では、アースがハイブリットICと基板とで同電位に
ならず、使用することができないという不都合がある。
用いた回路は、小型化の要求から、薄膜,厚膜の技術進
歩により、ハイブリットIC(集積回路)として多様化
してきているが、その大半がUHF帯までの周波数帯域
に対しての需要であって、その構成としては、セラミッ
ク基板にリードを半田付けし全体を樹脂で固定するもの
である。ところが、このような構成の場合、マイクロ波
帯では、アースがハイブリットICと基板とで同電位に
ならず、使用することができないという不都合がある。
【0003】そこで、導波管等の機械的強度が要求され
るアルミダイカストのシャーシと、マイクロ波回路が構
成されたセラミック基板と、マイクロ波回路に特有のシ
ールドとを固定する手段として、従来より図2(a),
(b)に示す構成が考えられている。すなわち、図中符
号11はセラミック基板で、一方の面にマイクロ波回路
を構成するための図示しない各種の回路素子が表面実装
され半田付けされている。このセラミック基板11は、
その他方面に設けられた地導体を、上記回路素子の表面
実装に使用した半田よりも融点の低い低温半田が印刷形
成されたキャリアプレート12に接触させるようにし
て、キャリアプレート12上に搭載されている。
るアルミダイカストのシャーシと、マイクロ波回路が構
成されたセラミック基板と、マイクロ波回路に特有のシ
ールドとを固定する手段として、従来より図2(a),
(b)に示す構成が考えられている。すなわち、図中符
号11はセラミック基板で、一方の面にマイクロ波回路
を構成するための図示しない各種の回路素子が表面実装
され半田付けされている。このセラミック基板11は、
その他方面に設けられた地導体を、上記回路素子の表面
実装に使用した半田よりも融点の低い低温半田が印刷形
成されたキャリアプレート12に接触させるようにし
て、キャリアプレート12上に搭載されている。
【0004】また、このキャリアプレート12上には、
セラミック基板11の周囲を囲むように2つのシールド
13,14が搭載されている。これらのシールド13,
14は、セラミック基板11の周囲においてキャリアプ
レート12に接触されるとともに、その一部がセラミッ
ク基板11に形成された透孔11a,11bを遊挿し
て、キャリアプレート12に接触されている。
セラミック基板11の周囲を囲むように2つのシールド
13,14が搭載されている。これらのシールド13,
14は、セラミック基板11の周囲においてキャリアプ
レート12に接触されるとともに、その一部がセラミッ
ク基板11に形成された透孔11a,11bを遊挿し
て、キャリアプレート12に接触されている。
【0005】そして、セラミック基板11及びシールド
13,14を搭載したキャリアプレート12が、図示し
ないリフロー槽に通されて自動半田付けされることによ
り、セラミック基板11の地導体とキャリアプレート1
2とが半田15付けされるとともに、シールド13,1
4とキャリアプレート12とが半田15付けされて、こ
こに、セラミック配線板16が形成される。
13,14を搭載したキャリアプレート12が、図示し
ないリフロー槽に通されて自動半田付けされることによ
り、セラミック基板11の地導体とキャリアプレート1
2とが半田15付けされるとともに、シールド13,1
4とキャリアプレート12とが半田15付けされて、こ
こに、セラミック配線板16が形成される。
【0006】この場合、シールド13,14は、キャリ
アプレート12には半田15付けされるが、セラミック
基板11には透孔11a,11bにより非接触であるた
め、シールド13,14によりセラミック基板11に対
して機械的ストレスが加わらないように考慮されてい
る。その後、キャリアプレート12をねじ17を介して
シャーシ18に螺着することにより、マイクロ波回路が
構成される。
アプレート12には半田15付けされるが、セラミック
基板11には透孔11a,11bにより非接触であるた
め、シールド13,14によりセラミック基板11に対
して機械的ストレスが加わらないように考慮されてい
る。その後、キャリアプレート12をねじ17を介して
シャーシ18に螺着することにより、マイクロ波回路が
構成される。
【0007】このように構成されたマイクロ波回路にお
けるアースを流れる電流の経路は、入力ポート19とな
るシャーシ18に形成された貫通孔18aの周囲から、
キャリアプレート12の貫通孔12aの周囲を経て、セ
ラミック基板11のキャリアプレート12側面の導体に
移り、出力ポート20となるキャリアプレート12の貫
通孔12bの周囲を経て、シャーシ18に形成された貫
通孔18bの周囲に移行する。
けるアースを流れる電流の経路は、入力ポート19とな
るシャーシ18に形成された貫通孔18aの周囲から、
キャリアプレート12の貫通孔12aの周囲を経て、セ
ラミック基板11のキャリアプレート12側面の導体に
移り、出力ポート20となるキャリアプレート12の貫
通孔12bの周囲を経て、シャーシ18に形成された貫
通孔18bの周囲に移行する。
【0008】このとき、セラミック基板11の地導体と
キャリアプレート12との接続は半田15によって行な
われ、キャリアプレート12とシャーシ18との接続は
金属材料同士のねじ17止めであるため、入力ポート1
9及び出力ポート20となる各貫通孔12a,12b,
18a,18bの周囲で、マイクロ波帯でも良好な接続
をとることができる。
キャリアプレート12との接続は半田15によって行な
われ、キャリアプレート12とシャーシ18との接続は
金属材料同士のねじ17止めであるため、入力ポート1
9及び出力ポート20となる各貫通孔12a,12b,
18a,18bの周囲で、マイクロ波帯でも良好な接続
をとることができる。
【0009】しかしながら、上記のような構成の従来の
セラミック配線板16では、シールド13,14のシー
ルド効果を高めるために、セラミック基板11の透孔1
1a,11bを大きくする必要があり、セラミック基板
11の機械的強度が劣化するという問題が生じている。
特に、セラミック基板11を多面取りで分割する場合、
分割時に透孔11a,11bに沿って割れてしまうとい
う問題が多く発生している。
セラミック配線板16では、シールド13,14のシー
ルド効果を高めるために、セラミック基板11の透孔1
1a,11bを大きくする必要があり、セラミック基板
11の機械的強度が劣化するという問題が生じている。
特に、セラミック基板11を多面取りで分割する場合、
分割時に透孔11a,11bに沿って割れてしまうとい
う問題が多く発生している。
【0010】また、セラミック基板11上における各種
回路素子の配置も、透孔11a,11bの数を減らすよ
うに工夫して配置する必要があることから、結局、セラ
ミック基板11の形状が透孔11a,11bによって左
右されることになり、経済的な寸法及び形状に任意に設
定することが困難で、コストアップにつながるという不
都合もある。さらに、半田フィレットを必要とするシー
ルド13,14とキャリアプレート12との半田15付
けにおいて、Bi(ビスマス)等の不純物がはいった低
融点半田を使用するため、高融点半田を使用した場合に
比して半田フィレット部の熱ストレスに対する強度が劣
化するという欠点も生じる。
回路素子の配置も、透孔11a,11bの数を減らすよ
うに工夫して配置する必要があることから、結局、セラ
ミック基板11の形状が透孔11a,11bによって左
右されることになり、経済的な寸法及び形状に任意に設
定することが困難で、コストアップにつながるという不
都合もある。さらに、半田フィレットを必要とするシー
ルド13,14とキャリアプレート12との半田15付
けにおいて、Bi(ビスマス)等の不純物がはいった低
融点半田を使用するため、高融点半田を使用した場合に
比して半田フィレット部の熱ストレスに対する強度が劣
化するという欠点も生じる。
【0011】
【発明が解決しようとする課題】以上のように、従来の
セラミック配線板では、シールドのアースをとるために
セラミック基板に透孔を形成しているので、セラミック
基板の機械的強度が劣化するとともに、セラミック基板
の設計上の自由度が損なわれるという問題を有してい
る。また、シールドとキャリアプレートとを低融点半田
で接続していることから、シールドの半田フィレット部
の熱ストレスに対する強度が劣化するという問題もあ
る。
セラミック配線板では、シールドのアースをとるために
セラミック基板に透孔を形成しているので、セラミック
基板の機械的強度が劣化するとともに、セラミック基板
の設計上の自由度が損なわれるという問題を有してい
る。また、シールドとキャリアプレートとを低融点半田
で接続していることから、シールドの半田フィレット部
の熱ストレスに対する強度が劣化するという問題もあ
る。
【0012】そこで、この発明は上記事情を考慮してな
されたもので、セラミック基板の機械的強度や設計上の
自由度を劣化させることなく十分なシールド効果を得ら
れるとともに、低融点半田を使用することによる半田フ
ィレット部の熱ストレスに対する強度劣化も防止し得る
極めて良好なセラミック配線板を提供することを目的と
する。
されたもので、セラミック基板の機械的強度や設計上の
自由度を劣化させることなく十分なシールド効果を得ら
れるとともに、低融点半田を使用することによる半田フ
ィレット部の熱ストレスに対する強度劣化も防止し得る
極めて良好なセラミック配線板を提供することを目的と
する。
【0013】
【課題を解決するための手段】この発明に係るセラミッ
ク配線板は、一方面に回路素子が実装されるとともにス
ルーホールランドパターンが形成されたセラミック基板
と、このセラミック基板のスルーホールランドパターン
に半田付けされるシールドと、セラミック基板の他方面
に設けられた地導体に低融点の半田で半田付けされる導
電性材料でなるキャリアプレートとを備えるようにした
ものである。
ク配線板は、一方面に回路素子が実装されるとともにス
ルーホールランドパターンが形成されたセラミック基板
と、このセラミック基板のスルーホールランドパターン
に半田付けされるシールドと、セラミック基板の他方面
に設けられた地導体に低融点の半田で半田付けされる導
電性材料でなるキャリアプレートとを備えるようにした
ものである。
【0014】
【作用】上記のような構成によれば、シールドのアース
をセラミック基板のスルーホールによりとるため、従来
のようにセラミック基板に透孔を形成する必要がなくな
り、セラミック基板の機械的強度や設計上の自由度が劣
化することを防止することができる。また、スルーホー
ル間隔をマイクロ波帯の波長に対して十分に小さくする
ことにより、十分なシールド効果を得ることができるよ
うになる。さらに、熱容量の大きいキャリアプレートの
半田付けは、熱容量の大きい分、低融点半田を使用し、
マイクロ波回路を構成する回路素子やシールドの半田付
けと同時に行なうことを可能にしている。
をセラミック基板のスルーホールによりとるため、従来
のようにセラミック基板に透孔を形成する必要がなくな
り、セラミック基板の機械的強度や設計上の自由度が劣
化することを防止することができる。また、スルーホー
ル間隔をマイクロ波帯の波長に対して十分に小さくする
ことにより、十分なシールド効果を得ることができるよ
うになる。さらに、熱容量の大きいキャリアプレートの
半田付けは、熱容量の大きい分、低融点半田を使用し、
マイクロ波回路を構成する回路素子やシールドの半田付
けと同時に行なうことを可能にしている。
【0015】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図1(a),(b)において、
図2(a),(b)と同一部分には同一符号を付して示
している。すなわち、セラミック基板11のマイクロ波
回路を構成する各種の回路素子が表面実装された一方の
面上には、スルーホールランドパターン21が形成され
ており、このスルーホールランドパターン21上にシー
ルド13,14がそれぞれ実装され、一般的な半田[例
えばSn(錫)が63%,Pb(鉛)が37%の共晶半
田等]22により半田付けされている。また、セラミッ
ク基板11の他方面に設けられた地導体は、上記半田2
2よりも低融点の半田23によってキャリアプレート1
2に半田付けされ、セラミック配線板16が構成されて
いる。
照して詳細に説明する。図1(a),(b)において、
図2(a),(b)と同一部分には同一符号を付して示
している。すなわち、セラミック基板11のマイクロ波
回路を構成する各種の回路素子が表面実装された一方の
面上には、スルーホールランドパターン21が形成され
ており、このスルーホールランドパターン21上にシー
ルド13,14がそれぞれ実装され、一般的な半田[例
えばSn(錫)が63%,Pb(鉛)が37%の共晶半
田等]22により半田付けされている。また、セラミッ
ク基板11の他方面に設けられた地導体は、上記半田2
2よりも低融点の半田23によってキャリアプレート1
2に半田付けされ、セラミック配線板16が構成されて
いる。
【0016】このように構成されたセラミック基板16
によれば、信号は入力ポート19から導入されセラミッ
ク基板11上のマイクロ波回路で増幅等の信号処理を受
けた後、出力ポート20から導出される。また、アース
電流は、シャーシ18に形成された貫通孔18aの周囲
から、キャリアプレート12の貫通孔12aの周囲を経
て、セラミック基板11のキャリアプレート12側面の
導体に移り、キャリアプレート12の貫通孔12bの周
囲を経て、シャーシ18に形成された貫通孔18bの周
囲に移行する。
によれば、信号は入力ポート19から導入されセラミッ
ク基板11上のマイクロ波回路で増幅等の信号処理を受
けた後、出力ポート20から導出される。また、アース
電流は、シャーシ18に形成された貫通孔18aの周囲
から、キャリアプレート12の貫通孔12aの周囲を経
て、セラミック基板11のキャリアプレート12側面の
導体に移り、キャリアプレート12の貫通孔12bの周
囲を経て、シャーシ18に形成された貫通孔18bの周
囲に移行する。
【0017】さらに、シールド13,14のアースは、
セラミック基板11のスルーホールを介して地導体と同
電位となる。このため、スルーホールの間隔をマイクロ
波帯信号の波長に対して十分小さくすれば、従来に比べ
て大幅にシールド効果を高めることができる。例えば1
2GHz帯では、セラミック基板11の波長短縮率を考
慮しても2mm間隔程度の小径のスルーホールを配置す
ればよく、この間隔はセラミック基板11の厚み(0.
635mm)に対して十分大きな値であるため、セラミ
ック基板11が不用意に割れる等の事態が生じにくくな
り、セラミック基板11の機械的強度や設計上の自由度
を劣化させることなく十分なシールド効果を得ることが
できるようになる。
セラミック基板11のスルーホールを介して地導体と同
電位となる。このため、スルーホールの間隔をマイクロ
波帯信号の波長に対して十分小さくすれば、従来に比べ
て大幅にシールド効果を高めることができる。例えば1
2GHz帯では、セラミック基板11の波長短縮率を考
慮しても2mm間隔程度の小径のスルーホールを配置す
ればよく、この間隔はセラミック基板11の厚み(0.
635mm)に対して十分大きな値であるため、セラミ
ック基板11が不用意に割れる等の事態が生じにくくな
り、セラミック基板11の機械的強度や設計上の自由度
を劣化させることなく十分なシールド効果を得ることが
できるようになる。
【0018】また、半田フィレットを必要とするシール
ド13,14の半田22付けにおいても、従来に比して
半田材料の強度改善で熱ストレスに強い半田付けとな
り、セラミック基板11とキャリアプレート12との半
田23付けについても、キャリアプレート12の熱容量
の大きさに合わせて融点の低い半田を使用すれば、同一
の温度プロファイルで十分に半田を液状にすることがで
き、接合面積を増やすことが可能となり、マイクロ波回
路の回路素子とシールド13,14との半田22付けと
同時に半田付けすることが可能となる。なお、この発明
は上記実施例に限定されるものではなく、この外その要
旨を逸脱しない範囲で種々変形して実施することができ
る。
ド13,14の半田22付けにおいても、従来に比して
半田材料の強度改善で熱ストレスに強い半田付けとな
り、セラミック基板11とキャリアプレート12との半
田23付けについても、キャリアプレート12の熱容量
の大きさに合わせて融点の低い半田を使用すれば、同一
の温度プロファイルで十分に半田を液状にすることがで
き、接合面積を増やすことが可能となり、マイクロ波回
路の回路素子とシールド13,14との半田22付けと
同時に半田付けすることが可能となる。なお、この発明
は上記実施例に限定されるものではなく、この外その要
旨を逸脱しない範囲で種々変形して実施することができ
る。
【0019】
【発明の効果】以上詳述したようにこの発明によれば、
セラミック基板の機械的強度や設計上の自由度を劣化さ
せることなく十分なシールド効果を得られるとともに、
低融点半田を使用することによる半田フィレット部の熱
ストレスに対する強度劣化も防止し得る極めて良好なセ
ラミック配線板を提供することができる。
セラミック基板の機械的強度や設計上の自由度を劣化さ
せることなく十分なシールド効果を得られるとともに、
低融点半田を使用することによる半田フィレット部の熱
ストレスに対する強度劣化も防止し得る極めて良好なセ
ラミック配線板を提供することができる。
【図1】この発明に係るセラミック配線板の一実施例を
示す構成図。
示す構成図。
【図2】従来のセラミック配線板を示す構成図。
11…セラミック基板、12…キャリアプレート、1
3,14…シールド、15…半田、16…セラミック配
線板、17…ねじ、18…シャーシ、19…入力ポー
ト、20…出力ポート、21…スルーホールランドパタ
ーン、22,23…半田。
3,14…シールド、15…半田、16…セラミック配
線板、17…ねじ、18…シャーシ、19…入力ポー
ト、20…出力ポート、21…スルーホールランドパタ
ーン、22,23…半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 史朗 東京都港区三田一丁目4番28号 東芝ライ テック株式会社内
Claims (2)
- 【請求項1】 一方面に回路素子が実装されるとともに
スルーホールランドパターンが形成されたセラミック基
板と、このセラミック基板のスルーホールランドパター
ンに半田付けされるシールドと、前記セラミック基板の
他方面に設けられた地導体に半田付けされる導電性材料
でなるキャリアプレートとを具備してなることを特徴と
するセラミック配線板。 - 【請求項2】 前記セラミック基板の地導体とキャリア
プレートとを接続する半田は、前記セラミック基板のス
ルーホールランドパターンとシールドとを接続する半田
よりも融点の低い半田を使用することを特徴とする請求
項1記載のセラミック配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6179793A JPH06275984A (ja) | 1993-03-22 | 1993-03-22 | セラミック配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6179793A JPH06275984A (ja) | 1993-03-22 | 1993-03-22 | セラミック配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06275984A true JPH06275984A (ja) | 1994-09-30 |
Family
ID=13181460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6179793A Pending JPH06275984A (ja) | 1993-03-22 | 1993-03-22 | セラミック配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06275984A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130181A (ja) * | 2007-11-26 | 2009-06-11 | Necディスプレイソリューションズ株式会社 | 電子回路基板、電子回路基板のシールド方法および構造 |
-
1993
- 1993-03-22 JP JP6179793A patent/JPH06275984A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130181A (ja) * | 2007-11-26 | 2009-06-11 | Necディスプレイソリューションズ株式会社 | 電子回路基板、電子回路基板のシールド方法および構造 |
US8362370B2 (en) | 2007-11-26 | 2013-01-29 | Nec Display Solutions, Ltd. | Electronic circuit board and electronic circuit board shield method and construction |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4954929A (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
US5731960A (en) | Low inductance decoupling capacitor arrangement | |
JP3228841B2 (ja) | シールド装置 | |
US6542380B1 (en) | Dielectric coupling of electromagnetic energy to an external current return path | |
US4737597A (en) | Shield case | |
JPS6016701A (ja) | マイクロ波プリント板回路 | |
JPH06275984A (ja) | セラミック配線板 | |
KR20030064830A (ko) | 상호 연결체 | |
EP1104225B1 (en) | Surface mounting component and mounted structure of surface mounting component | |
JP2001223604A (ja) | 無線通信モジュール | |
US20030103341A1 (en) | Shielding structure for resonant circuit | |
JPH1012675A (ja) | シールド付き表面実装部品 | |
WO2001015225A1 (en) | A combined heat sink/electromagnetic shield | |
JP2661570B2 (ja) | 高周波装置 | |
JPH0639583A (ja) | 半田ペースト及び回路基板 | |
JPH04164358A (ja) | 入出力ピン付き厚膜印刷基板 | |
JP2553985Y2 (ja) | 電子部品 | |
JPH0546310Y2 (ja) | ||
JP2643113B2 (ja) | プリント配線基板 | |
JPH0870060A (ja) | セラミック多層パッケージ | |
JPS63288097A (ja) | 高周波回路基板 | |
JPH03250700A (ja) | 複合電気部品 | |
JPS62150902A (ja) | マイクロ波集積回路部品のア−ス構造 | |
JPH03224286A (ja) | 導電層を利用したフレキシブル配線基板 | |
JP2003007961A (ja) | 半導体装置の実装基板 |