JPH06275984A - セラミック配線板 - Google Patents
セラミック配線板Info
- Publication number
- JPH06275984A JPH06275984A JP6179793A JP6179793A JPH06275984A JP H06275984 A JPH06275984 A JP H06275984A JP 6179793 A JP6179793 A JP 6179793A JP 6179793 A JP6179793 A JP 6179793A JP H06275984 A JPH06275984 A JP H06275984A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- ceramic substrate
- carrier plate
- ceramic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】この発明は、セラミック基板の機械的強度や設
計上の自由度を劣化させることなく十分なシールド効果
を得られるとともに、低融点半田を使用することによる
半田フィレット部の熱ストレスに対する強度劣化も防止
し得るセラミック配線板を提供することを目的としてい
る。 【構成】一方面に回路素子が実装されるとともにスルー
ホールランドパターン２１が形成されたセラミック基板
１１と、このセラミック基板１１のスルーホールランド
パターン２１に半田２２付けされるシールド１４，１５
と、セラミック基板１１の他方面に設けられた地導体に
前記半田２２よりも低融点の半田２３で半田付けされる
導電性材料でなるキャリアプレート１２とを備えてい
る。
計上の自由度を劣化させることなく十分なシールド効果
を得られるとともに、低融点半田を使用することによる
半田フィレット部の熱ストレスに対する強度劣化も防止
し得るセラミック配線板を提供することを目的としてい
る。 【構成】一方面に回路素子が実装されるとともにスルー
ホールランドパターン２１が形成されたセラミック基板
１１と、このセラミック基板１１のスルーホールランド
パターン２１に半田２２付けされるシールド１４，１５
と、セラミック基板１１の他方面に設けられた地導体に
前記半田２２よりも低融点の半田２３で半田付けされる
導電性材料でなるキャリアプレート１２とを備えてい
る。
Description
【０００１】
【産業上の利用分野】この発明は、特にマイクロ波回路
等を構成するのに好適するセラミック配線板の改良に関
する。
等を構成するのに好適するセラミック配線板の改良に関
する。
【０００２】
【従来の技術】周知のように、近年のセラミック基板を
用いた回路は、小型化の要求から、薄膜，厚膜の技術進
歩により、ハイブリットＩＣ（集積回路）として多様化
してきているが、その大半がＵＨＦ帯までの周波数帯域
に対しての需要であって、その構成としては、セラミッ
ク基板にリードを半田付けし全体を樹脂で固定するもの
である。ところが、このような構成の場合、マイクロ波
帯では、アースがハイブリットＩＣと基板とで同電位に
ならず、使用することができないという不都合がある。
用いた回路は、小型化の要求から、薄膜，厚膜の技術進
歩により、ハイブリットＩＣ（集積回路）として多様化
してきているが、その大半がＵＨＦ帯までの周波数帯域
に対しての需要であって、その構成としては、セラミッ
ク基板にリードを半田付けし全体を樹脂で固定するもの
である。ところが、このような構成の場合、マイクロ波
帯では、アースがハイブリットＩＣと基板とで同電位に
ならず、使用することができないという不都合がある。
【０００３】そこで、導波管等の機械的強度が要求され
るアルミダイカストのシャーシと、マイクロ波回路が構
成されたセラミック基板と、マイクロ波回路に特有のシ
ールドとを固定する手段として、従来より図２（ａ），
（ｂ）に示す構成が考えられている。すなわち、図中符
号１１はセラミック基板で、一方の面にマイクロ波回路
を構成するための図示しない各種の回路素子が表面実装
され半田付けされている。このセラミック基板１１は、
その他方面に設けられた地導体を、上記回路素子の表面
実装に使用した半田よりも融点の低い低温半田が印刷形
成されたキャリアプレート１２に接触させるようにし
て、キャリアプレート１２上に搭載されている。
るアルミダイカストのシャーシと、マイクロ波回路が構
成されたセラミック基板と、マイクロ波回路に特有のシ
ールドとを固定する手段として、従来より図２（ａ），
（ｂ）に示す構成が考えられている。すなわち、図中符
号１１はセラミック基板で、一方の面にマイクロ波回路
を構成するための図示しない各種の回路素子が表面実装
され半田付けされている。このセラミック基板１１は、
その他方面に設けられた地導体を、上記回路素子の表面
実装に使用した半田よりも融点の低い低温半田が印刷形
成されたキャリアプレート１２に接触させるようにし
て、キャリアプレート１２上に搭載されている。
【０００４】また、このキャリアプレート１２上には、
セラミック基板１１の周囲を囲むように２つのシールド
１３，１４が搭載されている。これらのシールド１３，
１４は、セラミック基板１１の周囲においてキャリアプ
レート１２に接触されるとともに、その一部がセラミッ
ク基板１１に形成された透孔１１ａ，１１ｂを遊挿し
て、キャリアプレート１２に接触されている。
セラミック基板１１の周囲を囲むように２つのシールド
１３，１４が搭載されている。これらのシールド１３，
１４は、セラミック基板１１の周囲においてキャリアプ
レート１２に接触されるとともに、その一部がセラミッ
ク基板１１に形成された透孔１１ａ，１１ｂを遊挿し
て、キャリアプレート１２に接触されている。
【０００５】そして、セラミック基板１１及びシールド
１３，１４を搭載したキャリアプレート１２が、図示し
ないリフロー槽に通されて自動半田付けされることによ
り、セラミック基板１１の地導体とキャリアプレート１
２とが半田１５付けされるとともに、シールド１３，１
４とキャリアプレート１２とが半田１５付けされて、こ
こに、セラミック配線板１６が形成される。
１３，１４を搭載したキャリアプレート１２が、図示し
ないリフロー槽に通されて自動半田付けされることによ
り、セラミック基板１１の地導体とキャリアプレート１
２とが半田１５付けされるとともに、シールド１３，１
４とキャリアプレート１２とが半田１５付けされて、こ
こに、セラミック配線板１６が形成される。
【０００６】この場合、シールド１３，１４は、キャリ
アプレート１２には半田１５付けされるが、セラミック
基板１１には透孔１１ａ，１１ｂにより非接触であるた
め、シールド１３，１４によりセラミック基板１１に対
して機械的ストレスが加わらないように考慮されてい
る。その後、キャリアプレート１２をねじ１７を介して
シャーシ１８に螺着することにより、マイクロ波回路が
構成される。
アプレート１２には半田１５付けされるが、セラミック
基板１１には透孔１１ａ，１１ｂにより非接触であるた
め、シールド１３，１４によりセラミック基板１１に対
して機械的ストレスが加わらないように考慮されてい
る。その後、キャリアプレート１２をねじ１７を介して
シャーシ１８に螺着することにより、マイクロ波回路が
構成される。
【０００７】このように構成されたマイクロ波回路にお
けるアースを流れる電流の経路は、入力ポート１９とな
るシャーシ１８に形成された貫通孔１８ａの周囲から、
キャリアプレート１２の貫通孔１２ａの周囲を経て、セ
ラミック基板１１のキャリアプレート１２側面の導体に
移り、出力ポート２０となるキャリアプレート１２の貫
通孔１２ｂの周囲を経て、シャーシ１８に形成された貫
通孔１８ｂの周囲に移行する。
けるアースを流れる電流の経路は、入力ポート１９とな
るシャーシ１８に形成された貫通孔１８ａの周囲から、
キャリアプレート１２の貫通孔１２ａの周囲を経て、セ
ラミック基板１１のキャリアプレート１２側面の導体に
移り、出力ポート２０となるキャリアプレート１２の貫
通孔１２ｂの周囲を経て、シャーシ１８に形成された貫
通孔１８ｂの周囲に移行する。
【０００８】このとき、セラミック基板１１の地導体と
キャリアプレート１２との接続は半田１５によって行な
われ、キャリアプレート１２とシャーシ１８との接続は
金属材料同士のねじ１７止めであるため、入力ポート１
９及び出力ポート２０となる各貫通孔１２ａ，１２ｂ，
１８ａ，１８ｂの周囲で、マイクロ波帯でも良好な接続
をとることができる。
キャリアプレート１２との接続は半田１５によって行な
われ、キャリアプレート１２とシャーシ１８との接続は
金属材料同士のねじ１７止めであるため、入力ポート１
９及び出力ポート２０となる各貫通孔１２ａ，１２ｂ，
１８ａ，１８ｂの周囲で、マイクロ波帯でも良好な接続
をとることができる。
【０００９】しかしながら、上記のような構成の従来の
セラミック配線板１６では、シールド１３，１４のシー
ルド効果を高めるために、セラミック基板１１の透孔１
１ａ，１１ｂを大きくする必要があり、セラミック基板
１１の機械的強度が劣化するという問題が生じている。
特に、セラミック基板１１を多面取りで分割する場合、
分割時に透孔１１ａ，１１ｂに沿って割れてしまうとい
う問題が多く発生している。
セラミック配線板１６では、シールド１３，１４のシー
ルド効果を高めるために、セラミック基板１１の透孔１
１ａ，１１ｂを大きくする必要があり、セラミック基板
１１の機械的強度が劣化するという問題が生じている。
特に、セラミック基板１１を多面取りで分割する場合、
分割時に透孔１１ａ，１１ｂに沿って割れてしまうとい
う問題が多く発生している。
【００１０】また、セラミック基板１１上における各種
回路素子の配置も、透孔１１ａ，１１ｂの数を減らすよ
うに工夫して配置する必要があることから、結局、セラ
ミック基板１１の形状が透孔１１ａ，１１ｂによって左
右されることになり、経済的な寸法及び形状に任意に設
定することが困難で、コストアップにつながるという不
都合もある。さらに、半田フィレットを必要とするシー
ルド１３，１４とキャリアプレート１２との半田１５付
けにおいて、Ｂｉ（ビスマス）等の不純物がはいった低
融点半田を使用するため、高融点半田を使用した場合に
比して半田フィレット部の熱ストレスに対する強度が劣
化するという欠点も生じる。
回路素子の配置も、透孔１１ａ，１１ｂの数を減らすよ
うに工夫して配置する必要があることから、結局、セラ
ミック基板１１の形状が透孔１１ａ，１１ｂによって左
右されることになり、経済的な寸法及び形状に任意に設
定することが困難で、コストアップにつながるという不
都合もある。さらに、半田フィレットを必要とするシー
ルド１３，１４とキャリアプレート１２との半田１５付
けにおいて、Ｂｉ（ビスマス）等の不純物がはいった低
融点半田を使用するため、高融点半田を使用した場合に
比して半田フィレット部の熱ストレスに対する強度が劣
化するという欠点も生じる。
【００１１】
【発明が解決しようとする課題】以上のように、従来の
セラミック配線板では、シールドのアースをとるために
セラミック基板に透孔を形成しているので、セラミック
基板の機械的強度が劣化するとともに、セラミック基板
の設計上の自由度が損なわれるという問題を有してい
る。また、シールドとキャリアプレートとを低融点半田
で接続していることから、シールドの半田フィレット部
の熱ストレスに対する強度が劣化するという問題もあ
る。
セラミック配線板では、シールドのアースをとるために
セラミック基板に透孔を形成しているので、セラミック
基板の機械的強度が劣化するとともに、セラミック基板
の設計上の自由度が損なわれるという問題を有してい
る。また、シールドとキャリアプレートとを低融点半田
で接続していることから、シールドの半田フィレット部
の熱ストレスに対する強度が劣化するという問題もあ
る。
【００１２】そこで、この発明は上記事情を考慮してな
されたもので、セラミック基板の機械的強度や設計上の
自由度を劣化させることなく十分なシールド効果を得ら
れるとともに、低融点半田を使用することによる半田フ
ィレット部の熱ストレスに対する強度劣化も防止し得る
極めて良好なセラミック配線板を提供することを目的と
する。
されたもので、セラミック基板の機械的強度や設計上の
自由度を劣化させることなく十分なシールド効果を得ら
れるとともに、低融点半田を使用することによる半田フ
ィレット部の熱ストレスに対する強度劣化も防止し得る
極めて良好なセラミック配線板を提供することを目的と
する。
【００１３】
【課題を解決するための手段】この発明に係るセラミッ
ク配線板は、一方面に回路素子が実装されるとともにス
ルーホールランドパターンが形成されたセラミック基板
と、このセラミック基板のスルーホールランドパターン
に半田付けされるシールドと、セラミック基板の他方面
に設けられた地導体に低融点の半田で半田付けされる導
電性材料でなるキャリアプレートとを備えるようにした
ものである。
ク配線板は、一方面に回路素子が実装されるとともにス
ルーホールランドパターンが形成されたセラミック基板
と、このセラミック基板のスルーホールランドパターン
に半田付けされるシールドと、セラミック基板の他方面
に設けられた地導体に低融点の半田で半田付けされる導
電性材料でなるキャリアプレートとを備えるようにした
ものである。
【００１４】
【作用】上記のような構成によれば、シールドのアース
をセラミック基板のスルーホールによりとるため、従来
のようにセラミック基板に透孔を形成する必要がなくな
り、セラミック基板の機械的強度や設計上の自由度が劣
化することを防止することができる。また、スルーホー
ル間隔をマイクロ波帯の波長に対して十分に小さくする
ことにより、十分なシールド効果を得ることができるよ
うになる。さらに、熱容量の大きいキャリアプレートの
半田付けは、熱容量の大きい分、低融点半田を使用し、
マイクロ波回路を構成する回路素子やシールドの半田付
けと同時に行なうことを可能にしている。
をセラミック基板のスルーホールによりとるため、従来
のようにセラミック基板に透孔を形成する必要がなくな
り、セラミック基板の機械的強度や設計上の自由度が劣
化することを防止することができる。また、スルーホー
ル間隔をマイクロ波帯の波長に対して十分に小さくする
ことにより、十分なシールド効果を得ることができるよ
うになる。さらに、熱容量の大きいキャリアプレートの
半田付けは、熱容量の大きい分、低融点半田を使用し、
マイクロ波回路を構成する回路素子やシールドの半田付
けと同時に行なうことを可能にしている。
【００１５】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１（ａ），（ｂ）において、
図２（ａ），（ｂ）と同一部分には同一符号を付して示
している。すなわち、セラミック基板１１のマイクロ波
回路を構成する各種の回路素子が表面実装された一方の
面上には、スルーホールランドパターン２１が形成され
ており、このスルーホールランドパターン２１上にシー
ルド１３，１４がそれぞれ実装され、一般的な半田［例
えばＳｎ（錫）が６３％，Ｐｂ（鉛）が３７％の共晶半
田等］２２により半田付けされている。また、セラミッ
ク基板１１の他方面に設けられた地導体は、上記半田２
２よりも低融点の半田２３によってキャリアプレート１
２に半田付けされ、セラミック配線板１６が構成されて
いる。
照して詳細に説明する。図１（ａ），（ｂ）において、
図２（ａ），（ｂ）と同一部分には同一符号を付して示
している。すなわち、セラミック基板１１のマイクロ波
回路を構成する各種の回路素子が表面実装された一方の
面上には、スルーホールランドパターン２１が形成され
ており、このスルーホールランドパターン２１上にシー
ルド１３，１４がそれぞれ実装され、一般的な半田［例
えばＳｎ（錫）が６３％，Ｐｂ（鉛）が３７％の共晶半
田等］２２により半田付けされている。また、セラミッ
ク基板１１の他方面に設けられた地導体は、上記半田２
２よりも低融点の半田２３によってキャリアプレート１
２に半田付けされ、セラミック配線板１６が構成されて
いる。
【００１６】このように構成されたセラミック基板１６
によれば、信号は入力ポート１９から導入されセラミッ
ク基板１１上のマイクロ波回路で増幅等の信号処理を受
けた後、出力ポート２０から導出される。また、アース
電流は、シャーシ１８に形成された貫通孔１８ａの周囲
から、キャリアプレート１２の貫通孔１２ａの周囲を経
て、セラミック基板１１のキャリアプレート１２側面の
導体に移り、キャリアプレート１２の貫通孔１２ｂの周
囲を経て、シャーシ１８に形成された貫通孔１８ｂの周
囲に移行する。
によれば、信号は入力ポート１９から導入されセラミッ
ク基板１１上のマイクロ波回路で増幅等の信号処理を受
けた後、出力ポート２０から導出される。また、アース
電流は、シャーシ１８に形成された貫通孔１８ａの周囲
から、キャリアプレート１２の貫通孔１２ａの周囲を経
て、セラミック基板１１のキャリアプレート１２側面の
導体に移り、キャリアプレート１２の貫通孔１２ｂの周
囲を経て、シャーシ１８に形成された貫通孔１８ｂの周
囲に移行する。
【００１７】さらに、シールド１３，１４のアースは、
セラミック基板１１のスルーホールを介して地導体と同
電位となる。このため、スルーホールの間隔をマイクロ
波帯信号の波長に対して十分小さくすれば、従来に比べ
て大幅にシールド効果を高めることができる。例えば１
２ＧＨｚ帯では、セラミック基板１１の波長短縮率を考
慮しても２ｍｍ間隔程度の小径のスルーホールを配置す
ればよく、この間隔はセラミック基板１１の厚み（０．
６３５ｍｍ）に対して十分大きな値であるため、セラミ
ック基板１１が不用意に割れる等の事態が生じにくくな
り、セラミック基板１１の機械的強度や設計上の自由度
を劣化させることなく十分なシールド効果を得ることが
できるようになる。
セラミック基板１１のスルーホールを介して地導体と同
電位となる。このため、スルーホールの間隔をマイクロ
波帯信号の波長に対して十分小さくすれば、従来に比べ
て大幅にシールド効果を高めることができる。例えば１
２ＧＨｚ帯では、セラミック基板１１の波長短縮率を考
慮しても２ｍｍ間隔程度の小径のスルーホールを配置す
ればよく、この間隔はセラミック基板１１の厚み（０．
６３５ｍｍ）に対して十分大きな値であるため、セラミ
ック基板１１が不用意に割れる等の事態が生じにくくな
り、セラミック基板１１の機械的強度や設計上の自由度
を劣化させることなく十分なシールド効果を得ることが
できるようになる。
【００１８】また、半田フィレットを必要とするシール
ド１３，１４の半田２２付けにおいても、従来に比して
半田材料の強度改善で熱ストレスに強い半田付けとな
り、セラミック基板１１とキャリアプレート１２との半
田２３付けについても、キャリアプレート１２の熱容量
の大きさに合わせて融点の低い半田を使用すれば、同一
の温度プロファイルで十分に半田を液状にすることがで
き、接合面積を増やすことが可能となり、マイクロ波回
路の回路素子とシールド１３，１４との半田２２付けと
同時に半田付けすることが可能となる。なお、この発明
は上記実施例に限定されるものではなく、この外その要
旨を逸脱しない範囲で種々変形して実施することができ
る。
ド１３，１４の半田２２付けにおいても、従来に比して
半田材料の強度改善で熱ストレスに強い半田付けとな
り、セラミック基板１１とキャリアプレート１２との半
田２３付けについても、キャリアプレート１２の熱容量
の大きさに合わせて融点の低い半田を使用すれば、同一
の温度プロファイルで十分に半田を液状にすることがで
き、接合面積を増やすことが可能となり、マイクロ波回
路の回路素子とシールド１３，１４との半田２２付けと
同時に半田付けすることが可能となる。なお、この発明
は上記実施例に限定されるものではなく、この外その要
旨を逸脱しない範囲で種々変形して実施することができ
る。
【００１９】
【発明の効果】以上詳述したようにこの発明によれば、
セラミック基板の機械的強度や設計上の自由度を劣化さ
せることなく十分なシールド効果を得られるとともに、
低融点半田を使用することによる半田フィレット部の熱
ストレスに対する強度劣化も防止し得る極めて良好なセ
ラミック配線板を提供することができる。
セラミック基板の機械的強度や設計上の自由度を劣化さ
せることなく十分なシールド効果を得られるとともに、
低融点半田を使用することによる半田フィレット部の熱
ストレスに対する強度劣化も防止し得る極めて良好なセ
ラミック配線板を提供することができる。
【図１】この発明に係るセラミック配線板の一実施例を
示す構成図。
示す構成図。
【図２】従来のセラミック配線板を示す構成図。
１１…セラミック基板、１２…キャリアプレート、１
３，１４…シールド、１５…半田、１６…セラミック配
線板、１７…ねじ、１８…シャーシ、１９…入力ポー
ト、２０…出力ポート、２１…スルーホールランドパタ
ーン、２２，２３…半田。
３，１４…シールド、１５…半田、１６…セラミック配
線板、１７…ねじ、１８…シャーシ、１９…入力ポー
ト、２０…出力ポート、２１…スルーホールランドパタ
ーン、２２，２３…半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 史朗 東京都港区三田一丁目４番28号 東芝ライ テック株式会社内
Claims (2)
- 【請求項１】 一方面に回路素子が実装されるとともに
スルーホールランドパターンが形成されたセラミック基
板と、このセラミック基板のスルーホールランドパター
ンに半田付けされるシールドと、前記セラミック基板の
他方面に設けられた地導体に半田付けされる導電性材料
でなるキャリアプレートとを具備してなることを特徴と
するセラミック配線板。 - 【請求項２】 前記セラミック基板の地導体とキャリア
プレートとを接続する半田は、前記セラミック基板のス
ルーホールランドパターンとシールドとを接続する半田
よりも融点の低い半田を使用することを特徴とする請求
項１記載のセラミック配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6179793A JPH06275984A (ja) | 1993-03-22 | 1993-03-22 | セラミック配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6179793A JPH06275984A (ja) | 1993-03-22 | 1993-03-22 | セラミック配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275984A true JPH06275984A (ja) | 1994-09-30 |
Family
ID=13181460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6179793A Pending JPH06275984A (ja) | 1993-03-22 | 1993-03-22 | セラミック配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275984A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130181A (ja) * | 2007-11-26 | 2009-06-11 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子回路基板、電子回路基板のシールド方法および構造 |
-
1993
- 1993-03-22 JP JP6179793A patent/JPH06275984A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130181A (ja) * | 2007-11-26 | 2009-06-11 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子回路基板、電子回路基板のシールド方法および構造 |
| US8362370B2 (en) | 2007-11-26 | 2013-01-29 | Nec Display Solutions, Ltd. | Electronic circuit board and electronic circuit board shield method and construction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954929A (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| US5731960A (en) | Low inductance decoupling capacitor arrangement | |
| JP3228841B2 (ja) | シールド装置 | |
| JPS6016701A (ja) | マイクロ波プリント板回路 | |
| JPH06275984A (ja) | セラミック配線板 | |
| KR20030064830A (ko) | 상호 연결체 | |
| EP1104225B1 (en) | Surface mounting component and mounted structure of surface mounting component | |
| JP2001223604A (ja) | 無線通信モジュール | |
| US20030103341A1 (en) | Shielding structure for resonant circuit | |
| JPH1012675A (ja) | シールド付き表面実装部品 | |
| US20070200256A1 (en) | Wiring configuration for semiconductor component | |
| JP2661570B2 (ja) | 高周波装置 | |
| JPH0639583A (ja) | 半田ペースト及び回路基板 | |
| JPH04164358A (ja) | 入出力ピン付き厚膜印刷基板 | |
| JP2553985Y2 (ja) | 電子部品 | |
| JPH0546310Y2 (ja) | ||
| JP2643113B2 (ja) | プリント配線基板 | |
| JPH0870060A (ja) | セラミック多層パッケージ | |
| JPS63288097A (ja) | 高周波回路基板 | |
| JPH03250700A (ja) | 複合電気部品 | |
| JPS62150902A (ja) | マイクロ波集積回路部品のア−ス構造 | |
| JPH03224286A (ja) | 導電層を利用したフレキシブル配線基板 | |
| JP2003007961A (ja) | 半導体装置の実装基板 | |
| JPH06232628A (ja) | 取付部材の基板に対する接合構造および電子部品 | |
| JPH0677685A (ja) | 集積回路のシールド構造 |