JP2003007961A - 半導体装置の実装基板 - Google Patents
半導体装置の実装基板Info
- Publication number
- JP2003007961A JP2003007961A JP2001191512A JP2001191512A JP2003007961A JP 2003007961 A JP2003007961 A JP 2003007961A JP 2001191512 A JP2001191512 A JP 2001191512A JP 2001191512 A JP2001191512 A JP 2001191512A JP 2003007961 A JP2003007961 A JP 2003007961A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- chips
- microcomputer
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 １つのパッケージに複数の異なる機能のＩＣ
チップを収納した半導体装置を印刷基板に実装した場合
に、各ＩＣチップ間での干渉を防止し、外部回路素子に
対するノイズの影響を低減する実装構造を提供すること
を目的とする。 【解決手段】 単一のパッケージ内に機能の異なる複数
のＩＣチップを収納するとともに、前記パッケージ内の
各ＩＣチップの表層面を金属コーティングして成る半導
体装置を、印刷基板の第１の面に装着し、この印刷基板
の第２の面における前記半導体装置の直下に、前記各Ｉ
Ｃチップに対向してそれぞれ個別に接地パターンを形成
する。
チップを収納した半導体装置を印刷基板に実装した場合
に、各ＩＣチップ間での干渉を防止し、外部回路素子に
対するノイズの影響を低減する実装構造を提供すること
を目的とする。 【解決手段】 単一のパッケージ内に機能の異なる複数
のＩＣチップを収納するとともに、前記パッケージ内の
各ＩＣチップの表層面を金属コーティングして成る半導
体装置を、印刷基板の第１の面に装着し、この印刷基板
の第２の面における前記半導体装置の直下に、前記各Ｉ
Ｃチップに対向してそれぞれ個別に接地パターンを形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、１つのパッケージ
内に信号処理系のＩＣチップと制御系（マイコン用）の
ＩＣチップが配置された半導体装置を装着する実装基板
の改良に関する。
内に信号処理系のＩＣチップと制御系（マイコン用）の
ＩＣチップが配置された半導体装置を装着する実装基板
の改良に関する。
【０００２】
【従来の技術】従来の各種電子機器において、各種信号
処理回路は集積回路（以下、ＩＣと称する）化されてい
る。このＩＣは、外部からノイズが侵入すると、信号処
理動作が不安定になったり、または誤動作等の障害が生
じる。また、前記ＩＣの信号処理動作中に外部にノイズ
を放射して、他のＩＣや信号処理回路に影響を及ぼし動
作を不安定にしたり、誤動作をさせるなどの障害を与え
ることがある。
処理回路は集積回路（以下、ＩＣと称する）化されてい
る。このＩＣは、外部からノイズが侵入すると、信号処
理動作が不安定になったり、または誤動作等の障害が生
じる。また、前記ＩＣの信号処理動作中に外部にノイズ
を放射して、他のＩＣや信号処理回路に影響を及ぼし動
作を不安定にしたり、誤動作をさせるなどの障害を与え
ることがある。
【０００３】このため、ＩＣからのノイズが外部に放射
したり、外部からのノイズがＩＣ内に侵入しないよう
に、各種のシールド方法が用いられている。
したり、外部からのノイズがＩＣ内に侵入しないよう
に、各種のシールド方法が用いられている。
【０００４】上記ＩＣのシールド方法が、例えば特開平
５−８３００１号公報、特開平７−３２６６８８号公
報、及び特開平１０−２８４８７３号公報等に開示され
ている。
５−８３００１号公報、特開平７−３２６６８８号公
報、及び特開平１０−２８４８７３号公報等に開示され
ている。
【０００５】前記特開平５−８３００１号公報には、第
１の高周波回路を印刷基板の表面に形成するとともに、
第２の高周波回路を裏面に形成し、これら第１、第２の
高周波回路が形成された印刷基板の反対面にそれぞれグ
ランドパターンを形成して、前記第１と第２の高周波回
路間を前記グランドパターンでアイソレーションし、か
つ、第１と第２の高周波回路を構成する電子部品の電磁
結合性を低減し、寄生振動や発振等の不具合を除去する
高周波集積回路装置が開示されている。
１の高周波回路を印刷基板の表面に形成するとともに、
第２の高周波回路を裏面に形成し、これら第１、第２の
高周波回路が形成された印刷基板の反対面にそれぞれグ
ランドパターンを形成して、前記第１と第２の高周波回
路間を前記グランドパターンでアイソレーションし、か
つ、第１と第２の高周波回路を構成する電子部品の電磁
結合性を低減し、寄生振動や発振等の不具合を除去する
高周波集積回路装置が開示されている。
【０００６】また、前記特開平７−３２６６８８号公報
には、印刷配線基板に凹部を形成し、この凹部にＩＣチ
ップや他の電子部品を装着した後、こららＩＣチップと
電子部品が装着された凹部を封止樹脂で充填固化させ、
封止樹脂領域の一部または全部を印刷導電性ペーストパ
ターンで被覆し、この印刷導電性ペーストパターンを、
前記印刷配線基板のスルーホールを介して、印刷配線基
板の裏面に形成した接地パターンに接続し、ノイズシー
ルド性を向上させた半導体装置が開示されている。
には、印刷配線基板に凹部を形成し、この凹部にＩＣチ
ップや他の電子部品を装着した後、こららＩＣチップと
電子部品が装着された凹部を封止樹脂で充填固化させ、
封止樹脂領域の一部または全部を印刷導電性ペーストパ
ターンで被覆し、この印刷導電性ペーストパターンを、
前記印刷配線基板のスルーホールを介して、印刷配線基
板の裏面に形成した接地パターンに接続し、ノイズシー
ルド性を向上させた半導体装置が開示されている。
【０００７】また、前記特開平１０−２８４８７３号公
報には、半導体チップを封止した封止体と、この封止体
の内外に亘って延在されたリードからなるフラットパッ
ケージＩＣにおいて、前記封止体の上面と下面に電磁波
遮蔽部を設け、この電磁波遮蔽部を前記リードのグラン
ドリードに接続させ、パッケージ内に入り込む電磁波ノ
イズ及びパッケージ内から外部に漏出する電磁波ノイズ
を低減させる半導体集積回路装置が開示されている。
報には、半導体チップを封止した封止体と、この封止体
の内外に亘って延在されたリードからなるフラットパッ
ケージＩＣにおいて、前記封止体の上面と下面に電磁波
遮蔽部を設け、この電磁波遮蔽部を前記リードのグラン
ドリードに接続させ、パッケージ内に入り込む電磁波ノ
イズ及びパッケージ内から外部に漏出する電磁波ノイズ
を低減させる半導体集積回路装置が開示されている。
【０００８】一方、電子機器では信号処理の高速化と高
品質化を図るため、信号処理回路のデジタル化が加速し
ている。例えば、テレビ受像機においては、デジタル回
路としてマイクロコンピュータ（以下マイコンと称す）
が使用されており、マイコンにテレビジョン受像機の動
作を制御するプログラムを記憶させたり、放送信号受信
用の選局データ等を記憶させるようにしている。
品質化を図るため、信号処理回路のデジタル化が加速し
ている。例えば、テレビ受像機においては、デジタル回
路としてマイクロコンピュータ（以下マイコンと称す）
が使用されており、マイコンにテレビジョン受像機の動
作を制御するプログラムを記憶させたり、放送信号受信
用の選局データ等を記憶させるようにしている。
【０００９】また、マイコンの選局データを利用してテ
レビ放送信号を受信選局する選局回路や、受信したテレ
ビ放送信号から輝度信号、色差信号を分離して原色信号
（Ｒ，Ｇ，Ｂ信号）を生成するカラー復調回路等の信号
処理用回路は、アナログ回路で構成される場合が多い。
レビ放送信号を受信選局する選局回路や、受信したテレ
ビ放送信号から輝度信号、色差信号を分離して原色信号
（Ｒ，Ｇ，Ｂ信号）を生成するカラー復調回路等の信号
処理用回路は、アナログ回路で構成される場合が多い。
【００１０】上記選局回路やカラー復調回路等の信号処
理系の回路も、集積回路（ＩＣ）化が進行しており、か
つ、集積度の向上により、１つのチップ上に多くの回路
が形成さるようになっている。さらに、信号処理系ＩＣ
の動作を制御するマイコン用のＩＣチップを同一パッケ
ージ内に配置する傾向にある。
理系の回路も、集積回路（ＩＣ）化が進行しており、か
つ、集積度の向上により、１つのチップ上に多くの回路
が形成さるようになっている。さらに、信号処理系ＩＣ
の動作を制御するマイコン用のＩＣチップを同一パッケ
ージ内に配置する傾向にある。
【００１１】この１つのパッケージ内に信号処理系のＩ
Ｃチップとマイコン用ＩＣチップを内蔵した半導体装置
の構成を、図３を用いて説明する。なお、図３は、半導
体装置の断面図である。
Ｃチップとマイコン用ＩＣチップを内蔵した半導体装置
の構成を、図３を用いて説明する。なお、図３は、半導
体装置の断面図である。
【００１２】図３において、半導体装置１１は、基台１
２を有し、この基台１２の一方の面にマイコン用ＩＣチ
ップ１３と信号処理用のＩＣチップ１４が並べて配置さ
れている（なお、信号処理用のＩＣチップ１４を以下、
信号系用ＩＣチップと称する）。前記基台１２の他方の
面には、金属部材からなるメタルコーティング１５が施
され、これらの外周面を絶縁パッケージ１８で覆い、各
ＩＣチップ１３，１４の複数の入出力端子と前記絶縁パ
ッケージ１８に設けられた複数の端子ピン１７との間を
ボンディングワイヤー１６で電気的に接続するようにし
ている。
２を有し、この基台１２の一方の面にマイコン用ＩＣチ
ップ１３と信号処理用のＩＣチップ１４が並べて配置さ
れている（なお、信号処理用のＩＣチップ１４を以下、
信号系用ＩＣチップと称する）。前記基台１２の他方の
面には、金属部材からなるメタルコーティング１５が施
され、これらの外周面を絶縁パッケージ１８で覆い、各
ＩＣチップ１３，１４の複数の入出力端子と前記絶縁パ
ッケージ１８に設けられた複数の端子ピン１７との間を
ボンディングワイヤー１６で電気的に接続するようにし
ている。
【００１３】このように、マイコン用ＩＣチップ１３と
信号系用ＩＣチップ１４を同一パッケージ内に配置した
場合、半導体装置の小型化を図ることができるが、以下
のような干渉問題を生じることがある。
信号系用ＩＣチップ１４を同一パッケージ内に配置した
場合、半導体装置の小型化を図ることができるが、以下
のような干渉問題を生じることがある。
【００１４】即ち、マイコン用ＩＣチップ１３を駆動さ
せるためのクロックが信号系用ＩＣチップ１４に影響を
及ぼしクロックノイズが流れたり、各ＩＣチップ１３，
１４から外部にノイズが放射されて、干渉し合あった
り、他の信号処理回路に影響を及ぼすことがある。
せるためのクロックが信号系用ＩＣチップ１４に影響を
及ぼしクロックノイズが流れたり、各ＩＣチップ１３，
１４から外部にノイズが放射されて、干渉し合あった
り、他の信号処理回路に影響を及ぼすことがある。
【００１５】前記マイコン用ＩＣチップ１３と信号系用
ＩＣチップ１４から外部に放射されるノイズの内、図中
実線矢印Ａで示す方向に放射されるノイズは、前記メタ
ルコーティング１５でシールドされるため、絶縁パッケ
ージ１８の外部へ放射されることがなく、各ＩＣチップ
相互間のノイズもシールドされる。
ＩＣチップ１４から外部に放射されるノイズの内、図中
実線矢印Ａで示す方向に放射されるノイズは、前記メタ
ルコーティング１５でシールドされるため、絶縁パッケ
ージ１８の外部へ放射されることがなく、各ＩＣチップ
相互間のノイズもシールドされる。
【００１６】しかしながら、図中点線矢印Ｂで示すよう
に、マイコン用ＩＣチップ１３から信号系用ＩＣチップ
１４へ（又は信号系用ＩＣチップ１４からマイコン用Ｉ
Ｃチップ１３へ）放射されるノイズは、相互に干渉して
影響を及ぼしてしまう。また、この半導体装置１１の外
部へノイズを放射したり、あるいは、外部の他の回路素
子から放射されたノイズによる影響を受けることにな
る。
に、マイコン用ＩＣチップ１３から信号系用ＩＣチップ
１４へ（又は信号系用ＩＣチップ１４からマイコン用Ｉ
Ｃチップ１３へ）放射されるノイズは、相互に干渉して
影響を及ぼしてしまう。また、この半導体装置１１の外
部へノイズを放射したり、あるいは、外部の他の回路素
子から放射されたノイズによる影響を受けることにな
る。
【００１７】
【発明が解決しようとする課題】このように、従来の半
導体装置では、前記マイコン用ＩＣチップ１３と信号系
用ＩＣチップ１４を同一パッケージ内に配置した場合、
各ＩＣチップ１３，１４から放射されるノイズが、相互
に干渉したり悪影響を及ぼしてしまうため、例えばテレ
ビ受像機においては、再生表示画面にノイズを生じた
り、画面の曲がりや揺れ等の現象を生じてしまい、画質
を低下させる要因となっていた。
導体装置では、前記マイコン用ＩＣチップ１３と信号系
用ＩＣチップ１４を同一パッケージ内に配置した場合、
各ＩＣチップ１３，１４から放射されるノイズが、相互
に干渉したり悪影響を及ぼしてしまうため、例えばテレ
ビ受像機においては、再生表示画面にノイズを生じた
り、画面の曲がりや揺れ等の現象を生じてしまい、画質
を低下させる要因となっていた。
【００１８】本発明は、上記課題に鑑み、１つのパッケ
ージ内に異なる機能の複数のＩＣチップを内蔵した場合
でもＩＣチップ間の相互干渉を低減することができる半
導体装置の実装基板を提供することを目的とする。
ージ内に異なる機能の複数のＩＣチップを内蔵した場合
でもＩＣチップ間の相互干渉を低減することができる半
導体装置の実装基板を提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明は、単一のパッケ
ージ内に機能の異なる複数のＩＣチップを収納するとと
もに、前記パッケージ内の各ＩＣチップの表層面を金属
コーティングして成る半導体装置と、前記半導体装置が
第１の面に装着されると共に、第２の面における前記半
導体装置の直下に、前記各ＩＣチップに対向してそれぞ
れ個別に接地パターンを形成した印刷基板とを具備した
ことを特徴とする半導体装置の実装基板である。
ージ内に機能の異なる複数のＩＣチップを収納するとと
もに、前記パッケージ内の各ＩＣチップの表層面を金属
コーティングして成る半導体装置と、前記半導体装置が
第１の面に装着されると共に、第２の面における前記半
導体装置の直下に、前記各ＩＣチップに対向してそれぞ
れ個別に接地パターンを形成した印刷基板とを具備した
ことを特徴とする半導体装置の実装基板である。
【００２０】本発明によれば、１つのパッケージに機能
の異なる複数のＩＣチップを収納した半導体装置を印刷
基板に装着した場合でも、前記半導体装置の直下に各Ｉ
Ｃチップに対応して接地パターンを設けたことにより、
各ＩＣチップ間の干渉による影響を防止でき、かつ、外
部へのノイズの放射や外部からのノイズの入射を防止す
ることができる。
の異なる複数のＩＣチップを収納した半導体装置を印刷
基板に装着した場合でも、前記半導体装置の直下に各Ｉ
Ｃチップに対応して接地パターンを設けたことにより、
各ＩＣチップ間の干渉による影響を防止でき、かつ、外
部へのノイズの放射や外部からのノイズの入射を防止す
ることができる。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
半導体装置の実装基板の一実施形態を示す断面図であ
り、図２は分解斜視図である。なお、図３と同一部分
は、同一符号を付して詳細説明は省略する。
施の形態について詳細に説明する。図１は本発明に係る
半導体装置の実装基板の一実施形態を示す断面図であ
り、図２は分解斜視図である。なお、図３と同一部分
は、同一符号を付して詳細説明は省略する。
【００２２】図において、１９は半導体装置１１を装着
する印刷基板であり、この印刷基板１９の第１の面には
前記半導体装置１１が実装され、半導体装置１１の内部
にはマイコン用ＩＣチップ１３と信号処理用のＩＣチッ
プ１４（以下信号系用ＩＣチップ１４）が内蔵されてい
る。また前記印刷基板１９には、絶縁パッケージ１８の
両端から延出した複数の端子１７が挿通される挿通孔１
７ａが穿設され、さらに前記半導体装置１１が実装され
る面と反対側の第２の面には、他の回路素子と前記端子
１７を接続する複数の接続パターン１７ｂが形成されて
いる。
する印刷基板であり、この印刷基板１９の第１の面には
前記半導体装置１１が実装され、半導体装置１１の内部
にはマイコン用ＩＣチップ１３と信号処理用のＩＣチッ
プ１４（以下信号系用ＩＣチップ１４）が内蔵されてい
る。また前記印刷基板１９には、絶縁パッケージ１８の
両端から延出した複数の端子１７が挿通される挿通孔１
７ａが穿設され、さらに前記半導体装置１１が実装され
る面と反対側の第２の面には、他の回路素子と前記端子
１７を接続する複数の接続パターン１７ｂが形成されて
いる。
【００２３】さらに前記印刷基板１９の、前記第２の面
には、前記マイコン用ＩＣチップ１３及び信号系用ＩＣ
チップ１４の直下に位置するようにそれぞれ第１の接地
パターン２０（以下マイコン用接地パターン２０と称
す）と第２の接地パターン２１（以下信号系用接地パタ
ーン２１と称す）が形成されている。これら接地パター
ン２０，２１は、前記マイコン用ＩＣチップ１３と信号
系用ＩＣチップ１４の形状寸法と相似形で、若干大きめ
に形成されている。
には、前記マイコン用ＩＣチップ１３及び信号系用ＩＣ
チップ１４の直下に位置するようにそれぞれ第１の接地
パターン２０（以下マイコン用接地パターン２０と称
す）と第２の接地パターン２１（以下信号系用接地パタ
ーン２１と称す）が形成されている。これら接地パター
ン２０，２１は、前記マイコン用ＩＣチップ１３と信号
系用ＩＣチップ１４の形状寸法と相似形で、若干大きめ
に形成されている。
【００２４】こうして、前記半導体装置１１の端子１７
を印刷基板１９の挿通孔１７ａに挿通し、かつ、端子１
７を接続パターン１７ｂに半田等で接続すると、マイコ
ン用ＩＣチップ１３の直下にマイコン用接地パターン２
０が、信号系用ＩＣチップ１４の直下に信号系用接地パ
ターン２１が位置することになる。
を印刷基板１９の挿通孔１７ａに挿通し、かつ、端子１
７を接続パターン１７ｂに半田等で接続すると、マイコ
ン用ＩＣチップ１３の直下にマイコン用接地パターン２
０が、信号系用ＩＣチップ１４の直下に信号系用接地パ
ターン２１が位置することになる。
【００２５】このため、各ＩＣチップは、それぞれの接
地パターンと前記金属コーティングで形成されるシール
ド閉ループによって、他のＩＣチップに対する干渉の影
響を低減することができる。即ち、前記半導体装置１１
のマイコン用ＩＣチップ１３と信号系用ＩＣチップ１４
から放射されるノイズは、前記半導体装置１１内に設け
たメタルコーティング１５と、印刷基板１９に設けたマ
イコン用接地パターン２０と信号系用接地パターン２１
とによって個別にシールドされることになる。
地パターンと前記金属コーティングで形成されるシール
ド閉ループによって、他のＩＣチップに対する干渉の影
響を低減することができる。即ち、前記半導体装置１１
のマイコン用ＩＣチップ１３と信号系用ＩＣチップ１４
から放射されるノイズは、前記半導体装置１１内に設け
たメタルコーティング１５と、印刷基板１９に設けたマ
イコン用接地パターン２０と信号系用接地パターン２１
とによって個別にシールドされることになる。
【００２６】この結果、前記マイコン用ＩＣチップ１３
と信号系用ＩＣチップ１４との間の相互干渉を低減する
ことができ、互いに悪影響を及ぼすことはない。また外
部回路素子に対するノイズ放出及び外部回路素子からの
ノイズの入射を防止でき、例えば、前記半導体装置１１
が、テレビ受像機に採用された場合、再生表示画面にノ
イズを生ずることもなく、また、再生表示画面の曲がり
や揺れの生じない高品質の再生映像を提供できる。
と信号系用ＩＣチップ１４との間の相互干渉を低減する
ことができ、互いに悪影響を及ぼすことはない。また外
部回路素子に対するノイズ放出及び外部回路素子からの
ノイズの入射を防止でき、例えば、前記半導体装置１１
が、テレビ受像機に採用された場合、再生表示画面にノ
イズを生ずることもなく、また、再生表示画面の曲がり
や揺れの生じない高品質の再生映像を提供できる。
【００２７】尚、以上の説明では２つのＩＣチップを内
蔵した半導体装置を例に説明したが、複数のＩＣチップ
を内蔵した半導体装置にも本発明の考えを適用すること
ができる。
蔵した半導体装置を例に説明したが、複数のＩＣチップ
を内蔵した半導体装置にも本発明の考えを適用すること
ができる。
【００２８】
【発明の効果】上記のように本発明の半導体装置の実装
基板は、単一パッケージ内に異なる機能の２つのＩＣチ
ップを配置した場合でも相互間のノイズによる影響や、
他の回路素子からのノイズの侵入等を防止することがで
きる。
基板は、単一パッケージ内に異なる機能の２つのＩＣチ
ップを配置した場合でも相互間のノイズによる影響や、
他の回路素子からのノイズの侵入等を防止することがで
きる。
【図１】本発明に係る半導体装置の実装基板の一実施形
態を示す断面図。
態を示す断面図。
【図２】本発明に係る半導体装置と実装基板との関係を
説明する分解斜視図。
説明する分解斜視図。
【図３】従来の半導体装置の構成を説明する断面図。
１１…半導体装置
１２…基台
１３…マイコン用ＩＣチップ
１４…信号系用ＩＣチップ
１５…メタルコーティング
１６…ボンディングワイヤー
１７…端子
１８…絶縁パッケージ
１９…印刷基板
２０…マイコン用接地パターン
２１…信号系用接地パターン
フロントページの続き
Ｆターム(参考） 5E321 AA02 AA14 AA17 AA22 BB23
GG05
5E338 AA02 BB04 BB13 BB25 CC06
CD23 EE13
5F067 AA02 AB02 BE08 CB04 CB08
CC02 CC06
Claims (5)
- 【請求項１】 単一のパッケージ内に機能の異なる複数
のＩＣチップを収納するとともに、前記パッケージ内の
各ＩＣチップの表層面を金属コーティングして成る半導
体装置と、 前記半導体装置が第１の面に装着されると共に、第２の
面における前記半導体装置の直下に、前記各ＩＣチップ
に対向してそれぞれ個別に接地パターンを形成した印刷
基板とを具備したことを特徴とする半導体装置の実装基
板。 - 【請求項２】 前記複数のＩＣチップは、前記各接地パ
ターンと前記金属コーティングで形成されるシールド閉
ループによって、他のＩＣチップに対する干渉の影響を
低減するようにしたことを特徴とする請求項１記載の半
導体装置の実装基板。 - 【請求項３】 前記半導体装置に収納されたＩＣチップ
は、信号処理用のＩＣチップと制御用のＩＣチップであ
ることを特徴とする請求項１に記載の半導体装置の実装
基板。 - 【請求項４】 前記信号処理用のＩＣチップは、各種ア
ナログ信号を処理する回路であることを特徴とする請求
項３記載の半導体装置の実装基板。 - 【請求項５】 前記制御用のＩＣチップは、前記信号処
理用のＩＣチップの動作を制御するマイクロコンピュー
タを有することを特徴とする請求項３記載の半導体装置
の実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191512A JP2003007961A (ja) | 2001-06-25 | 2001-06-25 | 半導体装置の実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191512A JP2003007961A (ja) | 2001-06-25 | 2001-06-25 | 半導体装置の実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007961A true JP2003007961A (ja) | 2003-01-10 |
Family
ID=19030123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001191512A Pending JP2003007961A (ja) | 2001-06-25 | 2001-06-25 | 半導体装置の実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691275B1 (ko) * | 2005-08-25 | 2007-03-12 | 삼성전기주식회사 | 열방출 특성이 향상된 다중 칩 모듈 |
-
2001
- 2001-06-25 JP JP2001191512A patent/JP2003007961A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691275B1 (ko) * | 2005-08-25 | 2007-03-12 | 삼성전기주식회사 | 열방출 특성이 향상된 다중 칩 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230398B2 (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| US7652897B2 (en) | High frequency unit | |
| JP2000174204A (ja) | Ｒｆ回路モジュール | |
| JP2003007961A (ja) | 半導体装置の実装基板 | |
| JP3633278B2 (ja) | 複数放送波の受信装置 | |
| JP3695139B2 (ja) | 電子チューナ | |
| WO2002043135A1 (en) | Semiconductor device and its manufacturing method | |
| JP2001223604A (ja) | 無線通信モジュール | |
| JP4159960B2 (ja) | チューナｉｃパッケージおよびデジタル放送受信機用サブアセンブリ | |
| JPH1140709A (ja) | 半導体実装構造およびその製造方法 | |
| JP3558852B2 (ja) | コンピュータ用チューナボード及びその製造方法 | |
| JPH04322498A (ja) | 高周波機器 | |
| JP3597326B2 (ja) | 高周波機器及びそれを用いた電子機器 | |
| JPH1012675A (ja) | シールド付き表面実装部品 | |
| JPH06120685A (ja) | チューナーの出力端子構造 | |
| JP2008053393A (ja) | 電子モジュールおよび電子モジュールの実装方法 | |
| JPH08298393A (ja) | チューナ装置 | |
| JP3100060U (ja) | 高周波ユニット | |
| JPH08167818A (ja) | 高周波装置 | |
| JPH11289186A (ja) | 半導体のノイズ低減装置及び半導体のノイズ低減方法 | |
| JPH1027989A (ja) | プリント配線板 | |
| JPH0741262Y2 (ja) | テレビチューナ | |
| JP2007028129A (ja) | 高周波受信装置 | |
| JP3110154U (ja) | パネル型テレビジョンおよび基板。 | |
| JPH0238515Y2 (ja) |