JPS61144042A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61144042A JPS61144042A JP26796084A JP26796084A JPS61144042A JP S61144042 A JPS61144042 A JP S61144042A JP 26796084 A JP26796084 A JP 26796084A JP 26796084 A JP26796084 A JP 26796084A JP S61144042 A JPS61144042 A JP S61144042A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- section
- circuit
- metal layers
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路IC1&す、特KA感度の
回路における電界または光による悪影響を除去した週へ
い構造Ll@するものである。
回路における電界または光による悪影響を除去した週へ
い構造Ll@するものである。
従来の半導体集積回路においては、集積回路上の金属層
は素子間相互の配線の目的で使用されていた。そのため
、従来の半導体集積回路では、配線およびパ子等が外部
の電界または光に対して露出した状圃となっており、無
防備であったため、電界または光により動作上あるいは
特性上悪影響を受ける欠点があった。
は素子間相互の配線の目的で使用されていた。そのため
、従来の半導体集積回路では、配線およびパ子等が外部
の電界または光に対して露出した状圃となっており、無
防備であったため、電界または光により動作上あるいは
特性上悪影響を受ける欠点があった。
そこで、この欠点を解消すべく第2図に示すように配線
および素子等を金属層5で覆い、この金属層5を一定電
位にした半導体集積回路を提案した。
および素子等を金属層5で覆い、この金属層5を一定電
位にした半導体集積回路を提案した。
すなわち、第2図において、1は半導体基板、2は配線
用金属層、3は前記配線用金属層2のうちで一定電位に
接続されている配線部分、4は前記配線用金属層2の上
に設けられた絶縁層、5は前記絶縁層4の上に設けられ
た金属層、6は前記金属層2と5を接続するスルーホー
ルである。
用金属層、3は前記配線用金属層2のうちで一定電位に
接続されている配線部分、4は前記配線用金属層2の上
に設けられた絶縁層、5は前記絶縁層4の上に設けられ
た金属層、6は前記金属層2と5を接続するスルーホー
ルである。
なお、スルーホール6を設けず他の手段、例えば外部よ
りボンディングすることで接続してもよい。
りボンディングすることで接続してもよい。
第2図に示すように配轍部分3KN!続され、一定電圧
とされた金属層5により集積回路中の配線および素子は
外部により過へいされ【いるため、外部の電界あるいは
光の影響を受けることがない。
とされた金属層5により集積回路中の配線および素子は
外部により過へいされ【いるため、外部の電界あるいは
光の影響を受けることがない。
しかしながら、このような構成の半導体集積回路におい
ては、連続した金jA層5により同−集積回路中に複i
の別回路部分が覆われているため、−配置」回路部分か
ら電゛界または光による悪影響を受ける欠点があ?た・
。
ては、連続した金jA層5により同−集積回路中に複i
の別回路部分が覆われているため、−配置」回路部分か
ら電゛界または光による悪影響を受ける欠点があ?た・
。
この発明は、上記の問題点を解消するためになされたも
ので、電界または元の外部の影響を遮へいするとともに
、同一集積回路の別回路部分からの影響を解消すること
のできる半導体集積回路を得ることを目的とする。
ので、電界または元の外部の影響を遮へいするとともに
、同一集積回路の別回路部分からの影響を解消すること
のできる半導体集積回路を得ることを目的とする。
・ この発明忙係る半導体集積回路は、集積回路中の別
回路部分を個々に区分した金属層で覆い、これ−ラア金
属層のそれぞれを一定電位に保持したも ゛のである。
回路部分を個々に区分した金属層で覆い、これ−ラア金
属層のそれぞれを一定電位に保持したも ゛のである。
この発明においては、金属層は集積回路中の複数の別回
路部分を個々に覆うように区分され、それぞれ一定電位
に保持されているから、別回路部分の1つが動作状態に
あっても他の別回路部分に影響を与えることはない。
路部分を個々に覆うように区分され、それぞれ一定電位
に保持されているから、別回路部分の1つが動作状態に
あっても他の別回路部分に影響を与えることはない。
第1図はこの発明の一実施例を示す半導体集積回路め平
面図である。この図で、7.8は集積回路中の別回路部
分で%7は前記半導体基板1上に設けられ、区分された
1つの金属層5aで覆われた高感度回路部分、8は同じ
く金属層5bで覆われた大電流動作部分を示す。
−第1図に示すように複数(この実施例では2つ
ンに区分された金属層Sa、5bKより高感度回路部分
1と大電流動作部分8を独立して覆い、それぞれの金属
層5at5bを一定電位に接続してい゛るため1例えば
大電流動作部分8が動作しても高感度回路部分子に影響
を与えることはない。
面図である。この図で、7.8は集積回路中の別回路部
分で%7は前記半導体基板1上に設けられ、区分された
1つの金属層5aで覆われた高感度回路部分、8は同じ
く金属層5bで覆われた大電流動作部分を示す。
−第1図に示すように複数(この実施例では2つ
ンに区分された金属層Sa、5bKより高感度回路部分
1と大電流動作部分8を独立して覆い、それぞれの金属
層5at5bを一定電位に接続してい゛るため1例えば
大電流動作部分8が動作しても高感度回路部分子に影響
を与えることはない。
しかし、上記の場合、高感度回路部分7と大電流動作部
分8を同一の金属層で覆った場合は、金属層のインピー
ダンス等により大電流動作部分8が高感度回路部分?I
C影響を与えることがあり得るが、第1図の実fI91
1によれば、独立した金属層5a*Sbで覆い、それぞ
れを独立に一定電位に保持しているので、そのような問
題は起らない。
分8を同一の金属層で覆った場合は、金属層のインピー
ダンス等により大電流動作部分8が高感度回路部分?I
C影響を与えることがあり得るが、第1図の実fI91
1によれば、独立した金属層5a*Sbで覆い、それぞ
れを独立に一定電位に保持しているので、そのような問
題は起らない。
〔発明の効果〕 −・
この発明は以上説明したとおり、集積回路中の別回路部
分を、Nk衣表面金属層を区分してそれぞれ独立して覆
い、これらの金属層をそれぞれ一定電位に保持したので
、素子自体が外部の影響を受けず、かつ、同−集積回路
中の別回路部分からも影響を受けない半導体集積回路が
得られる効果がある。
分を、Nk衣表面金属層を区分してそれぞれ独立して覆
い、これらの金属層をそれぞれ一定電位に保持したので
、素子自体が外部の影響を受けず、かつ、同−集積回路
中の別回路部分からも影響を受けない半導体集積回路が
得られる効果がある。
第1図はこの発明の一実施例を示す半導体集積回路の平
面図、第2図は本発明者の提案に係る半導体集積回路の
部分断面図である。 、図において、1は半導体基
板% Sat 5bは金属層、7は高感度回路部分、
8は大電流動作部分である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 (外2名) 第1図 ′ 第一2図 手続補正書(自発) 1.事件の表示 特願昭59−287980号2、
発明の名称 半導体集積回路 3、補正をする者 名 称 (601)三菱電機株式会社5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書第4頁14行の「しかし、」を削除する。 (2)同じく第4頁15〜16行の「金属層のインピー
ダンス等により」を削除する。 以上
面図、第2図は本発明者の提案に係る半導体集積回路の
部分断面図である。 、図において、1は半導体基
板% Sat 5bは金属層、7は高感度回路部分、
8は大電流動作部分である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 (外2名) 第1図 ′ 第一2図 手続補正書(自発) 1.事件の表示 特願昭59−287980号2、
発明の名称 半導体集積回路 3、補正をする者 名 称 (601)三菱電機株式会社5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書第4頁14行の「しかし、」を削除する。 (2)同じく第4頁15〜16行の「金属層のインピー
ダンス等により」を削除する。 以上
Claims (1)
- 半導体基板上に複数の金属層を備えた半導体集積回路に
おいて、集積回路中の別回路部分を最表面の金属層を区
分してそれぞれ独立して覆い、これらの金属層をそれぞ
れ一定電位に保持したことを特徴とする半導体集積回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26796084A JPS61144042A (ja) | 1984-12-17 | 1984-12-17 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26796084A JPS61144042A (ja) | 1984-12-17 | 1984-12-17 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61144042A true JPS61144042A (ja) | 1986-07-01 |
Family
ID=17451982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26796084A Pending JPS61144042A (ja) | 1984-12-17 | 1984-12-17 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144042A (ja) |
-
1984
- 1984-12-17 JP JP26796084A patent/JPS61144042A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61144042A (ja) | 半導体集積回路 | |
US4631572A (en) | Multiple path signal distribution to large scale integration chips | |
JPS6329962A (ja) | 半導体装置 | |
US6373118B1 (en) | High-value integrated circuit resistor | |
JPH01106436A (ja) | 半導体装置 | |
JPS5918670A (ja) | 半導体装置 | |
JPS63147339A (ja) | 半導体装置 | |
JPS63202941A (ja) | 半導体装置の配線路 | |
JPS625649A (ja) | 集積回路パツケ−ジ | |
JPH03224233A (ja) | 半導体集積回路装置 | |
JPH03224232A (ja) | 半導体集積回路装置 | |
JPS6197939A (ja) | 半導体装置 | |
JPH01134952A (ja) | 半導体装置 | |
JPS6369258A (ja) | 多層配線基板 | |
JPS6167231A (ja) | 半導体装置 | |
JPS5819030A (ja) | 光結合半導体装置 | |
JPH0542822B2 (ja) | ||
JPS61102764A (ja) | 半導体集積回路装置 | |
JPH02132835A (ja) | 半導体集積回路装置 | |
JPH0430541A (ja) | 半導体装置 | |
JPS5598839A (en) | Semiconductor device | |
JPH03224286A (ja) | 導電層を利用したフレキシブル配線基板 | |
JPS63208235A (ja) | 半導体装置 | |
GB1497583A (en) | Thin film circuits | |
JPH03263355A (ja) | 半導体集積回路 |