JPS6113641A - 半導体基板における分離パタ−ンの形成方法 - Google Patents

半導体基板における分離パタ−ンの形成方法

Info

Publication number
JPS6113641A
JPS6113641A JP60022139A JP2213985A JPS6113641A JP S6113641 A JPS6113641 A JP S6113641A JP 60022139 A JP60022139 A JP 60022139A JP 2213985 A JP2213985 A JP 2213985A JP S6113641 A JPS6113641 A JP S6113641A
Authority
JP
Japan
Prior art keywords
trench
semiconductor substrate
forming
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60022139A
Other languages
English (en)
Other versions
JPH0586660B2 (ja
Inventor
ビクター・ジヨセフ・シルヴエスター
デイ・デユアン―リー・タン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6113641A publication Critical patent/JPS6113641A/ja
Publication of JPH0586660B2 publication Critical patent/JPH0586660B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板内に空乏部のない分離パターン
を形成すべく基板内のトレンチ（溝領域）を充填するだ
めの方法に関するものである。さらに詳しく述べると、
この発明の処理方法及びそれにより出来上がった構造は
、内部にエピタキシャル半導体物質及び、その物質上に
低温ＣＶＪ）により付着した絶縁層とをもつような分離
パターンを半導体基板中に形成することに関与するもの
である。
〔開示の概要〕
この明細書中で開示されるのは、半導体基板中に形成し
た、空乏部（ｖｏｉｄ）のない分離パターンの形成方法
である。
半導体基板内にはほぼ垂直な側面をもつトレンチ（溝領
域）のパターンが形成される。その分離トレンチのパタ
ーンは、能動または受動半導体デバイスを含むよう々単
結晶半導体物質の領域を分離するためのものである。そ
のトレンチパターンの深さは約０３μｍより大きい。そ
して、トレンチの側壁には第１の絶縁層が配置される。
このとき、トレンチの基部または底部は単結晶半導体物
質のために開口しである。次にトレンチの基部には、そ
の基部から延長されたエピタキシャル１が充填される。
このエピタキシャル層の高さはトレンチの基部から５０
０〜１５００ｎｍの間である。
次に、エピタキシャル層上面のトレンチパターンの残り
の面に被覆用の第２の絶縁層が充填される。
これは、トレンチパターンを外気から分離するためであ
る。トレンチパターン内に空乏部が形成されるのを防止
するのは濃いエピタキシャル単結晶半導体である。その
エピタキシャル層は、基板の主平面にスプリアス成長（
５ｐｕｒｉｏｕｓ　ｇｒｏｗｔｈ　）が生じないように
成長させる必要がある。なぜ彦ら、スプリアス成長はＣ
ＶＤ絶縁層の十分な化学機械的研磨を阻害するおそれが
あるからである。
〔従来技術〕
一般にモノリシック集積回路技術においては、集積回路
構造内でさ捷ざまな能動及び受動素子を他の素子から分
離することが必要である。そこで、これらの素子はパッ
クバイアスされたＰＮ接合と、部分的な誘電体分離層と
、完全な誘電体分離層によって分離される。そのとき使
用される誘電体物質は２酸化シリコン及ｄそれに類する
物質である。
これらの能動及び受動デバイスにとって好適な分離はあ
る種の形状の誘電体分離である。そのような誘電体分離
はＰＮ接合分離に対して本質的に長所を有している。と
いうのは、誘電体分離は回路素子が分離層に接触するこ
とを許容し、以て集積回路における能動及び受動デバイ
スの集積密度を高めることができるからである。
米国特許第４２５６５１４号にはある形状の誘電体分離
について開示されている。この特許は、深いトレンチ状
の分離領域の形状における再充填技術について述べたも
のであり、その分離領域においてはトレンチパターンに
２酸化シリコンまたは多結晶シリコンを付着するために
ＣＶＤまたはそれに類する方法が使用される。そのよう
なシステムは均一な気相反応に関与し、２酸化シリコン
、多結晶シリコンまたはそれと類似する物質が、存在す
る反応種からなるガス中で形成され、その物質はトレン
チパターンの内部と表面とに付着される。しかしこの付
着方法における問題は、特にトレンチが交差する領域で
トレンチパターン内に空乏部（ｖｏｉｄ）が生じる傾向
がある、ということである。さらに、再充填付着により
構造的に欠陥のある、あるいは緩く充填された分離構造
が形成されることがあり、これは少くとも集積回路の最
良の分離構造では々い。また空乏部の存在とこの緩い構
造は、後に能動または受動デバイス領域として動作する
ことになるシリコンの領域中に欠陥の形成を増大させる
傾向を有する。
現在係属中の米国特許出願第３９３９９７号には別の誘
電体分離方法及びそれによって得られた構造とが記載さ
れておシ、それによればトレンチパターンが空乏部のな
い多結晶シリコンまたはエピタキシャルシリコンにより
充填される。この特許出願においては絶縁物質からなる
側壁が使用されており、その側壁には場合によって結晶
質の物質が付着される。次に単結晶シリコン基板の底部
の開口から、結晶質の物質を含む側壁とは垂直にエピタ
キシャルシリコンが成長される。このエピタキシャルシ
リコンの成長の結果として空乏部のない構造が得られる
のではあるが、結晶質の物質が使用されていない箇所で
は絶縁用側壁の上部付近ニ鋭い小面が存在する。このエ
ピタキシャルシリコンは基板から成長され、典型的には
エピタキシャル層と基板はどちらも単結晶シリコンであ
る。
このことは、１９８２年１２月のサンフランシスコ会議
におけるＩ　ＥＤＢテクニカル・ダイジェストＰ、２４
１にも、Ｎ、エンド−（Ｅｎｄｏ）　　らによる°゛選
択的エピタキシャル成長に関する新規なデバイス分離技
術（Ｎｏｖｅｌ　Ｄｅｖｉｃｅ　ＩｓｏｌａｔｉｏｎＴ
ｅｃｈｎｏｌｏｇｙ　ｗｉｔｈ　５ｅｌｅｃｔｉｖｅ　
ＥｐｉｔａｘｉａｌＧｒｏｗｔｈ　）　”と題して述べ
られている。例えば多結晶シリコンからなる結晶質層が
絶縁側壁上に使用されている箇所では、エピタキシャル
層はわずかじか生じず、大部分は多結晶半導体層が生じ
る。
空乏部は通常、Ｎ、エンド−らによって採用された構造
よりも分離に必要とされるより深い構造（約４μｍ）中
で形成される。
単結晶シリコン領域上の選択的エピタキシャル成長は、
単結晶シリコン基板の表面上のマスキング用絶縁層上で
多結晶シリコン成長を低減することに関連して、当業者
により行なわれている。固体科学と技術（Ｓｏｌｉｄ−
８ｔａｔｅ　５ｃｉｅｎｃｅ　ａｎｄＴｅｃｈｎｏｌｏ
ｇｙ　）、Ｖｏｌ、１．２８、Ｎｏ　、　５、Ｉ）Ｉ）
、１３５３〜１３５９のＷ、Ａ、Ｐ、クラ−セン （ｃ１ａａｓｓｅｎ　）の°’５ｉｎ２及び５１３Ｎ４
基板上でのＣＶＤシリコンの核形成（Ｔｈｅ　Ｎｕｃｌ
ｅａｔｉｏｎｏｆ　ＣＶＤ　　５ｉｌｉｃｏｎ　ｏｎ　
ＳｉＯａｎｄ　Ｓｉ　Ｎ５ｕｂｓｔｒａｔｅｓ　）　”
と題する論文には、５ＩＨ４−ＨＣｔ−Ｈ２システムを
使用したシリコンのエピタキシャル成長の理論的な方法
が記載されている。
また、ハンス・クルテｙ　（Ｈａｎｓ　Ｋｕｒｔｅｎ　
）　　らが■ＥＥＥトランザクションズ・オン・エレク
トロン−デバイス（Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ　）、Ｖｏｌ、ＥＤ−
３０、Ｎｏ、１１、１９８３年１１月、ｐｐ、１’５１
１〜１５１５の°’ＭＯ８及びバイポーラ・トランジス
タの応用に対する選択的低圧シリコン・エピタキシー　
　（５ｅｌｅｃｔ　ｉｖｅＬｏｗ−Ｐｒｅｓｓｕｒｅ　
５ｉｌｉｃｏｎ　Ｅｐｉｔａｘｙ　ｆｏｒ八４へＢ　　
　　ａｎｄ　　　１ｌｉｐｏｌａｒ　　Ｔｒａｎｓｉｓ
ｔｏｒＡｐｐｌ　１ｃａｔ　ｉｏｎ　）　”　　と題す
る論文で、またＨ、Ｊ。
ホｙ、　（Ｖｏｓｓ　）　　らがＩＥＤＭ１９８３年１
２月、ｐｐ、　３５〜３８のパ選択的低圧シリコン・エ
ピタキシーによるデバイス分離技術（ＤｅｖｉｃｅＩｓ
ｏｌａｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　ｂｙ　５ｅｌ
ｅｃｔｉｖｅ　Ｌｏｗ−Ｐｒｅｓｓｕｒｅ　５ｉｌｉｃ
ｏｎ　Ｅｐｉｔａｘｙ　）　”と題する論文で、それぞ
れ教示するところによれば、Ｓ　ｉ　Ｔ（２ＣＬ２−Ｈ
Ｃｌ−Ｈ２システムを使用する場合の付着条件と大気圧
のもとでは、平らな平面を得ることが不可能である。そ
の論文はさらに、７６Ｑ　ｔｎｒｒ　（１気圧）、１０
６０℃以下という条件ではそのシステン・の動作によシ
満足のゆく結果が（９）、、。
得られないことを示している。その論文が実験的に示す
ところによれば、５ＩＨ２Ｃｔ２システムを用いた場合
、９５０℃程度の温塵と、４０ｔｏｒｒ程度の低圧で動
作を行わなければならない。クルテンらは、大気圧の付
着条件では、きわめて重大な、好ましからざる小片化（
ｆａｃｅｔｉｎｇ　）が生じることを示すために、固体
科学と技術、１．９７３年５月ｐＩ）、　６６４〜６６
８のＰ、レイーチャウドハリイ（Ｒａｉ　−Ｃｈｏｕｄ
ｈｕｒｙ　）らの論文を引用している。
クルテンらは、これらの好ましからざる条件を克服する
ためには低温・低圧条件が必要であることを指摘してい
る。また、Ｎ、エンド−らによる、ＩＥＤＭ１９８３、
論文番号２４、ｐｐ、３１〜３４の”’ＳＢＧ分離技術
を用いたＣＭＯ８技術（０ＭＯ８Ｔｅｃｈｎｏｌｏｇｙ
　Ｕｓｉｎｇ　ＳＥＱ　ｌ５ｏｌａｔｉｏｎＴｅｃｈｎ
ｉｑｕｅ’）　”や、同じ＜Ｎ、Ｉンドーらによる、Ｉ
ＥＤＭ１９８３、論文番号９．７、ｐＩ）、　２４１〜
２４４０パ選択的エピタキシャル成長を用いた新規なデ
バイス分離技術（Ｎｏｖｅｌ　ＤｅｖｉｃｅＴｓｎｌａ
ｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　ｗｉｔｈ　Ｓｅｌｅ
ｃｔｉｖｅＥｐｉｔａｘｉａｌ　Ｇｒｏｗｔｈ　）　”
及び、Ｋ、タンクらによる、日本応用物理学会誌Ｖｏ１
．２１、Ｎｏ、９．１９８２年９月、ｒ）Ｉ）、Ｌ５６
４〜Ｌ５６６の”°低圧技術を用いた選択的シリコンエ
ピタキシー（Ｓｅｌｅｃｔｉｖｅ　５ｉｌｉｃｏｎ　Ｅ
ｐｉｔａｘｙ　ＵｓｉｎｇＲｅｄｕｃｅｄ　Ｐｒｅｓｓ
ｕｒｅ　Ｔｅｃｈｎｉｑｕｅ　）”などの論文には、上
記クルテンらの論文と同様の、低圧エピタキシャル付着
について記載されている。これらもまた、５ｉＨ２Ｃ１
２−ＨＣｌ−Ｈ２システムを使用するものである。また
、これらの論文に記載された構造においては、上述のＮ
、エンド−らの論文において見てとれるように、平らな
平面を得るために、パターン化された２酸化シリコン層
の側壁上に多結晶シリコンが使用されている。
〔発明が解決しようとする問題点〕
この発明の目的は、ほぼ垂直な側面をもつトレンチ（溝
領域）に絶縁層の側壁とエピタキシャル成長された単結
晶シリコン構造とが充填され、次にその上にＣ，Ｖ　Ｄ
法を用いて絶縁層が被覆され、そのあと化学機械的研磨
プロセスを用いてその絶縁層が平面化されるような単結
晶シリコン基板中に、空乏部のない、深い分離構造を形
成するための方法を提供することにあるうこのプロセス
において克服されるべき重要な問題は、トレンチパター
ンのエピタキシャルシリコンの成長の間に、絶縁層の表
面に多結晶シリコンの凝似（５ｐｕｒ　１ｏｕｓ　）成
長が生じることである。
〔問題点を解決するための手段〕
本発明によれば、先ず半導体基板内にほぼ垂直な側面を
もつトレンチ（溝領域）のパターンが形成される。その
トレンチパターンは、能動または受動デバイスを含むよ
うな、単結晶半導体物質の領域を分離するだめのもので
ある。そのトレンチパターンの深さは約０３μｍより大
きい。そして、］・レンチの側壁には、第１の絶縁層が
配置される。
このとき、トレンチの基部または底部は単結晶半導体物
質のために開口しである。次にトレンチの基部には、そ
の基部から延出されたエピタキシール層が充填される。
このエピタキシャル層の高さは、トレンチの基部から約
０５〜１５μｍの間である。次に、トレンチパターンを
外気から分離するために、エピタキシャル層上面のトレ
ンチパターンの残りの面に、被覆用の第２の絶縁層が充
填される。トレンチパターン内に空乏部（ｖｏｉｄ）が
形成されるのを防止するめは稠密なエピタキシャル単結
晶半導体である。そのエピタキシャル層は、基板の主平
面にスプリアス成長（ｓｐｕｒｉｏｕｓｇｒｏｗｔｈ　
）が生じないように成長させる必要がある。なぜなら、
スプリアス成長はＣＶＤ絶縁層の十分な化学機械的研磨
を阻害するおそれがあるからである。
単結晶シリコンのような半導体基板中に、空乏部のない
、深い分離パターン構造を形成するための方法は、先ず
絶縁層の側壁と、モノリシックシリコン基板に対して開
口した底部とをもつ、ほぼ垂直な側面を形成することに
より進められる。このトレンチパターンの深さは約３μ
ｍよりも大きい。次に、トレンチ構造の底部から０５乃
至１．５μｍまでの稠密な空乏部のないトレンチ構造を
形成するために、単結晶シリコンの底部からトレンチ中
に単結晶シリコンをエピタキシャル的に成長させる。こ
のとき、圧力約１気圧、温度９００〜１１００℃の条件
下で５ｉＣ１４−Ｈ，、−ＨＣｔＣメガ応システムが使
用される。これらの処理条件は、スプリアス多結晶シリ
コン成長が絶縁層の表面に形成されるのを防止するとと
もに、分離トレンチの深いパターンに迅速に充填を達成
させる。２酸化シリコンのような、絶縁被覆層はトレン
チパターンを外気から分離するために利用される。この
ことはＣＶＤ法により絶縁層を付着することによシ行な
われ、トレンチパターンの頂面上の絶縁層を除去するた
めに化学機械的研磨が採用される。
〔実施例〕
第１図を参照すると、Ｐ導電型の半導体基板１２が示さ
れている。この半導体基板１２は典型的には結晶学的な
く１００＞方向に向きづけられたシリコンであシ、１乃
至２０オーム・副の抵抗率をもつ。このサブコレクタ拡
散工程を実行するためには周知のりソグラフイ及びエツ
チング技術が利用される。次に、典型的には５×１０　
原子／ｃｒＡの表面濃度レベルをもつ領域を形成するた
めに、周知の技術を用いてＮ型の不純物が拡散される。
このＮ型の不純物は、例えば砒素またはアンチモンであ
る。こうして形成された構造には、ここで、上面にシリ
コン酸化膜を形成するために熱酸化工程が施される。シ
リコン酸化膜の成長と同時に、半導体基板中にはＮ型不
純物がさらに基拡散される。同、ＮＰＮ）ランジスタで
な（ＰＮＰ　）ランジスタを形成したいのであれば、こ
の分野の当業者によく理解されているように逆の導電タ
イプが使用される。
次に、周知のエツチング技術を用いて、シリコン基板表
面上の２酸化畷が除去される。次にシリコン基板はエピ
タキシャル成長用のチェンバ内ニ配置され、これにより
Ｎ十拡散領域をもつシリコン基板の主平面上には単結晶
シリコン層が成長される。この成長は、１０００℃乃至
は１２００℃の成長温度で５ＩＣｔ４／Ｈ２，５ｉＨ２
Ｃｔ２／ｌ−１２’！たはＳｉＨ４／Ｈ２の混合気体を
用いて周知の技術により達成される。このエピタキシャ
ル層の厚さは典型的には１５μｍであるが、０５〜５μ
ｍの範囲であってもよい。このエピタキシャル成長の間
に、エピタキシャル層には、典型的には２Ｘ１０”原子
／ｃｎｉ程度の低い濃度のＮ型不純物がドープされる。
また、エピタキシャル成長の間に、Ｎ十領域がエピタキ
シャル層中に余剰に拡散し、第１図に示すように最後の
Ｎ＋領域１４が完全に形成される。そして、エピタキシ
ャル層１６の残りの部分はＮ−にドープされる。この領
域１４は、当業者が理解するように、ＮＰＮトランジス
タのサブコレクタとして接続されることになる。
次に絶縁層２０が基板の主平面上に形成される。
冑、絶縁層１４は複数の層から成っていてもよい。
例えば、シリコン酸化層が湿式または乾式の酸素気体中
で、約９７０℃の温度で熱成長させるか、ＣＶＤ法のど
ちらかの周知の方法により形成することができる。次に
シリコン窒化層が、典型的にはＣＶ　Ｉ’ｌｌ法により
そのシリコン酸化層の上に形成される。さらに、そのシ
リコン窒化層の上にはＣＶＤ法により第２のシリコン酸
化層が形成される。
そうして、図示しないがレジスト層がその絶縁層上に形
成される。
この絶縁層は、設計された分離トレンチの所有のパター
ン中に開口部が設けられるように、周知のリングラフイ
ック技術を用いてマスク中に形成される。層２０は周知
の化学エツチング、反応性イオンエツチング、またはプ
ラズマエツチング技術を用いてレジストの開口から単結
晶シリコン基板に達するまでエツチングされる。
この段階で、基板は、層２０の表面からレジスト層を除
去したあと層２０をトレンチ形成用のマスクとして使用
する準備ができたことになる。このプロセスは、トレン
チ用のほぼ垂直な側壁を形成するための非等方的反応性
イオンエツチング（ＲＩＥ）を用いて実行しなくてはな
らない。バイポーラデバイスを分離するためのトレンチ
の深さは少くとも３μｍであシ、好ましくは４０乃至７
゜ｏ、１ｍである。ＲＩＥによってトレンチを形成する
ための適切な例は、テトラフルオルメタン（ｃＩ−Ｔ　
、）を使用することである。その他の適切なガスの例と
しては、ＣＣｌ２−Ａｒ及びＣ１０−Ａｒがある。ＲＩ
Ｅについての詳細は、１９７８年１１月１３日に出願さ
れ現在係属中の米国特許出願第９６０３２２号に記載さ
れている。伺、この特許出願は１９７５年８月８日に出
願され現在放棄されている米国特許第４１０４０８６号
の継続出願である。
例えば２酸化シリコンである絶縁層２８は、好適には約
９７０℃のスチーム中でトレンチ表面に熱酸化により形
成される。層２８はＣＶＤ法により形成してもよいが、
この場合は、層２０の表面から付着した２酸化シリコン
を除去することが必要となろう。さて、２酸化シリコン
の層２８の好ましい厚さは５０〜５００　ｎｍである。
倚、この場合も１２８としてシリコン酸化層とシリコン
窒化層の複合層を使用してもよい。このシリコン窒化層
は周知のＣＶＤ技術によって付着することができる。そ
のあと、別の５ｉｎ２ＩｆｆがＣＶＤ技術を用いて付着
されることになろう。
次に、典型的にはシリコンである単結晶半導体物質カド
レンチパターン内でトレンチの底の単結晶半導体からエ
ピタキシャル的に成長される。シリコンの成長は、気体
相と固体相の異相間反応システムにより行なわれる。異
相間反応システムは、望ましくは水素、シリコン及び塩
素を含む。この場合特に好ましいシステムは５ｉＣ１４
、Ｎ２、ＨＣｌ及びＰ＋をドープしたＢ２Ｈ６とを含む
ガスの混合物である。このエピタキシャル成長トレンチ
充填工程は９００℃〜１１００℃の間で実行されるが、
トレンチの十分に迅速な充填を達成するためには約１０
００℃が好適である。このことは、かなりの深さのトレ
ンチを与えるため、バイポーラ用のトレンチ分離パター
ンが形成される場合にきわめて好適である。捷だ、約０
０１〜Ｏ，ＯＯ５オーム・ｍの抵抗率をもつエピタキシ
ャル充填物質を得るためには、Ｂ２Ｈ６などのドーパン
ト濃度は約１ｘ　ｔ　ｏ　１９原子／ｃｒＩｌから３Ｘ
１０２０原子／　（：ｒＡの間に設定される。そして、
このおとこの構造を加熱することにより基板中に、分離
構造の一部をなすＰ＋領域３２が形成される。このＰ＋
ドーパントは、ＮＰＮ）ランジスタが形成されるべきと
きに使用される。ゆえに、ＰＮＰデバイスが形成される
べきときには、当業者により理解されるように、逆の導
電性のドーパントが使用される。エピタキシャル層はト
レンチパターンの上面から約０．５μｍ乃至は１５μｍ
延長される。こうして出来上がった構造が第１図に示す
第１段階の構造である。
第４図は、トレンチ構造にエピタキシャル再充填層を付
着するための好ましい付着の進行を示す図である。この
図において、スプリアス成長として矢印をつけた箇所は
、スプリアス成長が観察され、それゆえに実際に使用す
るには好ましくない領域をあられしている。そこで、上
記で検査された廿°ンプルを、■■Ｃｔ　′ｔｐｍ（リ
ットル７分）流のもとで付着してみた。すると、ＨＣ７
の０．６ｔｐｍ及びそれ以上の流れのもとでは、スプリ
アス成長が観察されなかった。この、スプリアス成長の
ない領域は第４図と第５図とに示されており、そこでは
ＨＣｔが０．６Ａｐｍ（リットル７分）だけ流入される
。そして、第５図から見てとれるようにＨＣｔの流入が
増加するにつれて付着速度が減少するのであるから、深
いトレンチを充填するためにはトレンチ中の好適な充填
速度は００５〜０３μｍ／分であり、最適には第５図に
示すように０１μｍ／分である。また、充填速度を高め
るためには、第５図に示すように５ｉＣ１４の流入量を
増加させればよい。伺、エピタキシャル再充填に先立っ
てトレンチの適当な予備クリーニング工程が行なわれる
。このクリーニング工程は、Ｒ■Ｅクリーニングのあと
０２アツシユに３０分さらすこととを含む。また、室温
で形成される任意のシリコン酸化膜を除去するためには
、緩衝されたＨＰが使用される。
同一の集積回路基板上でトレンチの幅は、例えば１〜３
００μｍのさ捷ざまな値に亘る。実験によれば、エピタ
キシャルシリコンの再ＩＱレベルは上記範囲ではトレン
チの幅に対してそれほど変化せず、実験的に見出された
最大公称偏差値は約±１０％であった。そして、このシ
ステムを甲いた再充填層は空乏部（ｖｏｉｄ）を含むこ
とがなく、寸た成長された頂部の平面は高度に配向され
た単結晶成長をあられしていた。
次に、第２図に示すように、低温で適当々絶縁層３６が
付着される。この層は、平面化工程のあとでエピタキシ
ャル充填層上に０５〜１．５μｍの絶縁層が残されるよ
うに付着されなくてはならない。この被覆層として好ま
しい物質として、２酸化シリコン層を形成するためのテ
トラエチルオルソ珪酸塩（ＴＥ０１）がある。この薄膜
は７３０℃の低温システムで、最適にはｌ　ｔｏｒｒ以
下で付着され、このとき担体用のガスとしてＮ２が使用
される。ＴＥ０１の供給源は５５℃（ｌｌｔｏｒｒ）の
状態にあり、そのポンピング速度により圧力が制御され
る。この薄膜は１．８００〜９００℃間のスチームで約
３０分間凝縮される。尚、この処理のより詳しい記載に
ついては米国特許第３９３４０６０号を参照されたい。
ここでトレンチパターン上から絶縁層３６を除去するた
めに、化学機械的研磨工程を使用して研磨が行々われる
。化学機械的研磨工程は絶縁層３６の組成に応じて異な
る。絶縁層３６としての２酸化シリコン層がＴＥＯ８処
理により形成されたものであれば、ｐＨを約１２に調整
するために水酸化カリウムを加えた、重量比６％のコロ
イド状のシリカを用いて研磨が行なわれる。このスラリ
ーは°’　５ｙｔｏｎ　ＨＴ−５０”の商標で知られる
、米国ミズーリ州セント・ルイスに居在のモンサント社
（Ｍｎｎｓａｎｔｏ　Ｃｎｍｐａｎｙ　）から購入可能
なシリカゾル組成物のようなコロイド状のシリカを用い
て形成することができる。この５ｙｔｏｎ　　Ｉ−ＩＴ
　−５０は重量比が約５０係で粒子の最大の大きさが４
０〜４５ｍμのシリカの内容を有している。そして研磨
機はスラリの出口をもつボウルと、駆動プレートとを備
えている。このプレート上には、人造皮革や、米国プラ
ウエア州ニューアークに居在のボデル社（Ｐｏｄｅｌｌ
　　Ｉｎｃ、）によって製造されているＰＯＤＥＴ、Ｌ
２１０のようなボロメリック生地（ｐｏｒｏｍｅｒｉｃ
　ｍａｔｅｒｉａ＋　）からなる軟質または硬質の面が
適当な手段によって取シ付けられる。
そしてこのプレートは、シャフトを介して適当々回転駆
動手段により回動される。研磨すべきウェーハは、適当
な接着または装着手段によって上記ボロメリック面との
対向面上に取り付けられる。
上面にウェーハを取り付けたプレートは、ウェーハを研
磨面に対してしっかりと付勢するために研磨面方向へ適
当な圧力を加えた状態に維持されている。このときの好
適な圧力は約２〜６プサイの間である。上面にボロメリ
ック研磨用生地を取り付けた駆動プレートの回転によっ
て、ウェーハ上面とは相対的な、ボロメリック生地の回
転がつくり出される。尚、ウェーハの表面は回転するプ
レートの開口部を介して研磨用のスラリーを流し込むこ
とにより余分な量のスラリーで常に湿されている。この
とき、所定のポンプによりその開口からスラリーが供給
される。余分なスラリーは回転するプレートの端部から
飛散し、排出用の開口から流出する。さて、研磨による
ウェーハ上面の除去速度は４０００オンゲストロー！、
７分である。
しかし、シリコン窒化膜が停止層として使用されている
場合は、シリコン窒化膜」二にシリコン酸化膜上が存在
しているために、研磨速度は１０：１となる。
この化学機械的研磨機構は完全には解明されていない。
しかし、次のように信じられている。すなわち、２酸化
シリコンの表面がスラリーによって加水分解され、ボロ
メリック表面が、８１３Ｎ４に到達する捷でウェーハ上
面の加水分解された物質を拭い去るのだと考えられてい
る。Ｓｉ　３Ｎ４はスラリーとこのｐＨ条件では２酸化
シリコンはど速くは研磨されない。研磨速度はＳ　＋　
０２と５ｉ３Ｎ４とで１０＝１である。
次に、より具体的な実施例を次に示してみよう。
具体的な実施例 第４図及び第５図に要約されたデータとして測定され得
られたエピタキシャル再充填層が１０００℃、大気圧付
近の圧力下で８　ｉ　ｃｚ４−Ｈ２を用いて形成された
。このとき、プロットで示すようにＴ−Ｔ　Ｃｔを用い
た場合と用いない場合の両方が行なわれた。このエピタ
キシャル再充填層は米国カリフォルニア州すンタクジラ
のアプライド・マテリアルズ（Ａｐｐｌ　ｉｅｄ　Ｍａ
ｌｅｒｉａｌｓ　）社により製造されたＡＭＣ７８００
反応器中で付反応包中。このときドーパントとしてＢ２
Ｈ６が使用された。５ｉＣｔ４　の流入量は、毎分１２
０ｔのＨ２の流れの中で１０．２ｆ／分であった。第４
図には、ＨＣｌが存在する場合と存在しない場合のそれ
ぞれにつき、充填レベル対時間の、複数のケースにおけ
るプロットが示されている。第４図から見てとれるよう
に、ＨＣｌが用いられない場合はエピタキシャル再充填
層にスプリアス成長が観察され、一方０．６ｔ／分のＨ
Ｃ７が用いられた場合は再充填層にスプリアス成長が観
察されなかった。
トレンチはシリコンウェーハの上面から１．５μｍまで
充填された。トレンチをもつ表面上には２０μｍの低温
２酸化シリコン層が被覆付着された。
その付着には７３０℃の低温ＣＶＤシステムにおいてエ
トラエチルオルソ珪酸塩（ＴＥ０１）が使用された。次
にその２酸化シリコン層は、８ｏ。
℃のスチームで３０分間加熱することにより凝結された
。
’Ｔ’　Ｆ：　ＯＳを付着した２酸化シリコン層は、つ
工−ハ上のすべての２酸化シリコンを除去するべく研磨
された。その結果、２酸化シリコンの被覆層をもつ充填
されたトレンチが得られた。その研磨はｐ　Ｈ１２の、
重量比６チのコロイド状シリカのスラリーを用いて行な
われた。そのｐ　ＨはＫ　ＯＨを用いて調節された。研
磨されるべきウェーハは一方のプレートに固定された。
もう一方のプレートには、米国プラウエア州ニューアー
クのポデル社によって製造されたＩＣ−４Ｑボロメリツ
ク生地が取り付けられた。ボロメリック生地の面は３プ
サイの圧力でウェーハにしっかりと押しつけられた。ポ
ロメリック面を保持するプレートは、ウェーハを保持す
るプレートと相対的な回転を生じるように駆動された。
ウェーハの表面は、回転するプレートの中央の開口から
研磨用のスラリーを流出させることにより、過剰なスラ
リーで常時湿された。そして、トレンチ上の２酸化シリ
コン層は毎分４００　ｎｍの速度で除去された。
ＨＣを流量の実験 Ｔ−Ｔ　Ｃｔの流量を個々の実験でＯ１１分〜５ｔ／分
に変化させてみた。すると、ＨＣｌの流量が０４７分と
０５ｔ／分の間にあるときはスプリアス成長を生じた。
ところがＨＣｔの流量を約０．５１７分としたときスプ
リアス成長の顕著な減少が生じ、その流量が０６ｔ／分
のときはスプリアス成長が起こらなかった。ＨＣｔの流
量が０６ｔ／分以上のときはスプリアス成長が観察され
なかったけれども、その流量が１４ｔ／分以上になると
、付着速度が、深いトレンチの充填には適合しない００
５８ｍ７分という値になった。また、ＨＣｔの流量が２
．．３ｌ／分以上になると、付着よりもむしろエツチン
グが行なわれた（データは示さない）。
そこで、スプリアス成長を低減するとともに、嫡出な充
填速度で平らな、はとんど小片部のない再充填層を得る
ためには、ＨＣｌの流量がほぼ１．０〜１．４ｔ／分の
条件下で付着を行うのが好適であるように思われる。Ｈ
Ｃ７の最適な流量値は１１ｔ／分と１．２ｔ１分の間で
ある。
〔発明の効果〕
以上のように、この発明によれば、ＨＣｔの存在下でト
レンチにエピタキシャル層を成長させるようにしたので
、スプリアス成長を防止でき、平らな上面をもつトレン
チ分離領域を形成できるという効果がある。
【図面の簡単な説明】
第１〜３図は、本発明に基づき、単結晶基板中に空乏部
のない分離構造を形成するためのプロセスを図式的に示
す図、 第４図は、５ｉＣｚ４−Ｈ２システムにおいて、ＨＣｔ
が使用された場合と使用されなかった場合とにおける、
充填レベルと時間の関係をあられすグラフ表示の図、 第５図は、５ｉＣ４４の異なる２つの流量における、Ｉ
ＩＣｔの流量と充填レベルの関係をあられすグラフ表示
の図である。 １２・・・・半導体基板、２８・・・・第１の絶縁層、
３６・・・・第２の絶縁層

Claims (6)

    【特許請求の範囲】
  1. （１） （ａ）単結晶半導体基板にほぼ垂直な側壁をもつトレン
    チを形成し、 （ｂ）上記トレンチの側壁に第１の絶縁層を形成し、 （ｃ）上記トレンチの底部の単結晶半導体基板から、ほ
    ぼ大気圧に等しい圧力下でＳｉＣｌ＿４−Ｈ＿２−ＨＣ
    ｌを用いて、スプリアス成長が生じないようにエピタキ
    シャル層を成長させ、 （ｄ）上記トレンチの上部を塞ぐようにＣＶＤ法により
    第２の絶縁層を付着し、 （ｅ）上記トレンチの上面がほぼ平らになるように化学
    機械研磨技術により上記第２の絶縁層を研磨する工程よ
    りなる半導体基板における分離パターンの形成方法。
  2. （２）上記単結晶半導体基板がシリコンであり、上記第
    １の絶縁層がシリコン窒化物である特許請求の範囲第（
    １）項に記載の半導体基板における分離パターンの形成
    方法。
  3. （３）上記トレンチの深さが３μｍ乃至１０μｍである
    特許請求の範囲第（１）項に記載の半導体基板における
    分離パターンの形成方法。
  4. （４）上記トレンチの幅が１．０μｍ乃至３００μｍで
    ある特許請求の範囲第（３）項に記載の半導体基板にお
    ける分離パターンの形成方法。
  5. （５）上記エピタキシャル成長が流量０．６乃至２．３
    ｌ／分のＨＣｌをガスのもとで実行される特許請求の範
    囲第（１）項に記載の半導体基板における分離パターン
    の形成方法。
  6. （６）上記第２の絶縁層がテトラエチルオルソ珪酸塩を
    用いてＣＶＤ法により付着される特許請求の範囲第（１
    ）項に記載の半導体基板における分離パターンの形成方
    法。
JP60022139A 1984-06-25 1985-02-08 半導体基板における分離パタ−ンの形成方法 Granted JPS6113641A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/624,320 US4526631A (en) 1984-06-25 1984-06-25 Method for forming a void free isolation pattern utilizing etch and refill techniques
US624320 1984-06-25

Publications (2)

Publication Number Publication Date
JPS6113641A true JPS6113641A (ja) 1986-01-21
JPH0586660B2 JPH0586660B2 (ja) 1993-12-13

Family

ID=24501530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60022139A Granted JPS6113641A (ja) 1984-06-25 1985-02-08 半導体基板における分離パタ−ンの形成方法

Country Status (3)

Country Link
US (1) US4526631A (ja)
EP (1) EP0166121A3 (ja)
JP (1) JPS6113641A (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680614A (en) * 1984-06-25 1987-07-14 Beyer Klaus D Planar void free isolation structure
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
US4693783A (en) * 1984-12-31 1987-09-15 Gte Laboratories Incorporated Method of producing interconnections in a semiconductor integrated circuit structure
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
US4660278A (en) * 1985-06-26 1987-04-28 Texas Instruments Incorporated Process of making IC isolation structure
US4714520A (en) * 1985-07-25 1987-12-22 Advanced Micro Devices, Inc. Method for filling a trench in an integrated circuit structure without producing voids
US5462767A (en) * 1985-09-21 1995-10-31 Semiconductor Energy Laboratory Co., Ltd. CVD of conformal coatings over a depression using alkylmetal precursors
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
US4835741A (en) * 1986-06-02 1989-05-30 Texas Instruments Incorporated Frasable electrically programmable read only memory cell using a three dimensional trench floating gate
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process
US4906585A (en) * 1987-08-04 1990-03-06 Siemens Aktiengesellschaft Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches
US4822755A (en) * 1988-04-25 1989-04-18 Xerox Corporation Method of fabricating large area semiconductor arrays
US5219774A (en) * 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
KR0165856B1 (ko) * 1988-05-17 1999-02-01 윌리엄 에이취 오우웬 침착 터널링 산화물의 제조방법
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5188987A (en) * 1989-04-10 1993-02-23 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step
US5108946A (en) * 1989-05-19 1992-04-28 Motorola, Inc. Method of forming planar isolation regions
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5017999A (en) * 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures
US5173439A (en) * 1989-10-25 1992-12-22 International Business Machines Corporation Forming wide dielectric-filled isolation trenches in semi-conductors
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5192706A (en) * 1990-08-30 1993-03-09 Texas Instruments Incorporated Method for semiconductor isolation
US5102809A (en) * 1990-10-11 1992-04-07 Texas Instruments Incorporated SOI BICMOS process
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5346584A (en) * 1993-07-28 1994-09-13 Digital Equipment Corporation Planarization process for IC trench isolation using oxidized polysilicon filler
US5994718A (en) * 1994-04-15 1999-11-30 National Semiconductor Corporation Trench refill with selective polycrystalline materials
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5738800A (en) * 1996-09-27 1998-04-14 Rodel, Inc. Composition and method for polishing a composite of silica and silicon nitride
US6132637A (en) 1996-09-27 2000-10-17 Rodel Holdings, Inc. Composition and method for polishing a composite of silica and silicon nitride
US6180480B1 (en) 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
US6403412B1 (en) 1999-05-03 2002-06-11 International Business Machines Corp. Method for in-situ formation of bottle shaped trench by gas phase etching
DE10063491A1 (de) * 2000-12-20 2002-06-27 Bayer Ag Saure Polierslurry für das chemisch-mechanische Polieren von SiO¶2¶-Isolationsschichten
KR20020053560A (ko) * 2000-12-27 2002-07-05 박종섭 반도체 소자의 분리막 형성 방법
KR100383758B1 (ko) * 2000-12-29 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20020056659A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리절연막 형성방법
KR20030000134A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
KR100475025B1 (ko) * 2002-10-25 2005-03-10 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법
US7132355B2 (en) 2004-09-01 2006-11-07 Micron Technology, Inc. Method of forming a layer comprising epitaxial silicon and a field effect transistor
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7531395B2 (en) * 2004-09-01 2009-05-12 Micron Technology, Inc. Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US8673706B2 (en) * 2004-09-01 2014-03-18 Micron Technology, Inc. Methods of forming layers comprising epitaxial silicon
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
US7679130B2 (en) * 2005-05-10 2010-03-16 Infineon Technologies Ag Deep trench isolation structures and methods of formation thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102582A (ja) * 1972-04-03 1973-12-22
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
JPS566449A (en) * 1979-06-28 1981-01-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
JPS5666055A (en) * 1979-10-22 1981-06-04 Ibm Semiconductor array
JPS56137647A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor and its manufacture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3661636A (en) * 1970-04-22 1972-05-09 Ibm Process for forming uniform and smooth surfaces
US3934060A (en) * 1973-12-19 1976-01-20 Motorola, Inc. Method for forming a deposited silicon dioxide layer on a semiconductor wafer
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
JPS56146249A (en) * 1980-04-14 1981-11-13 Fujitsu Ltd Semiconductor device
JPS57106121A (en) * 1980-12-24 1982-07-01 Hitachi Ltd Ion implanting method
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS5839026A (ja) * 1981-09-02 1983-03-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS5851533A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体装置の製造方法
JPS58192346A (ja) * 1982-05-06 1983-11-09 Toshiba Corp 半導体装置の製造方法
JPS58207652A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置の製造方法
US4473598A (en) * 1982-06-30 1984-09-25 International Business Machines Corporation Method of filling trenches with silicon and structures
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS59129439A (ja) * 1983-01-14 1984-07-25 Nec Corp 半導体装置用基板の製造方法
JPH0669064B2 (ja) * 1984-03-23 1994-08-31 日本電気株式会社 半導体装置の素子分離方法
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102582A (ja) * 1972-04-03 1973-12-22
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
JPS566449A (en) * 1979-06-28 1981-01-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
JPS5666055A (en) * 1979-10-22 1981-06-04 Ibm Semiconductor array
JPS56137647A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor and its manufacture

Also Published As

Publication number Publication date
US4526631A (en) 1985-07-02
EP0166121A3 (en) 1989-06-28
JPH0586660B2 (ja) 1993-12-13
EP0166121A2 (en) 1986-01-02

Similar Documents

Publication Publication Date Title
JPS6113641A (ja) 半導体基板における分離パタ−ンの形成方法
US4689656A (en) Method for forming a void free isolation pattern and resulting structure
US5234535A (en) Method of producing a thin silicon-on-insulator layer
US4528047A (en) Method for forming a void free isolation structure utilizing etch and refill techniques
US5476813A (en) Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor
US5310451A (en) Method of forming an ultra-uniform silicon-on-insulator layer
US4758531A (en) Method of making defect free silicon islands using SEG
US7928436B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
US5084419A (en) Method of manufacturing semiconductor device using chemical-mechanical polishing
EP0071204B1 (en) Method for forming recessed dielectric isolation
EP0046501A1 (en) Process of forming recessed dielectric regions in a silicon substrate
JPH05102298A (ja) トレンチ充填方法及び複数のサブレイヤ接点形成方法
US4968628A (en) Method of fabricating back diffused bonded oxide substrates
US4900689A (en) Method of fabrication of isolated islands for complementary bipolar devices
US20190348275A1 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
US4649630A (en) Process for dielectrically isolated semiconductor structure
US4680614A (en) Planar void free isolation structure
JPH05198667A (ja) 分離領域のプレーナ化技術
JP2911694B2 (ja) 半導体基板及びその製造方法
JP2001028354A (ja) 半導体装置の製造方法
JPH11204537A (ja) 半導体装置の製造方法
JPH07183370A (ja) 半導体装置の製造方法
KR20010005151A (ko) 화학적기계적연마를 이용한 소자분리방법
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
US5119157A (en) Semiconductor device with self-aligned contact to buried subcollector