JPS61118802A

JPS61118802A - シ−ケンスコントロ−ラのプロセス入出力装置

Info

Publication number: JPS61118802A
Application number: JP59239339A
Authority: JP
Inventors: Akihide Hamada; 濱田　明秀; Keiichi Tomizawa; 富沢　敬一
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1984-11-15
Filing date: 1984-11-15
Publication date: 1986-06-06
Also published as: DE3540066A1; DE3540066C2; KR900006286B1; JPH0525124B2; KR860004349A; US4745540A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［目　　的］（産業上の利用分野）本発明はプロセス入出力装置に関し、特番こマイクロコ
ンピュータを用いてプログラムにより人出力制御を行う
シーケンスコントローラ（以下シーケンサという）に用
いて好適なプロセス入出力装置に関する。

（従来技術とその問題点）第１３図はこのようなシーケンサの一般的構成の一例を
示す、ここで、１はマイクロプロセッサ形態のＣＰｕで
ある。２Ｓおよび２Ｍはメモリ部であり。

それぞれ、シーケンス制御命令のプログラムおよび装置
のシステムプログラムを格納する。３はランダムアクセ
スメモリ（ＲＡＭ）を有するメモリ部、４は入力部、５
は出力部、６はバスである。

この種のシーケンサに用いる入力部４および出　　　　
］力郡部として、従来、ディスクリート部品およびロジ
ックＬＣで構成した回路を入、力、出力点数に応じて、
用意したものが知られている。

第１４図および第１５図は、それぞれ、従来の入力部お
よび出力部の構成例を示す、これら図にお０て、１１は
外部機器を接続する端子台、１・２ａ　−１２ｈは抵抗
器、１３はコンデンサ、１４はノくツファ、１５（ｉ外
部機器とシーケンサとを電気的に絶縁するためのフォト
カプラ、１Ｂはラッチレジスタ、１７１ｔ／＜スドライ
バ、１８はトランジスタである。またＢＯ〜Ｂ７はバス
信号線、　ｔＲＤ、零１１１７．すＳおよび零ＴＥＤは
、それぞれ制御部１からのデータ読取り信号、データ書
込み信号、バス選択信号およびデータ保持信号のを示す
。

しかしながら、このようなシーケンサ用プロセス入出力
装置は、（入力、出力１点当りの部品数）×（総入出力
点数）で与えられる個数の部品を必要とするため、入出
力点数を増加させた場合に、容積が拡大したり、価格が
上昇すると１．％う欠点があった。また、設計時点にお
いて回路定数の決定などを容易に行えないという欠点が
あった。

そこで、本発明は、上記従来技術の問題点を解決し、入
出力仕様の異なるものやシーケンサ自体の仕様変更があ
った場合にも柔軟に対応できるようにしたシーケンサの
プロセス入出力装置を提供することを目的とする。

［構　　成］（問題点を解決するための手段）かかる目的を達成するために１本発明は第１図に示すよ
うに、外部機器からの入力信号を読取る読取り手段１０
１と、当該読取られた信号から外部入力信号の入力状態
を判別する手段１０２と、当該判別により確定された入
力状態を格納する第１記憶手段１０３とを有する入力手
段１００と、シーケンスコントローラのバス１５０より
入力された外部機器へのデータを記憶する第２記憶手段
１１３と、当該記憶された外部機器へのデータを出力し
、保持する出力制御手段１１２とを有する出力手段１１
０と、前記入力手段１００と出力手段＋１０との切替え
、および入出力点数の切替えならびに入力の応答時間の
設定を行う設定手段１２０と、前記第１および第２記憶
手段゛と前記バス１５０との間でデータの授受を行うバ
ス制御手段１３０とを具えたことを特徴とする。

（作　　用）すなわち、設定手段１２０は、入出力の切替えおよび点
数、応答時間を設定する。この設定に応じ入力制御手段
１０２は外部入力信号に対する入力フィルタリングを行
い、入力状態を確定し、その結果を第１記憶手段１０３
に格納する。記憶されたデータはバス制御ｎ手段１３０
によりバス１５Ｇに出力される。

出力制御手段＋１２は、バス１５０上のデータをバス制
御手段１３０を介して入力し、第２記憶手段１１３に記
憶させ、そのデータを外部機器に出力し、保持する。こ
れにより、入出力装置は仕様変更等にも柔軟に対処でき
、部品点数を減少させることができるようになる。

（発明の実施例）第２図は本発明プロセス人出方装置の一構成例を示す、
ここで、２４および２５は、それぞれ、例えばマイクロ
コンピュータ形態゛の入力部および出力部であり、シー
ケンサの制御部１（第１３図参照）からの選択信号ＳＩ
により入力機能および出力機能の設定、ならびに選択信
号Ｓ２により入出力点数。

応答時間の設定を可能とする。

入力部２４において、４１は入力部２４内の各部を制御
し、第５図、第６図および第８図につき後述する処理を
実行する入力制御部である。４３はデータの読取部であ
り、信号変換部４０によってシーケンサ内部の機器に適
合するディジタル信号に変換された外部機器からの入力
信号ＳＩを読取る。入力制御部４１は読取部４３からの
読取信号に応じて、第６図につき後述する処理に基づき
入力信号ＳＩの入力状態を判別する。また入力制御部４
１はその判別処理に際して用いるための作業用記憶領域
を有する。４７は入力制御部４１・により確定された入
力データ（入力論理確定データ）の保持を行うバッファ
としてのデータ記憶部であり、この記憶領域の−１部を
入力制御部４１の作業領域とすることができる。また、
４８は入力論理確定データの表示を行う表示部である。

出力部２５において、５１は出力部２５内の各部を制御
し、第１０図および第８図につき後述する処理を実行す
る出力制御部であり、データ出力／保持部５３とともに
出力制御手段としての部分を構成する。５７はバス６を
介して送出されてくる外部機器に出力すべき動作信号を
記憶するデータ記憶部である。５３はその記憶された動
作信号を信号変換部５０を介して外部機器へ動作信号Ｓ
Ｏとして出力し、保持するデータ出力／保持部である。

５８はその出力データ（出力論理確定データ）を表示す
る表示部である。

８０および６２はバス制御手段としての各部であψ る、ここで、入出力装置がバス６を制御するためのバス
制御部であり、各種制御信号の入力部２４および出力部
２５に対するメ出や入出力データの切換えを行う、　８
２はバスに雑音が混入したときにその除去を行うバス雑
音除去部である。

また、７０は信号Ｓ１に応じ、入力部２４および出力部
２５にその機能を行わせる入出力選択部、７２は信号Ｓ
２に応じ、入出力点の指定およびその応答時間を設定す
る点数／応答時間選択部、７４は表示選択信号Ｓ３に応
じ、表示部４９．５３に表示を行わせるための表示選択
部である。

第３図および第４図は、それぞれ、入力部２４および出
力部２５と、外部機器ならびに各種信号との接続状態を
示し、ここで、第１４図および第１５図と同等の個所に
は同一の符号を付しである。また、Ａｏ−Ａ２はアドレ
ス信号、　Ｄ０〜Ｄ７はデータ信号、零Ｃ８はバス選択
信号、家ＴＥＤはデータ保持信号、　本ＲＤはデータ読
取り信号、　零ＷＴはデータ書込み信号、　ｔＲＤＹ　
　は入力部２４または出力部２５が制御部１に対して出
力するデータ同期信号であり、これら信号はいずれもバ
ス６を介して接続されている。

第５図は入力部２４が行う外部信号入力処理手順の概要
の一例を示し、制御部１からの選択信号Ｓ１〜Ｓ３に応
じて起動される。まず、ステップ５ＴＰＩにて入力信号
を入力ボートより読取り、次いでステップ５ＴＰ２にて
、第６図において述べるように入力データの入力論理を
判定することにより入力信号のフィルタリングを行い、
入力論理を確定する。ステップ５ＴＰ３では確定された
データをデータ記憶部４７に格納することにより、第８
図において述べるような制御部１への送信処理を行う、
ステップ５ＴＰ４および５ＴＰ５では確定された入力デ
ータの表示を行い、表示時間経過後にはステップ５ＴＰ
８および５ＴＰ７にて表示を停止させる０表示停止時間
の経過後にはステップ５ＴＰ１に復帰し、入力処理手順
を繰返す。

第６図はステップ５ＴＰ２の入力論理判定手順の詳細の
一例を示す、まず、図において用いられている記号につ
いて述べるに、１（０）〜ｉ　（ｎ）は入力論理確定デ
ータを示し、入力信号０〜ｎとがそれぞれ対応したもの
であり、データ記憶部４７に格納される。　Ｐｉ（０）
　〜Ｐｉ（ｎ）は入力部２４のポートより入力したデー
タを示し、それぞれ１（０）〜ｉ　（ｎ）と対応し、記
憶部４７内の作業領域に格納される。

Ｃ：Ｎ丁（０）〜ＧＮＴ（ｎ）は入力論理判定用カウン
タを示し、それぞれ１（０）〜１（ｎ）と対応し、これ
も作業領域に格納される。　Ｎ０ＦＦは入力論理°°０
”の判定設定値、ＮＯＮは入力論理゛°１°°の判定設
定値を示し、信号Ｓ２によって作業領域に格納される。

第７図は第６図示の処理による動作タイミングを示し、
この図を参照して第６図示の処理手順を説明する。まず
、ステップ５ＴＰ１４にて、入力信号のビットを示すカ
ウンタｎをＯとし、ビットｎ（０≦ｎ≦ａ、ａ：所定値
）について以下の処理を行う、任意の入力信号のピッ）
ｎについて、第７図の（ａ）に示す信号が入力部２４に
入力されると、現時点の１（ｎ）を判別し１次の論理判
定動作を選択する（ステップ５ＴＰ１５）、　ｉ　（ｎ
）　＝　”　Ｏ”のとき、論理ＩＩ　Ｉ　ＩＩの判定処
理を行う、すなわち。

現時点のＰｉ（ｒ＋）を判別しくステップ５ＴＰ１８）
。

Ｐｉ（ｒ＋）　＝　１（ｎ）のときはＣＮＴ（ｎ）　＝
　Ｏとしくステップ５ＴＰ２３）、Ｐｉ（ｎ）　＃　１
（ｎ）のときは現時点の１（ｎ）に対し、論理の状変可
能性有りと判断してＧＭＴ（ｎ）に１を加算する（ステ
ップ５ＴＰ１７）、さらに、ＧＭＴ（ｎ）＜　　　　　
ｌＮ０Ｎ　（７）ときは（ステップ５ＴＰ１Ｂ）、ｎを
＋１歩進しくステップ５ＴＰ２１）、ｎの値がａに達す
るまで最新のＰｉ（ｎ）が設定される毎に繰り返す（ス
テップＳ丁Ｐ２２）、　ＣＮＴ（ｎ）＝　Ｎ０ＦＦのと
きは（ステップ５ＴＰ１８　）　、入力論理が変化した
としてＧＮＴ（ｎ）をクリアした後（ステップ５ＴＰ１
９）、１（ｎ）　＝−１ｔ　１−とする（ステップ５Ｔ
Ｐ２０）、この処理においてＮＯＨにより入力装置の論
理Ｎ　Ｉ　ＩＩの応答時間が決定されることになる。

次に、１（ｎ）＝　”　１　”になると、論理゛ｏ　”
の判定処理を行う、すなわち、論理ＩＩ　Ｉ　ＩＩの判
定処理と同様に、１（ｎ）＝Ｐｉ（ｎ）　（’）ときは
ＣＮＴ（ｎ）＝　Ｏとしくステップ５ＴＰ２９）、１（
ｎ）ｓρ１（ｎ）　ｃ７）ときは０ＮＴ（ｎ）に１を加
算しくステップ５ＴＰ２５）、　ＣＮＴ（ｒ＋）＜　Ｎ
０ＦＦの期間、最新のＰｉ（ｎ）が設定される毎に繰り
返す（ステップ５ＴＰ２１，５ＴＰ２２）、　ＣＷＴ（
ｎ）−ＭＯＦＦのときは、１（ｎ）＝　’”０°゛とし
、論理変更をする（ステップ５ＴＰ２？、５ＴＰ２８）
、このとき、Ｎ０ＦＦにより入力装置の論理°“０“の
応答時間が決定される０以上の処理によって、入力信号
のフィルタリングがなされ、入力論理確定データが得ら
れる。

なお、カウンタを２つ以上使用して、入力フィルタ処理
を行うこともできる。

このように得られた入力論理確定データを制御部ｌが読
取りを所望する場合には、以下のような処理を行う。

第８図は入出力装置と制御部との間でデータの授受を行
う処理手順の一例を示す、バス６に接続された制御部１
が入力データの要求をする場合、制御部ｌは第９図示の
動作タイミングに従い、バス選択信号＊Ｃ５，データ保
持信号ｔＴＥＤを有効にする。入力部２４では、これに
応じ、入力論理確定データを保持する（ステップ５ＴＰ
３０〜３２，５ＴＰ４８〜４８）０次に制御部ｌがバス
選択信号零ＣＳ、アドレス信号Ａｏ−Ａ、　、データ読
取信号零ＲＤを有効にすると、入力部２４は保持データ
をデータ線００〜Ｄ７に出力し、データ同期信号基ＲＤ
Ｙを有効にする（ステップ５ＴＰ３０〜３３，５ＴＰ４
１〜４５）、制御部１は、この零ＲＤＹが有効になるの
をまってデータを読取り、すＳ、　Ａ０〜Ａ２．震ＲＤ
を無効にする。なお、ステップ５ＴＰ３１，５ＴＰ４１
，５ＴＰ４６にて雑音の発生が検知された場合には、ス
テップ５ＴＰ４９にてその旨が報知されるようにする。

次に、外部機器への制御信号の出力処理について説明す
る。

第１０図は出力部２５が行う出力処理手順の概要の一例
を示し、この処理は信号８１〜Ｓ３によって起動される
。まず、ステップ５ＴＰ９にてバス６より記憶部５７に
展開された出力データを読取り、ステップ５ＴＰＩＩに
てデータ出力／保持部５３によりデータを出力し、保持
する。また、ステップ５ＴＰＩＯ，５ＴＰＩＩにて出力
論理確定データの表示を行った後、ステップＳ丁Ｐ１２
゜５ＴＰ１３により表示を消灯してステップ５ＴＰ８に
復帰する。

ステップ５ＴＰ８．５ＴＰ９の処理にて、外部機器にデ
ータを出力、する処理は第８図のように行う、すなわち
、第１１図の動作タイミングに従い、制御部１が信号零
Ｃ９，Ａ０〜Ａ２　＋ＤＯ〜Ｄ？　ｔ’Ｊよびデータ書
込み信号層ｗＴを有効にすると、出力部２５は、Ｄｏ　
”　０７上のデータを読取り、データ同期信号零ＲＤＹ
を有効にしくステップ５ＴＰ３０〜５ＴＰ４０）、制御
部１と同期をとる。また、データの保持を行う処理はこ
の次に制御部１が信号ｔｃｓ、求ＴＥＤを有効にすると
、出力部２５は前記処理で読取ったデータを保持し、出
力論理確定データとする。

なお、第５図および第１０図における表示処理は、第１
２図（Ａ）および（Ｂ）に示すように、信号Ｓ１〜Ｓ３
の設定に応じて第１３図（Ａ）または（Ｂ）のいずれか
を選択し、入力論理、出力論理に対応させて表示を行う
ことができる。

このように表示形式を選択できるようにすれば、用途に
応じて消費電力の節減を行うことができる。

［発明の効果］以上説明したように、本発明によれば、シーケンサの入
出力装置を外部機器に柔軟に対応できるようにしたので
、回路構成部品点数が大幅に削減でき、以て容積縮小化
９価格低減化が実現できる。また、入力論理判定を行゛
う入力フィルタはソフトウェア処理より変更できるので
、仕様変更に伴う回路定数変更が容易に行える。

【図面の簡単な説明】

第ｉｆｆは本発明の全体構成図、第２図は本発明プロセス入出力装置の一構成例を示すブ
ロック図、第３図および第４図は、それぞれ、第２図示の装置にお
ける入力部および出力部の信号の接続状態を示す説明図
、第５図は入力部による入力処理手順の一例を示すフロー
チャート、第６図は入力部による入力論理確定手順の一例を示すフ
ローチャート、第７図は第６図示の処理における動作タイミングを示す
タイミングチャート、第８図は第２図示の入出力装置によるデータ授受処理手
順の一例を示すフローチャート、第９図は第８図示の処
理におけるデータ入力時の動作タイミングを示すタイミ
ングチャート、第１０図は出力部による出力処理手順の
一例を示すフローチャート。第１１図は第８図示の処理におけるデータ出力時の動作
タイミングを示すタイミングチャート、第１２図（Ａ）
および（Ｂ）は第２図示の装置における表示部の表示タ
イミングの２例を示すタイミングチャート、第１３図はシーケンサの一般的構成例を示すブロック図
。第１４図および第１５図は、それぞれ、従来の入力部お
よび出力部の構成例を示す説明図である。１・・・制御部、４．２４・・・入力部、５．２５・・・出力部、６・・・バス、１１・・・端子、１２ａ　Ｎ１２ｍ　−抵抗、１３・・・コンデンサ、１４・・・バッファ・１５・・・フォトカブラ、１８・・・トランジスタ、４０．５０・・・信号変換部、４１・・・入力制御部、４３・・・データ読取部、４７．５？・・・データ記憶部、４９．５９・・・表示部、５１・・・出力制御部、５３・・・データ出力／保持部。６０・・・バス制御部、６２・・・バス雑音除去部、７０・・・入出力選択部、７２・・・点数／応答時間選択部、７４・・・表示選択部。５１〜Ｓ３・・・選択信号、八〇〜Ａ２・・・アドレス信号、００〜Ｄ７・・・データ信号、ＩＣ９，ｔＲＤ、ＩＩＴ、ｔＴＥ１３．ｔＲＤＹ　・・
・制御信号、１００・・・入力手段、１０１・・・読取り手段。１０２・・・入力制御手段、１０３・・・第１記憶手段、１１０・・・出力手段、１１２・・・出力制御手段、１１３・・・第２記憶手段、１２０・・・設定手段、１３０・・・バス制御手段。ｂ元データ第１３図第１４図第１５図

Claims

【特許請求の範囲】１）外部機器からの入力信号を読取る読取り手段と、当
該読取られた信号から外部入力信号の入力状態を判別す
る手段と、当該判別により確定された入力状態を格納す
る第１記憶手段とを有する入力手段と、シーケンスコントローラのバスより入力された外部機器
へのデータを記憶する第２記憶手段と、当該記憶された
外部機器へのデータを出力し、保持する出力制御手段と
を有する出力手段と、前記入力手段と出力手段との切替えおよび入出力点数の
切替えならびに入力の応答時間の設定を行う設定手段と
、前記第１および第２記憶手段と前記バスとの間でデータ
の授受を行うバス制御手段とを具えたことを特徴とする
シーケンスコントローラのプロセス入出力装置。２）特許請求の範囲第１項記載のシーケンスコントロー
ラのプロセス入出力装置において、前記入力手段および
出力手段は、それぞれ、前記確定された入力状態および
出力状態を表示する第１および第２表示手段を有するこ
とを特徴とするシーケンスコントローラのプロセス入出
力装置。３）特許請求の範囲第２項に記載のシーケンスコントロ
ーラのプロセス入出力装置において、前記設定手段は前
記第１および第２表示手段の表示状態を設定することを
特徴とするシーケンスコントローラのプロセス入出力装
置。４）特許請求の範囲第１項ないし第３項のいずれかの項
に記載のシーケンスコントローラのプロセス入出力装置
において、前記バス制御手段はバスに雑音が混入したと
きに、該雑音を除去するためのバス雑音除去手段を有す
ることを特徴とするシーケンスコントローラのプロセス
入出力装置。