JPS6083358A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JPS6083358A JPS6083358A JP19184383A JP19184383A JPS6083358A JP S6083358 A JPS6083358 A JP S6083358A JP 19184383 A JP19184383 A JP 19184383A JP 19184383 A JP19184383 A JP 19184383A JP S6083358 A JPS6083358 A JP S6083358A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- external
- lead
- integrated circuit
- clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成集積回路の製造方法、特に混成集積回路基
板に電極端子を取シ付ける方法に関するものである。
板に電極端子を取シ付ける方法に関するものである。
従来、混成集積回路において、複数個の電極端２か七う
マい、〃豊がｆ患田柑はす入迅春−七うタック基板上の
電極端子をつける勾訴に電極端子？１個、１個半田付け
していた。第１図は従来技術により電極端子を半田付け
する場合ケ示したものである。ここで第１図を用いて詳
細に説明する。例えば混成厚膜集積回路に用いるセラミ
ック基板１には配線が施されてお夛、各配線の外部接続
部には電極端子２．３．４，５．６が設けられている。
マい、〃豊がｆ患田柑はす入迅春−七うタック基板上の
電極端子をつける勾訴に電極端子？１個、１個半田付け
していた。第１図は従来技術により電極端子を半田付け
する場合ケ示したものである。ここで第１図を用いて詳
細に説明する。例えば混成厚膜集積回路に用いるセラミ
ック基板１には配線が施されてお夛、各配線の外部接続
部には電極端子２．３．４，５．６が設けられている。
各電極端子２，３．４．５．６には外部リード７゜８．
９．１０．１１が半田付けされるが、外部リード？、８
．９，１０．１１はセラミック基板１とは別に、タイバ
ー１２で接続される構体として形成される。この構体の
各外部リード７ 、８ 、９゜１０．１１の先端を各電
極端子２，３．４．５゜６にあて、一つ一つが半田付け
によシ接続され、その後、タイバー１２が切断される。
９．１０．１１が半田付けされるが、外部リード？、８
．９，１０．１１はセラミック基板１とは別に、タイバ
ー１２で接続される構体として形成される。この構体の
各外部リード７ 、８ 、９゜１０．１１の先端を各電
極端子２，３．４．５゜６にあて、一つ一つが半田付け
によシ接続され、その後、タイバー１２が切断される。
前述の様に従来技術では外部リード７ 、８ 、９゜１
０、ｌｌ’に１個１個セラミック基板上の各電極端子２
．３．４．５．６に半田付けするため、工数が非常に多
くかかることになシ、結果的には混成厚膜集積回路の価
格上昇につながるという欠点があった・一方、半田付け
する際、各作業者の熟練度が違ったシ、半田ゴテの温度
も各々、微妙に違っているため半田付けの仕上げにハラ
ツ午カ生じ、最悪の場合には半田付けがうまくされず、
製品が出荷されてから電極端子が取れるということも考
えられ、信頼度的に問題があった。
０、ｌｌ’に１個１個セラミック基板上の各電極端子２
．３．４．５．６に半田付けするため、工数が非常に多
くかかることになシ、結果的には混成厚膜集積回路の価
格上昇につながるという欠点があった・一方、半田付け
する際、各作業者の熟練度が違ったシ、半田ゴテの温度
も各々、微妙に違っているため半田付けの仕上げにハラ
ツ午カ生じ、最悪の場合には半田付けがうまくされず、
製品が出荷されてから電極端子が取れるということも考
えられ、信頼度的に問題があった。
本発明の目的はこれらの欠点を除去し、混成集積回路基
板に外部リードを容易に接続できる製造方法會提供する
ことにある。本発明によれば、複数の外部リードと先端
にクリップの付いたリード状のものとを一体に形成し、
混成集積回路基板をクリップで押えながら各外部リード
の先端全混成集積回路基板の電極端子に当接し、各外部
リードの先端とそれに当接する電極端子とを半田付けし
、その後各外部リードを互いに分離する混成集積回路装
置の製造方法を得る。
板に外部リードを容易に接続できる製造方法會提供する
ことにある。本発明によれば、複数の外部リードと先端
にクリップの付いたリード状のものとを一体に形成し、
混成集積回路基板をクリップで押えながら各外部リード
の先端全混成集積回路基板の電極端子に当接し、各外部
リードの先端とそれに当接する電極端子とを半田付けし
、その後各外部リードを互いに分離する混成集積回路装
置の製造方法を得る。
次に図面を参照して、本発明をよシ詳細に説明する。
第２図は本発明の実施例であって、セラミック基板２１
には配線が施こされておシ、各配線には外部電極導出の
ための電極端子２２．２３，２４゜２５．２６が設けら
れている。外部リード２７゜２８．２９．３０．３１は
タイツく−３４で一体になされておシ、両端にはその先
端がセラミック基板２１をはさめる様なりリップのつい
たリード状の細状３２，３３’に庸しているこの細条３
２．３３の位置はどこでもよいがセラミック基板を安定
にはさめる所が良く、このためにはリード２７．２８゜
２９．３０．３１の両端が望ましい０リード２７゜２８
．２９，３０．３１および細条３２．３３の一体化され
た構体をセラミック基板２１に取り付ける。この時、細
条３２．３３のクリップでセラミック基板２１をはさみ
、各リード２７ 、２ｓ 。
には配線が施こされておシ、各配線には外部電極導出の
ための電極端子２２．２３，２４゜２５．２６が設けら
れている。外部リード２７゜２８．２９．３０．３１は
タイツく−３４で一体になされておシ、両端にはその先
端がセラミック基板２１をはさめる様なりリップのつい
たリード状の細状３２，３３’に庸しているこの細条３
２．３３の位置はどこでもよいがセラミック基板を安定
にはさめる所が良く、このためにはリード２７．２８゜
２９．３０．３１の両端が望ましい０リード２７゜２８
．２９，３０．３１および細条３２．３３の一体化され
た構体をセラミック基板２１に取り付ける。この時、細
条３２．３３のクリップでセラミック基板２１をはさみ
、各リード２７ 、２ｓ 。
２９．３０．３１の先端が個々の電極端子２２゜２３．
２４，２５．２６に当接するようにするＯこの時セラミ
ック基板２１は細条３２．３３のクリップではさまれる
ので、リード２７，２８，２９゜３０．３１と電極端子
２２．２３．２４．２５゜２６の位置関係は（支）定さ
れる。この状態でセラミック基板２１を半田槽の中に入
れることによｐ全ての電極端子２２，２３．２４．２５
，２６？ＩＪ−ド２７．２８，２９，３０．３１の先端
に同時に半田付は屯悉る。、。そして牟後に各リー、ド
２７゜２８．２９．３０．３１を適当な長さの所で切断
し、タイバー、３４を取り除く。更に細条３２，３３を
引っばることによシ、除去し、セラきツク基板２１に電
極端子２２．２３，２４．２５．２６だけを残す。この
時７細条３２，３３はセラミック基板２１のセラミック
部にクリップではさめば良いが−このクリソ！を電極端
子にはさむと細条３２゜３３は半田付は後、そのまま残
しておいても良い。
２４，２５．２６に当接するようにするＯこの時セラミ
ック基板２１は細条３２．３３のクリップではさまれる
ので、リード２７，２８，２９゜３０．３１と電極端子
２２．２３．２４．２５゜２６の位置関係は（支）定さ
れる。この状態でセラミック基板２１を半田槽の中に入
れることによｐ全ての電極端子２２，２３．２４．２５
，２６？ＩＪ−ド２７．２８，２９，３０．３１の先端
に同時に半田付は屯悉る。、。そして牟後に各リー、ド
２７゜２８．２９．３０．３１を適当な長さの所で切断
し、タイバー、３４を取り除く。更に細条３２，３３を
引っばることによシ、除去し、セラきツク基板２１に電
極端子２２．２３，２４．２５．２６だけを残す。この
時７細条３２，３３はセラミック基板２１のセラミック
部にクリップではさめば良いが−このクリソ！を電極端
子にはさむと細条３２゜３３は半田付は後、そのまま残
しておいても良い。
以上説明したように、本発明によれば、複数の外部リー
ドの半田付けが１回で行なうことができ、半田付けに要
する工数が少なくてすむ６また、信頼度の面でも温度等
の条件力５厳しく管理された半田槽を使用することが出
来仝ため、半田付けも均一になシ、半田付けの失敗奉少
なくなって信頼度が著しく向上するという利点がある。
ドの半田付けが１回で行なうことができ、半田付けに要
する工数が少なくてすむ６また、信頼度の面でも温度等
の条件力５厳しく管理された半田槽を使用することが出
来仝ため、半田付けも均一になシ、半田付けの失敗奉少
なくなって信頼度が著しく向上するという利点がある。
第１図は従来の混成集積回路基板に外部リードを接続す
る構造を示した図で、１はセラミック基板２，３，４，
５．６は上２ミック基板上に設けられた電極端子、７，
８，９，１０．１１は外部リード、１２はタイバーであ
る。 第２図は本発明の一実施例を示した図で２１はセラミッ
ク基板、２２，２３，２４，２５，２６は電極端子、３
２．３３はクリップ状先端を有する細条、２７．２８，
２９，３０．３１は外部リード、３４はタイバーである
。
る構造を示した図で、１はセラミック基板２，３，４，
５．６は上２ミック基板上に設けられた電極端子、７，
８，９，１０．１１は外部リード、１２はタイバーであ
る。 第２図は本発明の一実施例を示した図で２１はセラミッ
ク基板、２２，２３，２４，２５，２６は電極端子、３
２．３３はクリップ状先端を有する細条、２７．２８，
２９，３０．３１は外部リード、３４はタイバーである
。
Claims (1)
- 複数の外部リードと先端にクリップを有する細条とを一
体に形成し、混成集積回路基板を前記クリップではさみ
ながら前記外部リードの先端全前記混成集積回路基板の
電極端子に当接し、前記外部リードの各先端を前記電極
端子のおの卦のに半田付けした後前記外部リードのおの
おのを分離することを特徴とする混成集積回路装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19184383A JPS6083358A (ja) | 1983-10-14 | 1983-10-14 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19184383A JPS6083358A (ja) | 1983-10-14 | 1983-10-14 | 混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083358A true JPS6083358A (ja) | 1985-05-11 |
Family
ID=16281437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19184383A Pending JPS6083358A (ja) | 1983-10-14 | 1983-10-14 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713126A (en) * | 1993-12-24 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Method of mounting electronic connector on an end of printed circuit board |
-
1983
- 1983-10-14 JP JP19184383A patent/JPS6083358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5713126A (en) * | 1993-12-24 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Method of mounting electronic connector on an end of printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3978516A (en) | Lead frame assembly for a packaged semiconductor microcircuit | |
| JPS6083358A (ja) | 混成集積回路装置の製造方法 | |
| US3961413A (en) | Method and apparatus for the assembly of semiconductor devices | |
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| JPS62260350A (ja) | 混成集積回路装置 | |
| JPH02281610A (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPS5837149Y2 (ja) | セラミツクフイルタ | |
| JPH033972Y2 (ja) | ||
| JPS6210985Y2 (ja) | ||
| JPS63169754A (ja) | 半導体装置 | |
| JPH0355007B2 (ja) | ||
| JPH063201A (ja) | サーミスタセンサの製造方法およびそのサーミスタセンサ | |
| JPH07161771A (ja) | フィルムキャリア、電子部品および離型紙剥離方法 | |
| JPS6311698Y2 (ja) | ||
| JPS6427236A (en) | Wire bonding method | |
| JPS5893360A (ja) | アマチユア向けｉｃハンダづけ器具 | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JPH01102989A (ja) | ハイブリットｉｃ基板 | |
| JPH02105595A (ja) | 混成集積回路 | |
| JPS5874064A (ja) | リ−ドフレ−ム | |
| JPH01119045A (ja) | リードフレーム | |
| JPS6118117A (ja) | チツプネツトワ−クの形成方法 | |
| JPS59217389A (ja) | 電子部品の接続方法 | |
| JPH01194277A (ja) | 混成集積回路 |