JPH01194277A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH01194277A JPH01194277A JP63019426A JP1942688A JPH01194277A JP H01194277 A JPH01194277 A JP H01194277A JP 63019426 A JP63019426 A JP 63019426A JP 1942688 A JP1942688 A JP 1942688A JP H01194277 A JPH01194277 A JP H01194277A
- Authority
- JP
- Japan
- Prior art keywords
- external
- coupled
- integrated circuit
- hybrid integrated
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路に関し、特にクリップ形状の外
部リードを有する混成集積回路に関する。
部リードを有する混成集積回路に関する。
従来、この種の混成集積回路において、外部リードを接
続する外部電極間相互の電気的接続を行う場合には回路
基板表面にて交差配線を行うか回路基板の裏面に配線層
を形成する等の技術が一般的であった。
続する外部電極間相互の電気的接続を行う場合には回路
基板表面にて交差配線を行うか回路基板の裏面に配線層
を形成する等の技術が一般的であった。
上述した従来の混成集積回路は、回路基板表面に交差配
線を行う場合には、厚膜形成技術により２回の絶縁層の
印刷工程と１回の配線層の印刷工程及び交差配線の検査
工程等が追加されるためリードタイム及びコストの面で
難点がある。また、裏面に配線層を設ける場合には、配
＃ｉ！層と保獲ガラスの印刷の２回の工程の追加で済む
が、利用できるのは片面実装基板の時のみであり、両面
実装基板の時は前記交差配線を行うことが必要である。
線を行う場合には、厚膜形成技術により２回の絶縁層の
印刷工程と１回の配線層の印刷工程及び交差配線の検査
工程等が追加されるためリードタイム及びコストの面で
難点がある。また、裏面に配線層を設ける場合には、配
＃ｉ！層と保獲ガラスの印刷の２回の工程の追加で済む
が、利用できるのは片面実装基板の時のみであり、両面
実装基板の時は前記交差配線を行うことが必要である。
また交差配線は、高信頼度を要求される分野には適用が
制限され練熟を用いたジャンパ配線を行い交差配線を避
けている場合が多いものである。
制限され練熟を用いたジャンパ配線を行い交差配線を避
けている場合が多いものである。
本発明の混成集積回路は、電子部品を搭載し該電子部品
と電気的接続を有する配線層及び該配線層に接続した外
部電極を備えた回路基板と、前記外部電極に接続したク
リップ形状部を有する外部リードとを含む混成集積回路
において、前記外部リードが前記外部リードと一体化で
形成され且つ所望の前記外部電極間を電気的に接続する
ための連結部を有している。
と電気的接続を有する配線層及び該配線層に接続した外
部電極を備えた回路基板と、前記外部電極に接続したク
リップ形状部を有する外部リードとを含む混成集積回路
において、前記外部リードが前記外部リードと一体化で
形成され且つ所望の前記外部電極間を電気的に接続する
ための連結部を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るだめの工程順に示した混成集積回路の平面図、第２図
（ａ）、 （ｈ）は本発明の第１の実施例を示す混成集
積回路の底面図及びｘ−ｘ’線断面図である。
るだめの工程順に示した混成集積回路の平面図、第２図
（ａ）、 （ｈ）は本発明の第１の実施例を示す混成集
積回路の底面図及びｘ−ｘ’線断面図である。
まず、第１図（ａ）Ｋ示すように、セラミック基板１の
上に厚膜配置！ｉ！２及び厚膜配線２と接続する外部Ｔ
Ｍ、極６ａ ６ｂ、６ｃ、６ｄ、６ｅ、６ｆと厚膜抵
抗３を印刷して形成した回路基板の上にチップコンデン
サ４及びミニモールド型半導体素子を搭載して厚膜配線
２とそれぞれ電気的に接続する。次に、外部電極６ａ、
６ｂ、・・・・・・、６ｆのそれぞれと接続するため
クリップ形状を有し且つ先端部を互に連結する連結部７
を備えた外部リード８を有するリードフレーム９を用意
する。
上に厚膜配置！ｉ！２及び厚膜配線２と接続する外部Ｔ
Ｍ、極６ａ ６ｂ、６ｃ、６ｄ、６ｅ、６ｆと厚膜抵
抗３を印刷して形成した回路基板の上にチップコンデン
サ４及びミニモールド型半導体素子を搭載して厚膜配線
２とそれぞれ電気的に接続する。次に、外部電極６ａ、
６ｂ、・・・・・・、６ｆのそれぞれと接続するため
クリップ形状を有し且つ先端部を互に連結する連結部７
を備えた外部リード８を有するリードフレーム９を用意
する。
次に、第１図（ｂ） Ｋ示すように１所望する外部電極
６ａと６ｄ間を接続するために１外部電極６ａと６ｄに
対応する先端部のみを接続するように連結部７を切断す
る。
６ａと６ｄ間を接続するために１外部電極６ａと６ｄに
対応する先端部のみを接続するように連結部７を切断す
る。
次Ｋ、第１図（ｃｌ Ｋ ｙｐすようＫ、外部電極６ａ
。
。
６ｂ、・・山・、６ｆのそれぞれをクリップ形状部で挟
んで外部リード８を接続し、リードフレーム９のタイバ
ーを切断する。外部電極６ａと６ｄは第２図（ａ）、
（ｂ）に示すように回路基板の裏面で外部リード８に一
体化して設けられた連結部７により接ｋｉ５れる。
んで外部リード８を接続し、リードフレーム９のタイバ
ーを切断する。外部電極６ａと６ｄは第２図（ａ）、
（ｂ）に示すように回路基板の裏面で外部リード８に一
体化して設けられた連結部７により接ｋｉ５れる。
ここで、外部電極８の相互間接続のためだけに使用し、
外部回路とは接続する必要のない外部リード（外部電極
６ａに接続した外部リード）８はリード部を根元より切
断すれば良い。
外部回路とは接続する必要のない外部リード（外部電極
６ａに接続した外部リード）８はリード部を根元より切
断すれば良い。
第３図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に示した混成集積回路の平面図、第４図
は本発明の第２の実施例を示す混成集積回路の底面図で
ある。
るための工程順に示した混成集積回路の平面図、第４図
は本発明の第２の実施例を示す混成集積回路の底面図で
ある。
第３図（ａ）Ｋ示すように第１の実施例と同様に形成し
た回路基板の外部電極６ａ、 ６ｂ、・・・・・・、６
ｆと接続する２段の連結部７を備えた外部リード８を有
するリードフレーム９を用意する。
た回路基板の外部電極６ａ、 ６ｂ、・・・・・・、６
ｆと接続する２段の連結部７を備えた外部リード８を有
するリードフレーム９を用意する。
次Ｋ、第３図（ｂ）に示すように、所望する６ａと６ｆ
及び６ｂと６ｄとをそれぞれ接続するように連結部７を
切断する。
及び６ｂと６ｄとをそれぞれ接続するように連結部７を
切断する。
次に、第３図（ｃｌに示すように、外部′ＦＩ！、極６
ａ。
ａ。
６ｂ、・・・・・・、６ｆのそれぞれと外部リード８を
接続し、タイバーを切断する。その結果、外部電極６ａ
と６ｆ及び６ｂと６ｄはそれぞれ独立に第４図に示すよ
うに回路基板の裏面で外部リード８に一体化して設けら
れた連絡部７により接続される。
接続し、タイバーを切断する。その結果、外部電極６ａ
と６ｆ及び６ｂと６ｄはそれぞれ独立に第４図に示すよ
うに回路基板の裏面で外部リード８に一体化して設けら
れた連絡部７により接続される。
本実施例はシングルインライン（ＳＩＬ）型について述
べたが、デュアルインライン（ＤＩＬ）型について屯全
く同様に応用できる。
べたが、デュアルインライン（ＤＩＬ）型について屯全
く同様に応用できる。
以上説明したように本発明はクリップ先端部を連結した
外部リードを用いることにより、回路基板表面に於ける
交差配線または裏面に於ける配線層が不要となるため回
路基板の印刷、焼成、交差配線検査の各工程を削減でき
るとともに、連結部の切断位置を変えることにより任意
の外部′ＲＬ極間を接続できること、銅あるいは鉄には
んだめっきを施こした外部リードを用いることＫより厚
膜配線に比較して抵抗を小さく押さえることかでき、更
に交差配線を避けることにより高信頼度が要求
外部リードを用いることにより、回路基板表面に於ける
交差配線または裏面に於ける配線層が不要となるため回
路基板の印刷、焼成、交差配線検査の各工程を削減でき
るとともに、連結部の切断位置を変えることにより任意
の外部′ＲＬ極間を接続できること、銅あるいは鉄には
んだめっきを施こした外部リードを用いることＫより厚
膜配線に比較して抵抗を小さく押さえることかでき、更
に交差配線を避けることにより高信頼度が要求
第１図（ａ）〜（ｃｌは本発明の第１の実施例を説明す
るだめの工程順に示した混成集積回路の平面図、第２図
（ａ）、 （ｂ）は本発明の第１の実施例を示す混成集
積回路の底面図及びｘ−ｘ’線断面図、第３図（ａ）〜
（ｃ）は本発明の第２の実施例を説明するための工程順
に示した混成集積回路の平面図、第４図は本発明の第２
の実施例を示す混成集積回路の底面図である。 １・・・・・・セラミック基板、２・・・・・・厚膜配
線、：つ・・・・・・厚膜抵抗、４・・・・・・チップ
コンデンサ、５・・・・・・ミニモールド型半導体素子
、 ６ａ、 ６ｂ、 ６ｃ、 ６ｄ。 ６ｅ、６ｆ・・・・・・外部電極、７・・・・・・連結
部、８・・・・・・外部リード、９・・・・・・リード
フレーム。 代理人 弁理士 内 原 音 ４＋ツブコンテ”ノ“ワ“ ｆｆｉ／Ｉ２１ 第 １ 図 Ｘ′ 畝ン
（ｂ）万 ２ 図 懲 、ＭＥＩ
るだめの工程順に示した混成集積回路の平面図、第２図
（ａ）、 （ｂ）は本発明の第１の実施例を示す混成集
積回路の底面図及びｘ−ｘ’線断面図、第３図（ａ）〜
（ｃ）は本発明の第２の実施例を説明するための工程順
に示した混成集積回路の平面図、第４図は本発明の第２
の実施例を示す混成集積回路の底面図である。 １・・・・・・セラミック基板、２・・・・・・厚膜配
線、：つ・・・・・・厚膜抵抗、４・・・・・・チップ
コンデンサ、５・・・・・・ミニモールド型半導体素子
、 ６ａ、 ６ｂ、 ６ｃ、 ６ｄ。 ６ｅ、６ｆ・・・・・・外部電極、７・・・・・・連結
部、８・・・・・・外部リード、９・・・・・・リード
フレーム。 代理人 弁理士 内 原 音 ４＋ツブコンテ”ノ“ワ“ ｆｆｉ／Ｉ２１ 第 １ 図 Ｘ′ 畝ン
（ｂ）万 ２ 図 懲 、ＭＥＩ
Claims (1)
- 電子部品を搭載し該電子部品と電気的接続を有する配線
層及び該配線層に接続した外部電極を備えた回路基板と
、前記外部電極に接続したクリップ形状部を有する外部
リードとを含む混成集積回路において、前記外部リード
が前記外部リードと一体化で形成され且つ所望の前記外
部電極間を電気的に接続するための連結部を有すること
を特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019426A JPH01194277A (ja) | 1988-01-28 | 1988-01-28 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019426A JPH01194277A (ja) | 1988-01-28 | 1988-01-28 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194277A true JPH01194277A (ja) | 1989-08-04 |
Family
ID=11998946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63019426A Pending JPH01194277A (ja) | 1988-01-28 | 1988-01-28 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194277A (ja) |
-
1988
- 1988-01-28 JP JP63019426A patent/JPH01194277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| JPH0740790B2 (ja) | 大電力パワ−モジユ−ル | |
| JPH01194277A (ja) | 混成集積回路 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH09307202A (ja) | 混成集積回路 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPS609273B2 (ja) | 表示装置 | |
| JPH0546100A (ja) | 発光ダイオードランプ及び表示板 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH0672249U (ja) | 集積回路装置 | |
| JP2556044Y2 (ja) | 電子素子搭載基板 | |
| JP2944632B1 (ja) | 電子回路基板 | |
| JPH064605Y2 (ja) | 混成集積回路 | |
| JPH0475032A (ja) | 配線方法およびそれを用いた液晶パネルの実装構造 | |
| JPH02292891A (ja) | 薄型チップジャンパー線を有する回路基板 | |
| JPH031470A (ja) | 電子部品の製造方法 | |
| JPS61230351A (ja) | 混成集積回路 | |
| JPS6145957B2 (ja) | ||
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPS60202984A (ja) | 混成集積回路 | |
| JPS6215848A (ja) | テ−プキヤリア素子 |