JPS6083138A - 検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は検出装置に関し、特に２つの入力した語の変化
を検出する検出装置に関する。

情報処理システムにおいては、２つの語あるいは同一語
の時間的な変化を調べる問題は多い。このような問題全
処理する際には通常２つの語の排他的論理和（以下ＥＸ
ＯＲ）ｉとって変化語を作り該変化語の各ビット全ビッ
トごとに調べたり、シフト命令を繰シ返して１ビツトず
つシフトしなからオーバフローのフラグ全調べる方法が
多用される。しかしこのような方法では変化の無いビッ
トについても処理が必要なので時間がかかるという欠点
があった。

本発明の目的は、・・−ドウエア構成に工夫金加えるこ
とによシ上記欠点を除去し、２つの語の変化検出全高速
にしかも簡単に行ない得るようにした検出装置ｉ？！−
提供することにある。

本発明によれば、入力する第１の語と続いて入力する第
２の語との変化上検出する検出装置であって、前記第１
と第２の語全一方の大力とするマルチプレクサと、途中
変化語全記憶するレジスタと、前記レジスタの出力と前
記マルチプレクサの出力の排他的論理和？と夛その出力
全前記レジスタの入力とする排他的論理２１１回路群と
、前記レジスタの出力音人力し前記変化語の複数ある変
化ビットの１つ全特定しエンコードするプライオリティ
エンコーダと、前記プライオリティエンコーダの出力全
デコードして得たデコード出刃金前記マルチプレクサの
他方の入力とするデコーダと、前記マルチプレクサが嬉
ｌ並びに第２の語？選択するように制御して該第１の語
が到着すると前記レジスタにセット信号全量し第２の語
についてもセット信号盆山して前記変化語音帯たのち前
記マルチプレクサ全制御して前記デコード出力全選択し
変化ピット金求めるたびに前記レジスタにセット信号全
量し前記変化語の変化ビットが無くなるまでこの制御動
作全線シ返す制御回路とｔ有すること全特徴とする検出
装置が得られる。

次に図面全参照して本発明について説明する。

第１図は本発明の検出装置の一実施例を示すブロック図
である。同図において、検出装置はマルチプレクサｌと
、レジスタ２と、ＥＸＯ川洋用と、プラ・ｆオリティ　
エンコーダ４と、デコーダ５と、制御回路６とからなる
。第１の語と続く第２の語は入力１００からマルテプレ
ク＋ｊｌの一方の入力となシマルチプレクサ１は出力１
１０　ｋ出す。ＥＸＯＲＩ群３はマルチプレクサ１の出
力１１０とレジスタ２の出力１３０　とのＥＸＯ几會と
シ出力１２０ｒ出してレジスタ２に人力する。プライオ
リティエンコーダ４はレジスタ２の出力１３０【入力し
、プライオリティに従って複数ある変化ビットの１ビツ
トに対応するエンコード出力１４０に出す。

デコーダ５はエンコード出力１４０’に人力りこれをデ
コードしてデコード出力１５０ｉ出しマルチプレクサｌ
の他方の入力とする。制御回路６は選択信号１７０ｔｌ
”出してマルチプレクサｌが入力１００側になるように
選択しておく。ここで語の到着七本す制御信号１６０が
入力されるとレジスタ２にセット信号１７１？出す。第
１．第２の語が到着した後、制御回路６は選択信号１７
０全反転してマルチプレクサｌにデコード出力１５０側
全選択させる。制御回路６は以後レジスタ２に変化ビッ
トが無くな）プライオリティエンコーダ４が無効出力１
７２ｉ出すまでセット信号１７１　ｆｆｉ繰シ返し出力
し変化ビットごとのエンコード１Ｊｌｉ刀七求める処理
を行なう。

次に第２図は第１図における検出装置の動作全説明する
ための図で、８ビツト語のデータを人力する時の各回路
の論理値金示している。変化語２０２は第１の語２００
が到着した後のレジスタ２の状態金示している。レジス
タ２は最初すべて処理（ｉｔ“０”であるとすると、＠
１の語２００　とレジスタ２０出力１３０　（汀１図に
図示）のＥＸＯＲに元のままである。変化語２０３は第
２の語２０１が到着した後のレジスタ２の状態を示して
いる。以前のレジスタ２の出力１３０は変化語２０２が
出力されておシ変化語２７ｏ２と第２の語２０１０ＥＸ
Ｏ几の結果が新しい変化語２０３としてレジスタ２にセ
ットされる。変化語２０３はビットに論理値“１”が立
っている所が変化した箇所？示している。すなわちこの
例では右から第０゜２．５．６ビツト目が変化している
。前述したように第２の語２０１が到着した後制御回路
６（第１図に図示）はマルチプレクサｌ全デコード出力
１３０側に選択する。変化語２０３’ｔプライオリテイ
エンコーダ４に入力すると右側から初めて論理値“ｌ”
になりたビット位置ｔエンコードしエンコード出力値２
１２全出す。さらにデコーダ５はエンコード出力値２１
２七逆にデコードしデコードｆ直２０８　を出力する。

変化語２０３　とデコード値２０８のＥＸＯＲ，＝ｉと
ル新しい変化語２０４が得られる。最初の操作ではビッ
ト位置“０”に対する処理が行なわれ、続いて同様な操
作？繰シ返し変化語としては２０４→２０５→２０６→
２０７となる。変化語２０７は変化ビットが無くなった
のでここで処理全終了する。この処理の過程でプライオ
リティエンコーダ４の出力から各変化ビット位置に対す
る情報がエンコード出刃値２１２゜２１３、２１４．２
１５　として得られる。

以上の説明によシ明らかなように本発明の検出装置によ
れば、入力したｉｌおよび第２の語の変化語の複数の変
化ビット位置に対する情報が高速にしかも簡単にエンコ
ード出刃値として得られるので、効率よく入力語の変化
検出全行なえるという効果か生じる。

【図面の簡単な説明】

第１図は本発明の検出装置の一実施例を示すブロックｌ
ン；および第２図は第１図における検出装置の動作全説
明するための図である。 図において、ｌ・・・・・・マルチプレクサ、２・−・
・・・レジスタ、３・・・・・・ＥＸＯＲ群、４・・・
・・・プライオリティエンコーダ、５・・・・・・デコ
ーダ、６・・団・制御回路。 を　ｌ　頂 寮２　田 ロナロヘｚｌＳ

Claims (1)

1. 【特許請求の範囲】 入力する第１の語と続いて入力する第２の語との変化全
   検出する検出装置であって、前記第１と第２の語を一方
   の入力とするマルチプレクサと、途中変化語を記憶する
   レジスタと、前記レジスタの出力と前記マルチプレクサ
   の出力の排他的論理和音とルその出力全前記レジスタの
   入力とする排他的論理和回路群と、前記レジスタの出力
   を入力し前記変化語の複数ある変化ビットの１つを特定
   しエンコードするプライオリティエンコーダと。 前記プライオリティエンコーダの出力ｔデコードして得
   たデコード出力を前記マルチプレクサの他方の入力とす
   るデコーダと、前記マルチプレクサが第１並びに第２の
   語全選択するように制御して該第１の語が到着すると前
   記レジスタにセット信号食出し＄２の語についてもセッ
   ト信号を出して前記変化語金得たのち前記マルチプレク
   サ全制御して前記デコード出力全選択し変化ビットをめ
   るたびに前記レジスタにセット信号全量し前記変化語の
   変化ビットが無くなるまでこの制御動作金繰ル返す制御
   回路とを有することｔ特徴とする検出装置。