JPH11261424A - ハフマン復号化装置 - Google Patents
ハフマン復号化装置Info
- Publication number
- JPH11261424A JPH11261424A JP5656798A JP5656798A JPH11261424A JP H11261424 A JPH11261424 A JP H11261424A JP 5656798 A JP5656798 A JP 5656798A JP 5656798 A JP5656798 A JP 5656798A JP H11261424 A JPH11261424 A JP H11261424A
- Authority
- JP
- Japan
- Prior art keywords
- huffman
- huffman code
- circuit
- code
- shifter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 シフタ回路の回路規模がより小さなハフマン
復号化装置を提供する。 【解決手段】 ハフマン符号とハフマン符号に付随する
付加ビットとからなるデータを復号するハフマン復号化
装置であって、奇数サイクルではハフマン符号を、偶数
サイクルではハフマン符号に付随する付加ビットをそれ
ぞれ出力するシフタ回路８と、シフタ回路８に接続され
各サイクル毎にシフタ回路８から供給されたデータを復
号する復号器９とを備える。
復号化装置を提供する。 【解決手段】 ハフマン符号とハフマン符号に付随する
付加ビットとからなるデータを復号するハフマン復号化
装置であって、奇数サイクルではハフマン符号を、偶数
サイクルではハフマン符号に付随する付加ビットをそれ
ぞれ出力するシフタ回路８と、シフタ回路８に接続され
各サイクル毎にシフタ回路８から供給されたデータを復
号する復号器９とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＪＰＥＧ（Joint
Photographic Coding Experts Group ）などのハフマン
符号と、それに付随する可変長の付加ビットからなる圧
縮データを復号する復号装置に関するものである。
Photographic Coding Experts Group ）などのハフマン
符号と、それに付随する可変長の付加ビットからなる圧
縮データを復号する復号装置に関するものである。
【０００２】なお、ハフマン符号は、符号化の対象とな
るデータの数値を複数のカテゴリに分け、それらのうち
どのカテゴリに属するかを示すものであり、付加ビット
は、あるカテゴリの中から符号化の対象となるデータの
数値を特定するためのものである。
るデータの数値を複数のカテゴリに分け、それらのうち
どのカテゴリに属するかを示すものであり、付加ビット
は、あるカテゴリの中から符号化の対象となるデータの
数値を特定するためのものである。
【０００３】
【従来の技術】図３は、従来のハフマン復号化装置の全
体構成を示すブロック図である。図３に示されるよう
に、このハフマン復号化装置はビットストリームが記録
された記録媒体１と、記録媒体１に接続されたフリップ
フロップ２と、フリップフロップ２に接続されたフリッ
プフロップ３と、フリップフロップ２，３に接続された
シフタ回路４と、シフタ回路４に接続された復号器５
と、復号器５に接続された加算器６と、加算器６に接続
された累積加算器７とを備え、復号器５は、シフタ回路
４に接続されたハフマン符号長算出回路５０と、シフタ
回路４およびハフマン符号長算出回路５０に接続された
発生頻度算出回路５１と、発生頻度算出回路５１に接続
されたハフマンＲＡＭ５２と、シフタ回路４とハフマン
符号長算出回路５０およびハフマンＲＡＭ５２に接続さ
れた付加ビット算出回路５３とを含む。
体構成を示すブロック図である。図３に示されるよう
に、このハフマン復号化装置はビットストリームが記録
された記録媒体１と、記録媒体１に接続されたフリップ
フロップ２と、フリップフロップ２に接続されたフリッ
プフロップ３と、フリップフロップ２，３に接続された
シフタ回路４と、シフタ回路４に接続された復号器５
と、復号器５に接続された加算器６と、加算器６に接続
された累積加算器７とを備え、復号器５は、シフタ回路
４に接続されたハフマン符号長算出回路５０と、シフタ
回路４およびハフマン符号長算出回路５０に接続された
発生頻度算出回路５１と、発生頻度算出回路５１に接続
されたハフマンＲＡＭ５２と、シフタ回路４とハフマン
符号長算出回路５０およびハフマンＲＡＭ５２に接続さ
れた付加ビット算出回路５３とを含む。
【０００４】次に、このハフマン復号化装置の動作を図
４を参照して説明する。シフタ回路４は記録媒体１よ
り、フリップフロップ２，３を介して、それぞれ３２ビ
ットのビットストリームを入力する。ここでビットスト
リームは、図４（ａ）に示されるように、ハフマン符号
ＨＣ１，ＨＣ２，ＨＣ３，ＨＣ４とそれらに付随する可
変長の付加ビットＡＢ１，ＡＢ２，ＡＢ３，ＡＢ４とに
より構成される符号ワードからなる。また、シフタ回路
４は、累積加算器７から既に処理を終えた符号ワードの
ビット数を示す制御信号を入力して、ハフマン符号の頭
出しをし、さらにハフマン符号の後に付加ビットを付随
した可変長符号ワードを出力する。
４を参照して説明する。シフタ回路４は記録媒体１よ
り、フリップフロップ２，３を介して、それぞれ３２ビ
ットのビットストリームを入力する。ここでビットスト
リームは、図４（ａ）に示されるように、ハフマン符号
ＨＣ１，ＨＣ２，ＨＣ３，ＨＣ４とそれらに付随する可
変長の付加ビットＡＢ１，ＡＢ２，ＡＢ３，ＡＢ４とに
より構成される符号ワードからなる。また、シフタ回路
４は、累積加算器７から既に処理を終えた符号ワードの
ビット数を示す制御信号を入力して、ハフマン符号の頭
出しをし、さらにハフマン符号の後に付加ビットを付随
した可変長符号ワードを出力する。
【０００５】そして、シフタ回路４で頭出しされたハフ
マン符号は、復号器５によりハフマン符号長とＮＮＮＮ
／ＳＳＳＳ（ＮＮＮＮはランレングス、ＳＳＳＳはグル
ープ番号、すなわち付加ビット長）が算出され、復号器
５から出力される。
マン符号は、復号器５によりハフマン符号長とＮＮＮＮ
／ＳＳＳＳ（ＮＮＮＮはランレングス、ＳＳＳＳはグル
ープ番号、すなわち付加ビット長）が算出され、復号器
５から出力される。
【０００６】また、上記ハフマン符号長とＳＳＳＳは加
算器６に供給され、加算器６は１サイクル毎に、（ハフ
マン符号長＋付加ビット長）を示すデータを累積加算器
７に供給する。累積加算器７は次の符号ワードの処理の
ため、既に処理を終えた符号ワードのビット数を示す制
御信号をシフタ回路４へ供給する。
算器６に供給され、加算器６は１サイクル毎に、（ハフ
マン符号長＋付加ビット長）を示すデータを累積加算器
７に供給する。累積加算器７は次の符号ワードの処理の
ため、既に処理を終えた符号ワードのビット数を示す制
御信号をシフタ回路４へ供給する。
【０００７】一方、復号器５に含まれた付加ビット算出
回路５３は、シフタ回路４から出力された可変長符号ワ
ードとハフマン符号長算出回路５０から出力されたハフ
マン符号長およびハフマンＲＡＭ５２から出力されたＳ
ＳＳＳとにより付加ビットを算出し出力する。
回路５３は、シフタ回路４から出力された可変長符号ワ
ードとハフマン符号長算出回路５０から出力されたハフ
マン符号長およびハフマンＲＡＭ５２から出力されたＳ
ＳＳＳとにより付加ビットを算出し出力する。
【０００８】
【発明が解決しようとする課題】上記のように、図３に
示される従来のハフマン復号化装置では、シフタ回路４
は可変長符号ワードとしてハフマン符号と付加ビットと
を出力し、図４（ｂ）〜（ｅ）に示されるように、１つ
のサイクルで１つのハフマン符号とそれに付随する付加
ビットとが処理される。すなわち、図４（ａ）に示され
るビットストリームがシフタ回路４に入力する場合は、
１サイクル目で図４（ｂ）に示されるハフマン符号ＨＣ
１と付加ビットＡＢ１とが処理され、２サイクル目で図
４（ｃ）に示されるハフマン符号ＨＣ２と付加ビットＡ
Ｂ２とが処理され、３サイクル目で図４（ｄ）に示され
るハフマン符号ＨＣ３と付加ビットＡＢ３とが処理さ
れ、４サイクル目で図４（ｅ）に示されるハフマン符号
ＨＣ４と付加ビットＡＢ４とが処理される。
示される従来のハフマン復号化装置では、シフタ回路４
は可変長符号ワードとしてハフマン符号と付加ビットと
を出力し、図４（ｂ）〜（ｅ）に示されるように、１つ
のサイクルで１つのハフマン符号とそれに付随する付加
ビットとが処理される。すなわち、図４（ａ）に示され
るビットストリームがシフタ回路４に入力する場合は、
１サイクル目で図４（ｂ）に示されるハフマン符号ＨＣ
１と付加ビットＡＢ１とが処理され、２サイクル目で図
４（ｃ）に示されるハフマン符号ＨＣ２と付加ビットＡ
Ｂ２とが処理され、３サイクル目で図４（ｄ）に示され
るハフマン符号ＨＣ３と付加ビットＡＢ３とが処理さ
れ、４サイクル目で図４（ｅ）に示されるハフマン符号
ＨＣ４と付加ビットＡＢ４とが処理される。
【０００９】ここで、ＪＰＥＧの場合、ハフマン符号は
最大１６ビット、付加ビットは最大１１ビットであるの
で、図４（ｂ）〜（ｅ）に示されるように、１つの符号
処理のためにシフタ回路４は、２７ビットの可変長符号
ワードを出力する必要がある。そのため、シフタ回路４
は、フリップフロップ２，３から供給される６４ビット
の符号ワードから２７ビットの可変長符号ワードを選択
するものとなり回路規模が大きくなってしまう。
最大１６ビット、付加ビットは最大１１ビットであるの
で、図４（ｂ）〜（ｅ）に示されるように、１つの符号
処理のためにシフタ回路４は、２７ビットの可変長符号
ワードを出力する必要がある。そのため、シフタ回路４
は、フリップフロップ２，３から供給される６４ビット
の符号ワードから２７ビットの可変長符号ワードを選択
するものとなり回路規模が大きくなってしまう。
【００１０】本発明は、このような問題点を解消するた
めになされたもので、シフタ回路の回路規模がより小さ
なハフマン復号化装置を提供することを目的とする。
めになされたもので、シフタ回路の回路規模がより小さ
なハフマン復号化装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１に係るハフマン
復号化装置は、ハフマン符号とハフマン符号に付随する
付加ビットとからなるデータを復号するものであって、
奇数サイクルではハフマン符号を、偶数サイクルではハ
フマン符号に付随する付加ビットをそれぞれ出力するデ
ータシフト手段と、データシフト手段に接続され、各サ
イクル毎にデータシフト手段から供給されたデータを復
号する復号手段とを備えるものである。
復号化装置は、ハフマン符号とハフマン符号に付随する
付加ビットとからなるデータを復号するものであって、
奇数サイクルではハフマン符号を、偶数サイクルではハ
フマン符号に付随する付加ビットをそれぞれ出力するデ
ータシフト手段と、データシフト手段に接続され、各サ
イクル毎にデータシフト手段から供給されたデータを復
号する復号手段とを備えるものである。
【００１２】
【発明の実施の形態】以下において本発明の実施の形態
を図面を参照して詳しく説明する。なお、図中同一符号
は同一または相当部分を示す。
を図面を参照して詳しく説明する。なお、図中同一符号
は同一または相当部分を示す。
【００１３】図１は、本発明の実施の形態に係るハフマ
ン復号化装置の全体構成を示すブロック図である。
ン復号化装置の全体構成を示すブロック図である。
【００１４】図１に示されるように、このハフマン復号
化装置は、少なくとも１フレームのビットストリームを
記録する記録媒体１と、記録媒体１に接続されたフリッ
プフロップ２と、フリップフロップ２に接続されたフリ
ップフロップ３と、フリップフロップ２，３に接続され
たシフタ回路８と、シフタ回路８に接続された復号器９
と、復号器９に接続された選択器１０と、選択器１０に
接続された累積加算器７と、同じく選択器１０に接続さ
れたフリップフロップ１１と、インバータ１２とを備え
る。
化装置は、少なくとも１フレームのビットストリームを
記録する記録媒体１と、記録媒体１に接続されたフリッ
プフロップ２と、フリップフロップ２に接続されたフリ
ップフロップ３と、フリップフロップ２，３に接続され
たシフタ回路８と、シフタ回路８に接続された復号器９
と、復号器９に接続された選択器１０と、選択器１０に
接続された累積加算器７と、同じく選択器１０に接続さ
れたフリップフロップ１１と、インバータ１２とを備え
る。
【００１５】ここで、復号器９はシフタ回路８に接続さ
れたハフマン符号長算出回路５０と、シフタ回路８およ
びハフマン符号長算出回路５０に接続された発生頻度算
出回路５１と、発生頻度算出回路５１に接続されたフリ
ップフロップ５４と、フリップフロップ５４に接続され
たハフマンＲＡＭ５２と、ハフマンＲＡＭ５２に接続さ
れた付加ビット算出回路５３とを含む。
れたハフマン符号長算出回路５０と、シフタ回路８およ
びハフマン符号長算出回路５０に接続された発生頻度算
出回路５１と、発生頻度算出回路５１に接続されたフリ
ップフロップ５４と、フリップフロップ５４に接続され
たハフマンＲＡＭ５２と、ハフマンＲＡＭ５２に接続さ
れた付加ビット算出回路５３とを含む。
【００１６】次に、本実施の形態に係るハフマン復号化
装置の動作を図２を参照しつつ説明する。
装置の動作を図２を参照しつつ説明する。
【００１７】図２（ａ）に示されるビットストリームが
シフタ回路８に入力する場合は、シフタ回路８は、フリ
ップフロップ２，３からそれぞれ１６ビットの符号ワー
ドを入力し、図２（ｂ），（ｄ）に示されるように、奇
数サイクルではハフマン符号ＨＣ１，ＨＣ２の頭出し
（付加ビットの付随は必要なし）を行ない、図２
（ｃ），（ｅ）に示されるように、偶数サイクルでは前
のサイクルで処理したハフマン符号に付随する付加ビッ
トＡＢ１，ＡＢ２の頭出しを行なう。
シフタ回路８に入力する場合は、シフタ回路８は、フリ
ップフロップ２，３からそれぞれ１６ビットの符号ワー
ドを入力し、図２（ｂ），（ｄ）に示されるように、奇
数サイクルではハフマン符号ＨＣ１，ＨＣ２の頭出し
（付加ビットの付随は必要なし）を行ない、図２
（ｃ），（ｅ）に示されるように、偶数サイクルでは前
のサイクルで処理したハフマン符号に付随する付加ビッ
トＡＢ１，ＡＢ２の頭出しを行なう。
【００１８】ここで、シフタ回路８へは累積加算器７よ
り、前サイクルまでの間に既に処理を終えた符号ワード
のビット数を示す制御信号が供給される。
り、前サイクルまでの間に既に処理を終えた符号ワード
のビット数を示す制御信号が供給される。
【００１９】また、奇数サイクルでは、シフタ回路８で
頭出しをしたハフマン符号から、復号器９に含まれたハ
フマン符号長算出回路５０でハフマン符号長が算出さ
れ、発生頻度算出回路５１で発生頻度が算出される。こ
こで、算出されたハフマン符号長は選択器１０に供給さ
れ、選択器１０で選択されて処理済ビット長として累積
加算器７に出力される。一方、算出された発生頻度はフ
リップフロップ５４に入力される。
頭出しをしたハフマン符号から、復号器９に含まれたハ
フマン符号長算出回路５０でハフマン符号長が算出さ
れ、発生頻度算出回路５１で発生頻度が算出される。こ
こで、算出されたハフマン符号長は選択器１０に供給さ
れ、選択器１０で選択されて処理済ビット長として累積
加算器７に出力される。一方、算出された発生頻度はフ
リップフロップ５４に入力される。
【００２０】次に、偶数サイクルでは、前のサイクルで
処理したハフマン符号の発生頻度がフリップフロップ５
４からハフマンＲＡＭ５２へ出力され、ハフマンＲＡＭ
５２からはＮＮＮＮ／ＳＳＳＳ（ＮＮＮＮはランレング
ス、ＳＳＳＳはグループ番号、すなわち付加ビット長）
が出力される。このとき、付加ビット算出回路５３はシ
フタ回路８で頭出しをした付加ビット（頭出ししただけ
のもの）と、ハフマンＲＡＭ５２から出力されたＳＳＳ
Ｓとを入力し、付加ビットを算出し出力する。また、Ｓ
ＳＳＳは選択器１０に供給され、選択器１０で選択され
て処理済ビット長として累積加算器７に出力される。な
お、上記のように選択器１０は奇数サイクルでハフマン
符号長を、偶数サイクルでは付加ビット長を選択的に出
力するが、この選択は、フリップフロップ１１から供給
されサイクル周波数を有する周期信号に応じて開閉する
ゲートによって実現される。また、フリップフロップ１
１へはサイクル周波数を有するクロック信号ＣＬＫが入
力するとともに、１フレーム毎にリセットするためのフ
レーム処理スタート信号が供給される。
処理したハフマン符号の発生頻度がフリップフロップ５
４からハフマンＲＡＭ５２へ出力され、ハフマンＲＡＭ
５２からはＮＮＮＮ／ＳＳＳＳ（ＮＮＮＮはランレング
ス、ＳＳＳＳはグループ番号、すなわち付加ビット長）
が出力される。このとき、付加ビット算出回路５３はシ
フタ回路８で頭出しをした付加ビット（頭出ししただけ
のもの）と、ハフマンＲＡＭ５２から出力されたＳＳＳ
Ｓとを入力し、付加ビットを算出し出力する。また、Ｓ
ＳＳＳは選択器１０に供給され、選択器１０で選択され
て処理済ビット長として累積加算器７に出力される。な
お、上記のように選択器１０は奇数サイクルでハフマン
符号長を、偶数サイクルでは付加ビット長を選択的に出
力するが、この選択は、フリップフロップ１１から供給
されサイクル周波数を有する周期信号に応じて開閉する
ゲートによって実現される。また、フリップフロップ１
１へはサイクル周波数を有するクロック信号ＣＬＫが入
力するとともに、１フレーム毎にリセットするためのフ
レーム処理スタート信号が供給される。
【００２１】以上より、本実施の形態に係るハフマン復
号化装置によれば、シフタ回路８において、奇数サイク
ルではハフマン符号（最大１６ビット）の頭出し、偶数
サイクルでは付加ビット（最大１１ビット）の頭出しを
行なうため、シフタ回路８の出力は従来２７ビット必要
だったのに対し１６ビットで足りることとなる。
号化装置によれば、シフタ回路８において、奇数サイク
ルではハフマン符号（最大１６ビット）の頭出し、偶数
サイクルでは付加ビット（最大１１ビット）の頭出しを
行なうため、シフタ回路８の出力は従来２７ビット必要
だったのに対し１６ビットで足りることとなる。
【００２２】したがって、本実施の形態に係るハフマン
復号化装置においては、シフタ回路の回路規模を縮小す
ることができる。
復号化装置においては、シフタ回路の回路規模を縮小す
ることができる。
【００２３】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
【００２４】
【発明の効果】請求項１に係るハフマン復号化装置によ
れば、データシフト手段の回路規模を従来より小さくす
ることができる。
れば、データシフト手段の回路規模を従来より小さくす
ることができる。
【図１】本発明の実施の形態に係るハフマン復号化装置
の全体構成を示すブロック図である。
の全体構成を示すブロック図である。
【図２】図１に示されたハフマン復号化装置の動作を説
明するための図である。
明するための図である。
【図３】従来のハフマン復号化装置の全体構成を示すブ
ロック図である。
ロック図である。
【図４】図３に示されたハフマン復号化装置の動作を説
明するための図である。
明するための図である。
８ シフタ回路 ９ 復号器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 ハフマン符号と前記ハフマン符号に付随
する付加ビットとからなるデータを復号するハフマン復
号化装置であって、 奇数サイクルでは前記ハフマン符号を、偶数サイクルで
は前記ハフマン符号に付随する付加ビットをそれぞれ出
力するデータシフト手段と、 前記データシフト手段に接続され、各サイクル毎に前記
データシフト手段から供給された前記データを復号する
復号手段とを備えた、ハフマン復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5656798A JP3014999B2 (ja) | 1998-03-09 | 1998-03-09 | ハフマン復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5656798A JP3014999B2 (ja) | 1998-03-09 | 1998-03-09 | ハフマン復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261424A true JPH11261424A (ja) | 1999-09-24 |
| JP3014999B2 JP3014999B2 (ja) | 2000-02-28 |
Family
ID=13030724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5656798A Expired - Fee Related JP3014999B2 (ja) | 1998-03-09 | 1998-03-09 | ハフマン復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014999B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179752A (ja) * | 2002-11-25 | 2004-06-24 | Kawasaki Microelectronics Kk | ハフマンデコーダ |
| KR100875860B1 (ko) | 2006-04-26 | 2008-12-26 | 엔이씨 일렉트로닉스 가부시키가이샤 | 데이터 프로세서 및 데이터 프로세스 방법 |
| US9374594B2 (en) | 2014-06-11 | 2016-06-21 | Brother Kogyo Kabushiki Kaisha | Converting apparatus |
-
1998
- 1998-03-09 JP JP5656798A patent/JP3014999B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179752A (ja) * | 2002-11-25 | 2004-06-24 | Kawasaki Microelectronics Kk | ハフマンデコーダ |
| KR100875860B1 (ko) | 2006-04-26 | 2008-12-26 | 엔이씨 일렉트로닉스 가부시키가이샤 | 데이터 프로세서 및 데이터 프로세스 방법 |
| US7689808B2 (en) | 2006-04-26 | 2010-03-30 | Nec Electronics Corporation | Data processor and data process method |
| US9374594B2 (en) | 2014-06-11 | 2016-06-21 | Brother Kogyo Kabushiki Kaisha | Converting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3014999B2 (ja) | 2000-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7917733B2 (en) | Instruction code compression using instruction codes with reuse flags | |
| JP3294026B2 (ja) | 高速可変長復号化装置 | |
| JP2746109B2 (ja) | ハフマン符号復号化回路 | |
| JPH0669813A (ja) | 可変長コードデコーディング装置 | |
| JP3014999B2 (ja) | ハフマン復号化装置 | |
| JP2001298370A (ja) | 符号化装置 | |
| EP0936537B1 (en) | Cyclic redundancy check in a computer system | |
| US20050256996A1 (en) | Register read circuit using the remainders of modulo of a register number by the number of register sub-banks | |
| US20030041229A1 (en) | Shift processing unit | |
| US5519881A (en) | Priority encoder for accessing multiple registers simultaneously and a data processing system which uses it | |
| JPH06121172A (ja) | 画像符号化装置 | |
| US6496602B2 (en) | Sorting device of variable-length code | |
| US5233695A (en) | Microprocessor with a reduced size microprogram | |
| JPH11215008A (ja) | 復号回路 | |
| JPH11163736A (ja) | プロセッサ | |
| JP3054787B2 (ja) | 可変長符号の復号装置 | |
| JP3088785B2 (ja) | 可変長符号の復号装置 | |
| JP2000278538A (ja) | 算術符号化・復号化装置および方法 | |
| JP3108243B2 (ja) | 符号化及び復号化装置 | |
| JPH0750596A (ja) | 符号化装置及び符号化方法 | |
| JPS63268037A (ja) | 有限体乗算回路 | |
| JP2003233495A (ja) | マイクロプロセッサ | |
| JPS63227276A (ja) | 圧縮伸長処理装置 | |
| JPH1079861A (ja) | 画像データ変換処理方法及び装置 | |
| JPH09326707A (ja) | 可変長符号復号化演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |