JPH06121172A - 画像符号化装置 - Google Patents
画像符号化装置Info
- Publication number
- JPH06121172A JPH06121172A JP5185054A JP18505493A JPH06121172A JP H06121172 A JPH06121172 A JP H06121172A JP 5185054 A JP5185054 A JP 5185054A JP 18505493 A JP18505493 A JP 18505493A JP H06121172 A JPH06121172 A JP H06121172A
- Authority
- JP
- Japan
- Prior art keywords
- register
- image coding
- section data
- data
- coding apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【目的】 再正規化の動作にかかわらず、同期式符号化
を行う。 【構成】 算術符号を用いて画像データを符号化する画
像符号化装置は、画像データの符号化に用いるカレント
コーディング区間を表わす複数ビットの区間データを格
納したレジスタ内の値が「１」のビット位置を検知し、
そのビット位置に従ってレジスタ内の区間データを一度
に複数ビット分シフトする。
を行う。 【構成】 算術符号を用いて画像データを符号化する画
像符号化装置は、画像データの符号化に用いるカレント
コーディング区間を表わす複数ビットの区間データを格
納したレジスタ内の値が「１」のビット位置を検知し、
そのビット位置に従ってレジスタ内の区間データを一度
に複数ビット分シフトする。
Description
【０００１】
【産業上の利用分野】本発明は画像データを圧縮符号化
する画像符号装置に関し、特に算術符号（Ａｒｉｔｈｍ
ｅｔｉｃ ｃｏｄｅ）を用いて画像データを符号化する
画像符号化装置に関する。
する画像符号装置に関し、特に算術符号（Ａｒｉｔｈｍ
ｅｔｉｃ ｃｏｄｅ）を用いて画像データを符号化する
画像符号化装置に関する。
【０００２】
【従来の技術】算術符号は、ＩＳＯ／ＩＥＣ（Ｃｍｍｉ
ｔｔｅｅ Ｄｒａｆｔ １１５４４等）に記載されてい
る様に、適応予測による画像圧縮等に使用されている。
ｔｔｅｅ Ｄｒａｆｔ １１５４４等）に記載されてい
る様に、適応予測による画像圧縮等に使用されている。
【０００３】図１に算術符号を用いた符号化回路の構成
例を示す。
例を示す。
【０００４】符号化すべき着目画素の２値データＩは、
排他的ＯＲゲート９０４に入力される。また、着目画素
の近傍の複数の参照画素の２値データＸは予測状態メモ
リ９０１に入力される。予測状態メモリ９０１は参照画
素データの状態に応じて０又は１を予測画素データとし
て排他的ＯＲゲート９０４に入力する。排他的ＯＲゲー
ト９０４では、着目画素データＩと予測状態メモリ９０
１からの予測画素データとの一致／不一致を調べ、その
結果を算術符号器９０３へ入力する。
排他的ＯＲゲート９０４に入力される。また、着目画素
の近傍の複数の参照画素の２値データＸは予測状態メモ
リ９０１に入力される。予測状態メモリ９０１は参照画
素データの状態に応じて０又は１を予測画素データとし
て排他的ＯＲゲート９０４に入力する。排他的ＯＲゲー
ト９０４では、着目画素データＩと予測状態メモリ９０
１からの予測画素データとの一致／不一致を調べ、その
結果を算術符号器９０３へ入力する。
【０００５】算術符号器９０３には、ｃｕｒｒｅｎｔ
ｃｏｄｉｎｇ ｉｎｔｅｒｖａｌを示すｉｎｔｅｒｖａ
ｌ ｓｉｚｅ ｒｅｇｉｓｔｅｒ（Ａレジスタ）及びｃ
ｏｄｅ ｒｅｇｉｓｔｅｒ（Ｃレジスタ）が設けられ、
これらＡレジスタ及びＣレジスタを排他的ＯＲゲート９
０４の出力値に応じてシフトする。そして、Ｃレジスタ
の特定位置の連続した８ビットの値が符号データとして
出力される。
ｃｏｄｉｎｇ ｉｎｔｅｒｖａｌを示すｉｎｔｅｒｖａ
ｌ ｓｉｚｅ ｒｅｇｉｓｔｅｒ（Ａレジスタ）及びｃ
ｏｄｅ ｒｅｇｉｓｔｅｒ（Ｃレジスタ）が設けられ、
これらＡレジスタ及びＣレジスタを排他的ＯＲゲート９
０４の出力値に応じてシフトする。そして、Ｃレジスタ
の特定位置の連続した８ビットの値が符号データとして
出力される。
【０００６】予測状態メモリ９０１の内容は、算術符号
器９０３のＡレジスタの値を含む符号化結果を取り込む
予測状態更新部９０２の指示に従って更新される。従っ
て、予測状態メモリ９０１からは実行中の符号化動作に
適応的に予測画素データを排他的ＯＲゲート９０４に出
力する。
器９０３のＡレジスタの値を含む符号化結果を取り込む
予測状態更新部９０２の指示に従って更新される。従っ
て、予測状態メモリ９０１からは実行中の符号化動作に
適応的に予測画素データを排他的ＯＲゲート９０４に出
力する。
【０００７】図２は符号化器９０３の符号化動作を示す
フローチャート図である。
フローチャート図である。
【０００８】尚、符号化器９０３内のＡレジスタは３２
ビット、Ｃレジスタは３２ビットとする。区間Ａを０
（００００Ｈ）〜０．５（８０００Ｈ）〜１．０（１０
０００Ｈ）と定義する。ここにおいて、Ｈは１６進数で
あることを表わす。
ビット、Ｃレジスタは３２ビットとする。区間Ａを０
（００００Ｈ）〜０．５（８０００Ｈ）〜１．０（１０
０００Ｈ）と定義する。ここにおいて、Ｈは１６進数で
あることを表わす。
【０００９】排他的ＯＲゲート９０４による着目画素デ
ータと予測画素データとの比較がなされると、算術符号
器９０３ではＡレジスタの値Ａから定数ＬＳＺ（ｌｅａ
ｓｔｓｉｇｎｉｆｉｃａｎｔ ｃｏｄｉｎｇ ｉｎｔｅ
ｒｖａｌ）が減算される（Ｓ２０１）。定数ＬＳＺはｌ
ｅｓｓ ｐｒｏｂａｂｌｅ ｓｙｍｂｏｌの発生確率に
対応する。次に、着目画素データと予測画素データが一
致か否かを判定し（Ｓ２０２）、一致していれば、図４
に示す再正規化処理を実行し、一方、不一致ならば、図
５に示す再正規化処理を実行する。図３に再正規化処理
の手順を示す。
ータと予測画素データとの比較がなされると、算術符号
器９０３ではＡレジスタの値Ａから定数ＬＳＺ（ｌｅａ
ｓｔｓｉｇｎｉｆｉｃａｎｔ ｃｏｄｉｎｇ ｉｎｔｅ
ｒｖａｌ）が減算される（Ｓ２０１）。定数ＬＳＺはｌ
ｅｓｓ ｐｒｏｂａｂｌｅ ｓｙｍｂｏｌの発生確率に
対応する。次に、着目画素データと予測画素データが一
致か否かを判定し（Ｓ２０２）、一致していれば、図４
に示す再正規化処理を実行し、一方、不一致ならば、図
５に示す再正規化処理を実行する。図３に再正規化処理
の手順を示す。
【００１０】図２に示す再正規化処理は、着目画素デー
タと予測画素データが不一致の場合、及び、両データが
一致していて、且つ、Ａレジスタの値Ａが０．５（８０
００Ｈ）未満の場合に実行される。
タと予測画素データが不一致の場合、及び、両データが
一致していて、且つ、Ａレジスタの値Ａが０．５（８０
００Ｈ）未満の場合に実行される。
【００１１】まず、Ａレジスタ及びＣレジスタの夫々の
内容を２倍するためにＡレジスタ及びＣレジスタを夫々
ＭＳＢ方向へ１ビットシフトし、また、シフト回数をカ
ウントするＣＴカウンタから１減算する（Ｓ３０１）。
尚、本例では符号化データを８ビットパラレルデータと
して取扱う様に、Ｃレジスタが８回シフトする毎にＣレ
ジスタ内の特定位置データを符号化データとして取り出
す。従って、ＣＴカウンタには「８」を初期セットし、
Ａレジスタの１ビットシフト毎にＣＴカウンタを減算
し、ＣＴカウンタの値が「０」となったときに、８ビッ
トの符号化データが揃ったことになる。
内容を２倍するためにＡレジスタ及びＣレジスタを夫々
ＭＳＢ方向へ１ビットシフトし、また、シフト回数をカ
ウントするＣＴカウンタから１減算する（Ｓ３０１）。
尚、本例では符号化データを８ビットパラレルデータと
して取扱う様に、Ｃレジスタが８回シフトする毎にＣレ
ジスタ内の特定位置データを符号化データとして取り出
す。従って、ＣＴカウンタには「８」を初期セットし、
Ａレジスタの１ビットシフト毎にＣＴカウンタを減算
し、ＣＴカウンタの値が「０」となったときに、８ビッ
トの符号化データが揃ったことになる。
【００１２】即ち、ＣＴカウンタの値が「０」か否かを
判定し（Ｓ３０２）、「０」であればＣレジスタから８
ビットの符号化データを取り出して出力し（Ｓ３０
３）、「０」でなければ符号化データの出力は行なわな
い。
判定し（Ｓ３０２）、「０」であればＣレジスタから８
ビットの符号化データを取り出して出力し（Ｓ３０
３）、「０」でなければ符号化データの出力は行なわな
い。
【００１３】次に、１ビットシフトのなされたＡレジス
タの値Ａが０．５（８０００Ｈ）未満か否かを判定し
（Ｓ３０４）、未満でなければ再正規化処理を終了す
る。一方、Ａレジスタの値Ａが０．５（８０００Ｈ）未
満であれば、ステップＳ３０１に戻り、再度、Ａレジス
タ及びＣレジスタの１ビットシフト及びＣＴカウンタの
１減算を実行する。そして、Ａレジスタの値Ａが０．５
（８０００Ｈ）未満でなくなる迄、このシフト動作を実
行する。
タの値Ａが０．５（８０００Ｈ）未満か否かを判定し
（Ｓ３０４）、未満でなければ再正規化処理を終了す
る。一方、Ａレジスタの値Ａが０．５（８０００Ｈ）未
満であれば、ステップＳ３０１に戻り、再度、Ａレジス
タ及びＣレジスタの１ビットシフト及びＣＴカウンタの
１減算を実行する。そして、Ａレジスタの値Ａが０．５
（８０００Ｈ）未満でなくなる迄、このシフト動作を実
行する。
【００１４】図４及び図５の例を用いて、再正規化処理
におけるＡレジスタの状態繊遷移を説明する。
におけるＡレジスタの状態繊遷移を説明する。
【００１５】即ち、着目画素データが予測画素データと
一致していれば、Ａレジスタの値Ａが０．５（８０００
Ｈ）より小か否かを判定し（Ｓ２０３）、値Ａが０．５
（８０００Ｈ）より小でない場合は、ｐａｔｈ２を通
り、符号化動作を終了する（図４のｐｈａｓｅ１，
２）。
一致していれば、Ａレジスタの値Ａが０．５（８０００
Ｈ）より小か否かを判定し（Ｓ２０３）、値Ａが０．５
（８０００Ｈ）より小でない場合は、ｐａｔｈ２を通
り、符号化動作を終了する（図４のｐｈａｓｅ１，
２）。
【００１６】また、Ａレジスタの値Ａが０．５（８００
０Ｈ）より小の場合は、ｐａｔｈ１を通り、０．５（８
０００Ｈ）未満となった値Ａを０．５（８０００Ｈ）以
上とする様に、Ａレジスタをシフト動作することにより
更新し（Ｓ２０４）、また、同様のシフト動作をＣレジ
スタに対しても実行する（Ｓ２０５）。これにより、Ａ
レジスタ及びＣレジスタの更新がなされる（図４のｐｈ
ａｓｅ３）。また、このとき、Ａレジスタのシフト回数
をカウントするＣＴカウンタの値が「０」となり、この
ときに、Ｃレジスタの上位バイトを符号化データとして
出力する。
０Ｈ）より小の場合は、ｐａｔｈ１を通り、０．５（８
０００Ｈ）未満となった値Ａを０．５（８０００Ｈ）以
上とする様に、Ａレジスタをシフト動作することにより
更新し（Ｓ２０４）、また、同様のシフト動作をＣレジ
スタに対しても実行する（Ｓ２０５）。これにより、Ａ
レジスタ及びＣレジスタの更新がなされる（図４のｐｈ
ａｓｅ３）。また、このとき、Ａレジスタのシフト回数
をカウントするＣＴカウンタの値が「０」となり、この
ときに、Ｃレジスタの上位バイトを符号化データとして
出力する。
【００１７】一方、着目画素データと予測画素データと
が不一致のときは、ｐａｔｈ３を通り、Ａレジスタの値
Ａを定数ＬＳＺとし、更に、Ａレジスタの値Ａが０．５
（８０００Ｈ）以上となる迄、Ａレジスタをシフト動作
する（図５のｐｈａｓｅ１，２，３，４）。図５の例で
はＡレジスタは３回シフト動作される。これにより、Ａ
レジスタの更新がなされる（Ｓ２０６）。また、Ａレジ
スタに対しても同様のシフト動作がなされる（Ｓ２０
７）。尚、図５の例では、１回目のシフトでＣＴカウン
タの値が「０」となり、このときに、Ｃレジスタの上位
バイトが符号化データとして出力され、また、その出力
後、ＣＴカウンタの値は「８」にセットされる。
が不一致のときは、ｐａｔｈ３を通り、Ａレジスタの値
Ａを定数ＬＳＺとし、更に、Ａレジスタの値Ａが０．５
（８０００Ｈ）以上となる迄、Ａレジスタをシフト動作
する（図５のｐｈａｓｅ１，２，３，４）。図５の例で
はＡレジスタは３回シフト動作される。これにより、Ａ
レジスタの更新がなされる（Ｓ２０６）。また、Ａレジ
スタに対しても同様のシフト動作がなされる（Ｓ２０
７）。尚、図５の例では、１回目のシフトでＣＴカウン
タの値が「０」となり、このときに、Ｃレジスタの上位
バイトが符号化データとして出力され、また、その出力
後、ＣＴカウンタの値は「８」にセットされる。
【００１８】
【発明が解決しようとする課題】以上の様に、符号化器
９０３では、各着目画素の符号化動作に対してＡレジス
タ及びＣレジスタのシフト動作を伴う再正規化が実行さ
れ、この再正規化のためのシフト回数は、着目画素デー
タと予測画素データとの一致／不一致、及び、そのとき
のＡレジスタの値Ａによって定まる。そして、その回数
は、値Ａが４０００Ｈ≦Ａ≦７ＦＦＦの場合は１回であ
り、また、Ａ＝０００１Ｈの場合には１５回となる。従
って、再正規化処理に要する時間が一定とならず、これ
は、符号化すべき着目画素の入力にリアルタイムな同期
符号化に適さない。
９０３では、各着目画素の符号化動作に対してＡレジス
タ及びＣレジスタのシフト動作を伴う再正規化が実行さ
れ、この再正規化のためのシフト回数は、着目画素デー
タと予測画素データとの一致／不一致、及び、そのとき
のＡレジスタの値Ａによって定まる。そして、その回数
は、値Ａが４０００Ｈ≦Ａ≦７ＦＦＦの場合は１回であ
り、また、Ａ＝０００１Ｈの場合には１５回となる。従
って、再正規化処理に要する時間が一定とならず、これ
は、符号化すべき着目画素の入力にリアルタイムな同期
符号化に適さない。
【００１９】本発明は以上の点に鑑みてなされたもの
で、符号化すべき着目画素の入力にリアルタイムな同期
符号化が可能な画像符号化装置を提供することを目的と
する。
で、符号化すべき着目画素の入力にリアルタイムな同期
符号化が可能な画像符号化装置を提供することを目的と
する。
【００２０】また、本発明は、算術符号に従った符号化
動作を高速に実行可能な符号化装置を提供することを目
的とする。
動作を高速に実行可能な符号化装置を提供することを目
的とする。
【００２１】また、本発明は、算術符号に従った符号化
動作を、着目画素と予測画素との一致／不一致及びＡレ
ジスタの内容に拘らず、効率良く実行可能な符号化装置
を提供することを目的とする。
動作を、着目画素と予測画素との一致／不一致及びＡレ
ジスタの内容に拘らず、効率良く実行可能な符号化装置
を提供することを目的とする。
【００２２】また、本発明は適応的算術符号において実
行される再正規化処理を高速に実行可能な符号化装置を
提供することを目的とする。
行される再正規化処理を高速に実行可能な符号化装置を
提供することを目的とする。
【００２３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、算術符号を用いて画像データを符号化す
る画像符号化装置において、画像データの符号化に用い
る複数ビットの区間データを格納するレジスタと、前記
レジスタに格納されている区間データをモニタするモニ
タ手段と、前記モニタ手段のモニタ結果に従って、前記
レジスタに格納されている区間データをシフトするシフ
ト手段とを有し、前記シフト手段は区間データを一度に
複数ビット分シフトするすることを特徴とする。
に、本発明は、算術符号を用いて画像データを符号化す
る画像符号化装置において、画像データの符号化に用い
る複数ビットの区間データを格納するレジスタと、前記
レジスタに格納されている区間データをモニタするモニ
タ手段と、前記モニタ手段のモニタ結果に従って、前記
レジスタに格納されている区間データをシフトするシフ
ト手段とを有し、前記シフト手段は区間データを一度に
複数ビット分シフトするすることを特徴とする。
【００２４】
【実施例】以下、本発明を好ましい実施例に基づいて説
明する。
明する。
【００２５】図６は本発明を適用した符号化器の構成図
である。この図６の符号化器を図１の符号化器９０３に
用い、算術符号による画像符号化装置を構成する。
である。この図６の符号化器を図１の符号化器９０３に
用い、算術符号による画像符号化装置を構成する。
【００２６】２０１は１６ビットのＣレジスタ、２０２
は画像データの符号化に用いるパラメータの１つである
Ｃｕｒｒｅｎｔ ｃｏｄｉｎｇ ｉｎｔｅｒｖａｌを示
すデータを格納する１６ビットのＡレジスタであり、２
０３、２０４は夫々Ｃレジスタ２０１、Ａレジスタ２０
２のビットシフトのためのバレルシフタである。２０５
はＣＴ値を保持するためのＣＴレジスタであり、図２の
構成ではカウンタを用い減算動作を行っているが、本実
施例では端に入力されたＣＴ値を保持するレジスタを用
いる。
は画像データの符号化に用いるパラメータの１つである
Ｃｕｒｒｅｎｔ ｃｏｄｉｎｇ ｉｎｔｅｒｖａｌを示
すデータを格納する１６ビットのＡレジスタであり、２
０３、２０４は夫々Ｃレジスタ２０１、Ａレジスタ２０
２のビットシフトのためのバレルシフタである。２０５
はＣＴ値を保持するためのＣＴレジスタであり、図２の
構成ではカウンタを用い減算動作を行っているが、本実
施例では端に入力されたＣＴ値を保持するレジスタを用
いる。
【００２７】プライオリティエンコーダ２０６はＡレジ
スタ２０２及びＣＴレジスタ２０５の出力を入力とし、
バレルシフタ２０３、２０４のシフト量を制御し、ま
た、ＣＴアップデータ・ロジック２１１を制御してＣＴ
レジスタ２０５の値を更新する。また、更に、ハイバイ
トレジスタ２０７、ローバイトレジスタ２０８を制御し
て、Ｃレジスタ２０１の格納しているデータの上位、下
位各１バイトの出力制御を行なう。２０９は算術符号に
特有な桁上がり制御回路である。
スタ２０２及びＣＴレジスタ２０５の出力を入力とし、
バレルシフタ２０３、２０４のシフト量を制御し、ま
た、ＣＴアップデータ・ロジック２１１を制御してＣＴ
レジスタ２０５の値を更新する。また、更に、ハイバイ
トレジスタ２０７、ローバイトレジスタ２０８を制御し
て、Ｃレジスタ２０１の格納しているデータの上位、下
位各１バイトの出力制御を行なう。２０９は算術符号に
特有な桁上がり制御回路である。
【００２８】Ａレジスタ２０２の値は減算器２１２にお
いてＬＰＺ発生器２１３からのＬＰＺが減算され、その
減算結果はセレクタ２１４に入力される。また、セレク
タ２１４の他の入力としてＬＰＺ発生器２１３からのＬ
ＰＺが与えられる。セレクタ２１４は、着目画素と予測
画素の一致／不一致を表わす排他的ＯＲゲート９０４の
出力に従って、２入力の一方を選択する。即ち、着目画
素と予測画素の一致時には減算器２１４からの出力（Ａ
−ＬＰＺ）を選択し、また、不一致の時にはＬＰＺ発生
器２１４からのＬＰＺを選択し、Ａレジスタ２０２に入
力され、Ａレジスタの値が更新される。
いてＬＰＺ発生器２１３からのＬＰＺが減算され、その
減算結果はセレクタ２１４に入力される。また、セレク
タ２１４の他の入力としてＬＰＺ発生器２１３からのＬ
ＰＺが与えられる。セレクタ２１４は、着目画素と予測
画素の一致／不一致を表わす排他的ＯＲゲート９０４の
出力に従って、２入力の一方を選択する。即ち、着目画
素と予測画素の一致時には減算器２１４からの出力（Ａ
−ＬＰＺ）を選択し、また、不一致の時にはＬＰＺ発生
器２１４からのＬＰＺを選択し、Ａレジスタ２０２に入
力され、Ａレジスタの値が更新される。
【００２９】また、Ｃレジスタ２０１の値は加算器２１
５において減算器２１２の出力（Ａ−ＬＰＺ）と加算さ
れ、ゲート２１６に入力される。ゲート２１６は着目画
素と予測画素が不一致であったことを示す排他的ＯＲゲ
ート９０４の出力に応じて、加算器２１５の出力をＣレ
ジスタ２０１に入力する。これにより、Ｃレジスタの値
が更新される。
５において減算器２１２の出力（Ａ−ＬＰＺ）と加算さ
れ、ゲート２１６に入力される。ゲート２１６は着目画
素と予測画素が不一致であったことを示す排他的ＯＲゲ
ート９０４の出力に応じて、加算器２１５の出力をＣレ
ジスタ２０１に入力する。これにより、Ｃレジスタの値
が更新される。
【００３０】ところで、再正規化実行時におけるＡレジ
スタの値Ａは、１≦Ａ≦７ＦＦＦＨであるから、図８に
示すごとく、各Ａの範囲に応じてシフトするビット数は
一意的に定まる。これは、「Ａレジスタの各ビットで最
もＭＳＢ側に近いビット位置にある１を見つける」こと
に帰結できる。従って、図７のようなプライオリティエ
ンコーダ２０６を構成することによって、上記のビット
位置を検出することができる。
スタの値Ａは、１≦Ａ≦７ＦＦＦＨであるから、図８に
示すごとく、各Ａの範囲に応じてシフトするビット数は
一意的に定まる。これは、「Ａレジスタの各ビットで最
もＭＳＢ側に近いビット位置にある１を見つける」こと
に帰結できる。従って、図７のようなプライオリティエ
ンコーダ２０６を構成することによって、上記のビット
位置を検出することができる。
【００３１】図７において、プライオリティエンコーダ
２０６は論理回路部３０９と１６→４エンコーダ３０８
からなる。Ａレジスタ２０２の各格納ビットはパラレル
にビット毎に取り出されインバータ３０２，３０４，３
０６・・・及びアンドゲート３０３，３０５，３０６・
・・により構成される論理回路部３０９に入力される。
論理回路部３０９は、Ａレジスタ２０２に格納されてい
る１のうちＭＳＢに最も近いビット位置のものに対応し
たアンドゲート３０３，３０５，３０７・・・のみが、
ハイレベル出力を行なう様に構成されている。従って、
Ａレジスタ２０２に「０１０１・・・」なるデータが格
納されている場合は、Ａレジスタ２０２の２ビット目の
出力ＭＳＢ−１に対応したアンドゲート３０３のみがハ
イレベル出力を行なう。各アンドゲート３０３，３０
５，３０７・・・の出力は１６→４エンコーダ３０８に
入力され、エンコーダ３０８からはビット位置を示す４
ビットデータが出力される。
２０６は論理回路部３０９と１６→４エンコーダ３０８
からなる。Ａレジスタ２０２の各格納ビットはパラレル
にビット毎に取り出されインバータ３０２，３０４，３
０６・・・及びアンドゲート３０３，３０５，３０６・
・・により構成される論理回路部３０９に入力される。
論理回路部３０９は、Ａレジスタ２０２に格納されてい
る１のうちＭＳＢに最も近いビット位置のものに対応し
たアンドゲート３０３，３０５，３０７・・・のみが、
ハイレベル出力を行なう様に構成されている。従って、
Ａレジスタ２０２に「０１０１・・・」なるデータが格
納されている場合は、Ａレジスタ２０２の２ビット目の
出力ＭＳＢ−１に対応したアンドゲート３０３のみがハ
イレベル出力を行なう。各アンドゲート３０３，３０
５，３０７・・・の出力は１６→４エンコーダ３０８に
入力され、エンコーダ３０８からはビット位置を示す４
ビットデータが出力される。
【００３２】図８に、再正規化時のＡレジスタの値と、
Ａレジスタ２０２をシフトする回数の対応を示す。
Ａレジスタ２０２をシフトする回数の対応を示す。
【００３３】プライオリティエンコーダ２０６からのシ
フト数はバレルシフタ２０３、２０４に入力され、バレ
ルシフタ２０３、２０４はそのシフト数に従って、Ｃレ
ジスタ２０１、Ａレジスタ２０２の内容を一度に１〜１
５ビット数分のシフトを実行する。
フト数はバレルシフタ２０３、２０４に入力され、バレ
ルシフタ２０３、２０４はそのシフト数に従って、Ｃレ
ジスタ２０１、Ａレジスタ２０２の内容を一度に１〜１
５ビット数分のシフトを実行する。
【００３４】図１０にバレルシフタ２０４とＡレジスタ
２０２の構成を示す。尚、バレルシフタ２０３とＣレジ
スタ２０１も同一構成である。
２０２の構成を示す。尚、バレルシフタ２０３とＣレジ
スタ２０１も同一構成である。
【００３５】Ａレジスタ２０２の格納している１６ビッ
トデータはパラレルにバレルシフタ２０４に入力され
る。バレルシフタ２０４の下位１５ビットには「０」が
入力されている。
トデータはパラレルにバレルシフタ２０４に入力され
る。バレルシフタ２０４の下位１５ビットには「０」が
入力されている。
【００３６】プライオリティエンコーダ２０６からのシ
フト数はバレルシフタ２０４に入力され、バレルシフタ
２０４は、そのシフト数に応じて３１ビット入力の内の
任意の連続した１６ビットデータを選択し、出力する。
即ち、例えば、プライオリティエンコーダ２０６よりシ
フト数として「３」が入力されているとすると、バレル
シフタ２０４は３１ビット入力の内、入力Ｎ27，Ｎ26，
Ｎ25・・・Ｎ12を選択し、その１６ビットデータを出力
Ｓ15〜Ｓ0にパラレル出力する。
フト数はバレルシフタ２０４に入力され、バレルシフタ
２０４は、そのシフト数に応じて３１ビット入力の内の
任意の連続した１６ビットデータを選択し、出力する。
即ち、例えば、プライオリティエンコーダ２０６よりシ
フト数として「３」が入力されているとすると、バレル
シフタ２０４は３１ビット入力の内、入力Ｎ27，Ｎ26，
Ｎ25・・・Ｎ12を選択し、その１６ビットデータを出力
Ｓ15〜Ｓ0にパラレル出力する。
【００３７】バレルシフタ２０４からパラレル出力され
た１６ビットデータは、Ａレジスタ２０２にパラレルに
入力され、保持される。
た１６ビットデータは、Ａレジスタ２０２にパラレルに
入力され、保持される。
【００３８】従って、プライオリティエンコーダ２０６
からのシフト数に応じたビット数分のシフトが一度に実
行可能である。
からのシフト数に応じたビット数分のシフトが一度に実
行可能である。
【００３９】アップデイトロジック２１１は、プライオ
リティエンコーダ２０６からのシフト数、再正規化前の
ＣＴ値を入力し、出力バイト数および再正規化後のＣＴ
値を出力する。
リティエンコーダ２０６からのシフト数、再正規化前の
ＣＴ値を入力し、出力バイト数および再正規化後のＣＴ
値を出力する。
【００４０】図９に、アップデイトロジック２１１に設
けられた対応表を示す。シフト数（１〜１５）、ＣＴ値
（１〜８）により、出力バイト数は０〜２となることが
わかる。この値は、図６の出力制御部２１０において、
０のときは出力しない、１のときはＨＩＧＨレジスタ２
０７の符号を出力、２のときはＨＩＧＨレジスタ２０７
およびＬＯＷレジスタ２０８の２バイトを出力するよう
な制御を使用される。
けられた対応表を示す。シフト数（１〜１５）、ＣＴ値
（１〜８）により、出力バイト数は０〜２となることが
わかる。この値は、図６の出力制御部２１０において、
０のときは出力しない、１のときはＨＩＧＨレジスタ２
０７の符号を出力、２のときはＨＩＧＨレジスタ２０７
およびＬＯＷレジスタ２０８の２バイトを出力するよう
な制御を使用される。
【００４１】また、アップデイトロジック２１１からＣ
Ｔレジスタ２０５に新ＣＴ値が出力され、ＣＴレジスタ
２０５はその値を保持する。
Ｔレジスタ２０５に新ＣＴ値が出力され、ＣＴレジスタ
２０５はその値を保持する。
【００４２】この様にＡレジスタ２０２内の複数ビット
の各ビット値をパラレルにモニタし、再正規化に際して
は、Ａレジスタ２０２及びＣレジスタ２０１の複数ビッ
トのシフトを一度に実行する。これにより、符号化すべ
き着目画素データと予測画素データとの一致／不一致、
及び、そのときのＡレジスタの内容に拘らず、再正規化
処理に要する時間を一定とすることができ、従って、符
号化すべき着目画素データの入力リアルタイムな同期的
符号化が実行可能となる。
の各ビット値をパラレルにモニタし、再正規化に際して
は、Ａレジスタ２０２及びＣレジスタ２０１の複数ビッ
トのシフトを一度に実行する。これにより、符号化すべ
き着目画素データと予測画素データとの一致／不一致、
及び、そのときのＡレジスタの内容に拘らず、再正規化
処理に要する時間を一定とすることができ、従って、符
号化すべき着目画素データの入力リアルタイムな同期的
符号化が実行可能となる。
【００４３】以上の実施例では、減算型の算術符号器を
用いた符号化回路について記述したが、算術符号器の符
号器／復号器の対照性から、同じ構成を用いて復号器が
構成できることはいうまでもない。
用いた符号化回路について記述したが、算術符号器の符
号器／復号器の対照性から、同じ構成を用いて復号器が
構成できることはいうまでもない。
【００４４】以上説明したように、上述の実施例によれ
ば、算術符号器を再正規化の条件に関わりなく同一速度
で動作させることができ、高速な符号化あるいは復号化
を行うことができる。
ば、算術符号器を再正規化の条件に関わりなく同一速度
で動作させることができ、高速な符号化あるいは復号化
を行うことができる。
【００４５】以上、本発明を好ましい実施例構成を用い
て説明したが、本発明はこの実施例構成に限定されるも
のではなく、種々の変形、変更が可能であることは言う
迄もない。
て説明したが、本発明はこの実施例構成に限定されるも
のではなく、種々の変形、変更が可能であることは言う
迄もない。
【００４６】
【発明の効果】以上説明した様に、本発明によると、算
術符号を用いた画像符号化装置において、再正規化処理
を高速に実行可能となり、これにより、符号化すべき着
目画素の入力にリアルタイムな同期符号化が可能とな
る。
術符号を用いた画像符号化装置において、再正規化処理
を高速に実行可能となり、これにより、符号化すべき着
目画素の入力にリアルタイムな同期符号化が可能とな
る。
【図１】算術符号を用いた符号化回路のブロック図、
【図２】符号化動作を示すフローチャート図、
【図３】再正規化処理を示すフローチャート図、
【図４】予測一致時の再正規化動作を示す図、
【図５】予測不一致時の再正規化動作を示す図、
【図６】本発明による符号化器のブロック図、
【図７】プライオリティエンコーダのブロック図、
【図８】Ａレジスタの値Ａとシフト数の関係を示す図、
【図９】シフト数とＣＴ値との関係を示す図、
【図１０】バレルシフタの構成を示す図、
２０１ Ｃレジスタ ２０２ Ａレジスタ ２０３、２０４ バレルシフタ ２０５ ＣＴレジスタ ２０６ プライオリティエンコーダ
Claims (9)
- 【請求項１】 算術符号を用いて画像データを符号化す
る画像符号化装置において、 画像データの符号化に用いる複数ビットの区間データを
格納するレジスタと、 前記レジスタに格納されている区間データをモニタする
モニタ手段と、 前記モニタ手段のモニタ結果に従って、前記レジスタに
格納されている区間データをシフトするシフト手段とを
有し、前記シフト手段は区間データを一度に複数ビット
分シフトすることを特徴とする画像符号化装置。 - 【請求項２】 請求項（１）に記載の画像符号化装置に
おいて、 前記モニタ手段は前記レジスタ内の値「１」を格納して
いるビット位置のうち、ＭＳＢに最も近いビット位置を
検知することを特徴とする画像符号化装置。 - 【請求項３】 請求項（２）に記載の画像符号化装置に
おいて、 前記シフト手段は、前記モニタ手段で検知されたビット
位置に従って、前記レジスタに格納されている区間デー
タをシフトすることを特徴とする画像符号化装置。 - 【請求項４】 請求項（３）に記載の画像符号化装置に
おいて、 前記シフト手段は、前記モニタ手段で検知されたビット
位置の値「１」が、ＭＳＢに移動する様に、前記レジス
タに格納されている区間データをシフトすることを特徴
とする画像符号化装置。 - 【請求項５】 請求項（１）に記載の画像符号化装置に
おいて、 更に、前記シフト手段によって実行された区間データの
シフト数を保持する保持手段を有することを特徴とする
画像符号化装置。 - 【請求項６】 請求項（５）に記載の画像符号化装置に
おいて、 更に、前記保持手段に保持されているシフト数と、前記
シフト手段によって実行された区間データのシフト数と
に基づいて、前記保持手段によって保持されるシフト数
を更新する更新手段とを有することを特徴とする画像符
号化装置。 - 【請求項７】 請求項（１）に記載の画像符号化装置に
おいて、 前記レジスタ内の区間データが所定値未満の場合に、前
記シフト手段は区間データをシフトすることを特徴とす
る画像符号化装置。 - 【請求項８】 請求項（１）に記載の画像符号化装置に
おいて、 符号化すべき着目画素データと、周囲画素に基づく予測
画素データの一致／不一致に基づいて、前記レジスタ内
の区間データを書き換える手段を、更に有することを特
徴とする画像符号化装置。 - 【請求項９】 請求項（１）に記載の画像符号化装置に
おいて、 前記レジスタのシフト動作に伴ってシフト動作する符号
化データを格納する第２のレジスタを更に有することを
特徴とする画像符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505493A JP3184670B2 (ja) | 1992-07-31 | 1993-07-27 | 画像符号化装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-205539 | 1992-07-31 | ||
| JP20553992 | 1992-07-31 | ||
| JP18505493A JP3184670B2 (ja) | 1992-07-31 | 1993-07-27 | 画像符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06121172A true JPH06121172A (ja) | 1994-04-28 |
| JP3184670B2 JP3184670B2 (ja) | 2001-07-09 |
Family
ID=26502869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18505493A Expired - Fee Related JP3184670B2 (ja) | 1992-07-31 | 1993-07-27 | 画像符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184670B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736947A (en) * | 1996-05-07 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Digital information encoding device, digital information decoding device, digital information encoding/decoding device, digital information encoding method, and digital information decoding method |
| US5781136A (en) * | 1996-06-19 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital information encoding device, digital information decoding device, digital information encoding/decoding device, digital information encoding method, and digital information decoding method |
| US6025932A (en) * | 1995-12-27 | 2000-02-15 | Mitsubishi Denki Kabushiki Kaisha | Digital information encoding apparatus, digital information encoding/decoding apparatus, digital information encoding method, and digital information decoding method |
| US6058216A (en) * | 1996-09-03 | 2000-05-02 | Sumitomo Metal Industries Limited | Apparatus for encoding image data |
| US6549665B1 (en) | 1998-10-26 | 2003-04-15 | Nec Corporation | Image signal processing device |
| JP2021532698A (ja) * | 2018-07-06 | 2021-11-25 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 算術エンコーダ、算術デコーダ、ビデオエンコーダ、ビデオデコーダ、符号化方法、復号方法、およびコンピュータプログラム |
-
1993
- 1993-07-27 JP JP18505493A patent/JP3184670B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025932A (en) * | 1995-12-27 | 2000-02-15 | Mitsubishi Denki Kabushiki Kaisha | Digital information encoding apparatus, digital information encoding/decoding apparatus, digital information encoding method, and digital information decoding method |
| US5736947A (en) * | 1996-05-07 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Digital information encoding device, digital information decoding device, digital information encoding/decoding device, digital information encoding method, and digital information decoding method |
| US5781136A (en) * | 1996-06-19 | 1998-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital information encoding device, digital information decoding device, digital information encoding/decoding device, digital information encoding method, and digital information decoding method |
| US6058216A (en) * | 1996-09-03 | 2000-05-02 | Sumitomo Metal Industries Limited | Apparatus for encoding image data |
| US6549665B1 (en) | 1998-10-26 | 2003-04-15 | Nec Corporation | Image signal processing device |
| JP2021532698A (ja) * | 2018-07-06 | 2021-11-25 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | 算術エンコーダ、算術デコーダ、ビデオエンコーダ、ビデオデコーダ、符号化方法、復号方法、およびコンピュータプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3184670B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006054865A (ja) | パイプライン方式の二進算術デコーディング装置及び方法 | |
| JPH07177039A (ja) | ハフマン符号化復号化装置 | |
| JPH0879095A (ja) | 算術符号の復号化方法 | |
| US20040221221A1 (en) | CRC operation unit and CRC operation method | |
| JPH10341167A (ja) | 可変長符号復号化回路 | |
| EP0581571B1 (en) | Imaging coding device and method | |
| EP0658982B1 (en) | System for bi-level symbol coding-decoding with saved storage and method for the same | |
| JPH06121172A (ja) | 画像符号化装置 | |
| US5784497A (en) | Arithmetic encoding with carry over processing | |
| US7676527B2 (en) | Processor | |
| JP3459759B2 (ja) | 算術復号化装置 | |
| US5991340A (en) | Method and system for encoding and decoding data using run prediction | |
| JPH104551A (ja) | 画像処理装置、及び方法、及びその方法を記憶した記憶媒体 | |
| JP3119025B2 (ja) | 符号化装置及び復号化装置 | |
| JP3219571B2 (ja) | 画像符号化装置及び方法 | |
| JP2755091B2 (ja) | 符号化方式及び符号化方法 | |
| JPH07249995A (ja) | データ符号化装置 | |
| JP3225763B2 (ja) | 符号化装置および復号化装置 | |
| JP2000278538A (ja) | 算術符号化・復号化装置および方法 | |
| JP3146109B2 (ja) | 二値画像符号化装置 | |
| JP3648944B2 (ja) | データ符号化方法およびデータ符号化装置ならびにデータ復号化方法およびデータ復号化装置 | |
| JP3108243B2 (ja) | 符号化及び復号化装置 | |
| JP2000134479A (ja) | 画像信号処理装置 | |
| JP3302253B2 (ja) | 情報の符号化復号化方法およびその装置 | |
| JP2006019814A (ja) | エントロピ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |