JP3459759B2

JP3459759B2 - 算術復号化装置

Info

Publication number: JP3459759B2
Application number: JP26376197A
Authority: JP
Inventors: 忠義中山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-09-29
Filing date: 1997-09-29
Publication date: 2003-10-27
Anticipated expiration: 2017-09-29
Also published as: JPH11103257A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データを圧縮
符号化復号化する画像符号化復号化装置に関し、特に算
術符号（Ａｒｉｔｈｍｅｔｉｃｃｏｄｅ）を用いて画
像データを符号化復号化する画像符号化復号化装置に関
する。

【０００２】

【従来の技術】算術符号は、〔０，１）の数値直線上の
対応区間（２進小数で〔０．０…０，０．１…１〕）を
各シンボルの生起確率に応じて不等長に分割していき、
符号化対象シンボル系列を対応する部分区間に割り当
て、再帰的に分割を繰り返していくことにより得られた
区間内に含まれる点の座標を、少なくとも他の区間と区
別できる２進小数で表現してそのまま符号とするもので
ある。

【０００３】算術符号の方式として代表的なものとし
て、ＩＴＵの機関であるＪＢＩＧ（ＪｏｉｎｔＢｉ−
ｌｅｖｅｌＩｍａｇｅＥｘｐｅｒｔｓＧｒｏｕ
ｐ）で標準化されたＪＢＩＧ（ＱＭ−ｃｏｄｅｒ）方
式、ＩＢＭ社が提案しているＱ−ｃｏｄｅｒ等がある。

【０００４】各方式により、使用されている用語が異な
るが説明を簡単にするために、ここでは標準方式である
ＪＢＩＧ方式に用いられている用語を使用することにす
る。しかしながら、ＪＢＩＧ用語を用いたとしても、以
下の説明はＪＢＩＧに限定されない算術符号に関するも
のであることは言う迄もない。

【０００５】原理的な算術符号では、算術演算部で乗算
処理を必要とするが、それによると算術演算部のハード
ウェア規模が大きくなる。或いは乗算処理の処理時間が
長くなるといった問題があり、算術演算を加減演算に置
き換え簡略化した方式が主流になっている。

【０００６】算術演算部内部には、符号化シンボル系列
に対応する領域幅（オージェント）を保持するＡレジス
タと、コードを発生する基となる値を保持するコードレ
ジスタ（Ｃレジスタ）とがあり、符号化予測値に対する
符号化対象シンボルのはずれ確率を確率推定値ＬＳＺと
して入力し、符号化対象シンボルが予測値に一致したか
あるいは不一致かという情報に基づいて、確率推定値Ｌ
ＳＺと２つのレジスタの値との算術演算（加減算）を行
ない、２つのレジスタの値を更新する。

【０００７】確率推定値ＬＳＺは、符号化対象シンボル
の周辺シンボル情報を数値化したコンテキストの夫々が
持つｉｎｄｅｘ（状態）値を、所定の状態値と確率推定
値との対応表を用いて変換することによって得られる。
コンテキストの夫々が持つ状態値を、ある条件の下で更
新することにより、符号化シンボル系列固有のパターン
を学習することができ、符号化効率を上げることが出来
る。

【０００８】ＪＢＩＧ方式では、Ａレジスタの値を１０
０００Ｈに初期化し、算術演算（符号化あるいは復号
化）の結果、Ａレジスタの値が８０００Ｈ未満になる
と、正規化処理と称して、Ａレジスタの値が８０００Ｈ
以上になるまで左シフトを行ない、その際に、現コンテ
キストの状態値を更新する。また、Ａレジスタの値を左
シフトする時、それと同時にＣレジスタの値も左シフト
する。この時、Ｃレジスタの再上位からシフトアウトさ
れるデータが符号化コードとなる。

【０００９】符号化対象のシンボルの値が０または１し
かとらない、２値の画素データである場合、算術符号化
処理を行なう符号化処理ブロックの構成は、例えば、図
１に示すものとなる。同図において、１０１は符号化対
象画素の２値データＰＩＸを入力する端子、１０２は２
値データＰＩＸ、１０３は上記符号化対象画素の周辺の
複数画素データからなるコンテキスト情報である。

【００１０】１０５はコンテキスト情報ごとに、対応す
る予測値とｉｎｄｅｘ（状態）値を保持する予測状態メ
モリ、１０６は予測状態メモリ１０５から出力される予
測値、１０７は予測状態メモリ１０５から出力される状
態値であり、１０９は所定の対応表を用いて状態値１０
７を確率推定値ＬＳＺに変換する確率推定部、１１１は
確率推定部１０９から出力される確率推定値ＬＳＺであ
る。また、１１３は排他的ＮＯＲゲートであり、１１４
は排他的ＮＯＲゲート１１３から出力される２値データ
ＰＩＸ１０２と予測値１０６との一致／不一致を表わす
情報である。

【００１１】１１５は算術符号化演算部であり、１１７
は算術符号化演算部１１５から出力される符号化コー
ド、１１８は予測状態メモリ１０５の更新を要求するた
めの更新信号である。また、１１９は現在の予測値１０
６と状態値１０７から更新後の予測値と状態値を求める
予測状態更新部、１２０は予測状態更新部１１９から出
力される更新後の予測値・状態値信号と、予測状態メモ
リにこれら信号を書き込む制御信号等の更新データであ
る。

【００１２】以下に、図１の符号化処理ブロックの動作
説明を行なう。

【００１３】符号化対象画素の２値データＰＩＸは端子
１０１から入力され、排他的ＮＯＲゲート１１３に送ら
れ、また符号化対象画素の周辺画素データ：ＣＸｉ（ｉ
＝１，２，…，ｎ）が、コンテキスト情報として、予測
状態メモリ１０５に与えられる。

【００１４】予測状態メモリ１０５は周辺画素データの
コンテキスト情報１０３をアドレスとして、符号化対象
画素に対する予測値１０６とｉｎｄｅｘ（状態）値１０
７を出力する（この状態値１０７はそれまでの符号化処
理において学習した内容に基づいて決まり、格納されて
いる）。予測値１０６は、０または１の２値データであ
り、排他的ＮＯＲゲート１１３に入力される。

【００１５】一方、状態値１０７は確率推定部１０９に
送られ、確率推定部１０９にて確率推定値（ＬＳＺ）１
１１に変換される。確率推定値１１１は、２値データＰ
ＩＸ１０２が予測値１０６と一致しない確率を表わす。
状態値１０７から確率推定値１１１への変換は、ＲＯＭ
テーブルあるいわデコーダを用いて行なわれる。また、
状態値１０７は予測状態更新部１１９にも入力される。

【００１６】排他的ＮＯＲゲート１１３では、２値デー
タＰＩＸ１０２と予測値１０６との一致／不一致の関係
を調べ、一致していれば１を、不一致であれば０を算術
符号化演算部１１５へ送る。

【００１７】算術符号化演算部１１５では、一致／不一
致情報１１４と、確率推定部１０９から入力される確率
推定値１１１に基づいて、後に述べる符号化処理のため
の算術演算を行ない、符号化コード１１７を出力する。

【００１８】ここにおいて、前述の如く、算術演算の過
程で正規化処理が行なわれると、更新信号１１８にて予
測状態更新部１１９に更新要求を行なう。予測状態更新
部１１９は、入力される現在の状態値１０７、予測値１
０６及び一致／不一致情報１１４から、更新後の状態値
と予測値を求めて、更新データを予測状態メモリ１０５
に送り、更新要求に基づいて、予測状態メモリ１０５の
保持内容を更新する。入力される現状態値から更新後の
状態値を求めるには、ＲＯＭテーブルあるいはデコーダ
等を用いる。

【００１９】次に、図２に算術符号化演算部１１５の一
例を示し、その動作について述べる。

【００２０】同図において、２０１は領域幅（オージェ
ント）を保持するＡレジスタ、２０３はコードを発生す
る基となる値を保持するコードレジスタ（Ｃレジスタ）
であり、２０５はＡレジスタ２０１の出力値から確率推
定部１０９から入力された確率推定値１１１を減算する
減算器、２０７はＣレジスタ２０３の出力値に減算器２
０５の出力を加算する加算器であり、２０９はＡレジス
タ２０１への入力を選択するセレクタ、２１１はＣレジ
スタ２０３への入力を選択するセレクタである。

【００２１】２１３はＣレジスタ２０３からシフトアウ
トされるコード情報を取り組むシフトレジスタ、２１５
は出力レジスタ、２１７はシフトレジスタ２１３に取り
込んだビット数をカウントするカウンタである。

【００２２】また、２１８はシフトクロックを入力する
端子、２１９はマスク回路、２２０はマスク回路２１９
にてマスクされたシフトクロック、２２１はＡレジスタ
２０１の出力値が８０００Ｈ（１６進）以上であること
を検出する検出器である。

【００２３】初期化後の状態では、Ａレジスタ２０１の
値は１００００Ｈ、Ｃレジスタ２０３の値は０Ｈであ
り、カウンタ２１７の値は０である。

【００２４】排他的ＮＯＲゲート１１３から入力された
一致／不一致情報１１４と確率推定部１０９から入力さ
れた確率推定値１１１に基づいて所定の算術演算を行
い、１画素を符号化する毎にＡレジスタ２０１とＣレジ
スタ２０３の値が更新され、更に、Ａレジスタ２１０の
正規化処理にともない、Ｃレジスタ２０３の上位からシ
フトアウトされるデータをＮビット単位にまとめて出力
したものが符号化コード１１７となる。

【００２５】まず、入力された確率推定値１１１は減算
器２０５とセレクタ２０９に送られる。減算器２０５で
は、Ａレジスタ２０１の出力値から確率推定値１１１を
減算し、その結果をセレクタ２０９と加算器２０７へ送
る。

【００２６】セレクタ２０９には、確率推定値１１１も
与えられており、一致／不一致情報１１４が１の時は減
算器２０５からの減算結果を、０の時は確率推定値１１
１を選択し、Ａレジスタ２０１へ出力する。

【００２７】加算器２０７では、減算器２０５から送ら
れてきた減算結果をＣレジスタ２０３の出力値に加算
し、加算結果をセレクタ２１１に送る。

【００２８】セレクタ２１１には、Ｃレジスタ２０３の
出力値も直接与えられており、一致／不一致情報１１４
が１の時はＣレジスタ２０３の出力値を、０の時は加算
器２０７からの加算結果を選択し、Ｃレジスタ２０３へ
出力する。

【００２９】各セレクタ２０９、２１１の出力は、それ
ぞれ次のサイクルで、Ａレジスタ２０１、Ｃレジスタ２
０３に取り込まれる。

【００３０】一方、Ａレジスタ２０１の値が前述の演算
により８０００Ｈ（１６進）未満となった時は、検出器
２２１でそれを検出し、次の算術演算を行う前に、正規
化処理を行う。それに対し、Ａレジスタ２０１の値が８
０００Ｈ（１６進）以上の時は、次の符号化対象シンボ
ルに関する算術演算を行う。

【００３１】正規化処理の１つの実現方法は、Ａレジス
タ２０１とＣレジスタ２０３のそれぞれにシフト機能を
有するレジスタを用い、両レジスタにシフト用のクロッ
ク２２０を与え、Ａレジスタ２０１の値が８０００Ｈに
なるまで、Ａレジスタ２０１とＣレジスタ２０３を左シ
フトするものである。

【００３２】シフト用のクロック２２０は、検出器２２
１の出力に基づいて、端子２１８から入力されるシフト
クロックをマスク回路２１９にてマスクすることにより
得られる。即ち、Ａレジスタ２０１の値が８０００Ｈ未
満のあいだ、入力シフトクロックはマスク回路２１９を
通過し、Ａレジスタ２０１、Ｃレジスタ２０３並びに、
シフトレジスタ２１３、カウンタ２１７に送られる。そ
の結果、Ａレジスタ２０１、Ｃレジスタ２０３、シフト
レジスタ２１３は１ビットずつ左へシフトし、カウンタ
２１７は１つずつカウントアップする。

【００３３】シフトレジスタ２１３への入力データは、
Ｃレジスタ２０３の最上位ビットであるため、シフト用
のクロック２２０が各ブロックへ送られるたびに、Ｃレ
ジスタ２０３の上位ビットデータが、シフトレジスタ２
１３に移る。

【００３４】そのシフトされたビット数は、カウンタ２
１７でカウントされ、カウント値が所定の値に達したと
ころで、出力レジスタ２１５へデータ取り込みパルス２
２２を送る。出力レジスタ２１５はパルス２２２が入力
されるタイミングで、シフトレジスタ２１３から送られ
る所定ビットのデータを一括して受け取り、次のデータ
取り込みパルス２２２がくるまで、該データを保持す
る。

【００３５】以上説明したような、算術演算、正規化処
理により、端子１０１に入力された２値データＰＩＸ１
０２が符号化され、符号化コード１１７が算術演算部１
１５より所定ビット単位で出力される。

【００３６】〈復号化ブロック〉次に、図１の符号化ブ
ロックに対応した復号化ブロックの構成を図３に示し、
その動作を説明する。

【００３７】図１に示した符号化ブロックとの大きな違
いは、以下の２点である。（１）算術符号化演算部１１５の替わりに、算術復号化
演算部３０１を用いる。（２）符号化コード３０６を入力して、着目画素データ
の値を求める。その他の構成は基本的に同じであるため、図１のものと
同一の番号を付し、その個々の詳しい説明は省き、上記
２点の違いを中心に説明する。

【００３８】符号化ブロックの説明とは逆に、まず算術
復号化演算部３０１内部の動作説明から行なう。

【００３９】図４に、算術復号化演算部３０１の構成を
示す。同図において、減算器４０１は図２の算術演算部
における加算器２０７を、入力レジスタ４０３は図１の
出力レジスタ２１５をそれぞれ置き換えたものである。

【００４０】入力された確率推定値１１１は、減算器２
０５とセレクタ２０９に入力され、減算器２０５ではＡ
レジスタ２０１の出力値から、入力された確率推定値１
１１を減算し、その減算結果をセレクタ２０９と減算器
４０１へ送る。セレクタ２０９には、確率推定値１１１
も与えられている。

【００４１】前述した算術符号化演算部１１５では、一
致／不一致情報１１４に基づいてセレクタ２０９，２１
１が動作していたが、算術復号化演算部３０１では、減
算器４０１における減算結果が正か負かによって、セレ
クタ２０９，２１１の動作が決まる。

【００４２】減算器４０１では、Ｃレジスタ２０３の出
力値から減算器２０５の出力値を減算し、減算結果をセ
レクタ２１１に送り、また、減算結果が正か負かを表す
情報を信号３０２として出力する。信号３０２は、減算
結果が正の場合０、負の場合１という値をとる。この信
号３０２を制御信号として、減算結果が正の場合、セレ
クタ２０９は確率推定値１１１を選択し、該減算結果が
負の場合、減算器２０５の出力を選択し、Ａレジスタ２
０１へ出力する。また減算器４０１からの信号３０２は
排他的ＮＯＲゲート３０５にも入力される。

【００４３】セレクタ２１１もセレクタ２０９と同じ信
号３０２で制御される。セレクタ２１１には減算器４０
１の出力、すなわち、減算結果と、Ｃレジスタ２０３の
出力値が入力されていて、減算結果が正の場合、減算器
４０１の出力を選択し、減算結果が負の場合、Ｃレジス
タ２０３の出力値を選択し、Ｃレジスタ２０３へ出力す
る。

【００４４】各セレクタ２０９、２１１の出力は、それ
ぞれ次のサイクルで、Ａレジスタ２０１、Ｃレジスタ２
０３に取り込まれる。

【００４５】算術復号化演算部３０１においても、算術
符号化演算部１１５と同様に正規化処理を行う。但し、
算術符号化演算部１１５では、正規化処理時に符号化コ
ード１１７を出力したが、算術復号化演算部３０１で
は、正規化処理にともない符号化コード３０６を取り込
んでゆく。

【００４６】符号化コード３０６は、図１の算術符号化
演算部１１５から出力され、不図示の記憶ユニットに一
旦格納され、しかるべきタイミングで読み出されて、復
号化ブロック内の算術復号化演算部３０１に与えられ
る。あるいは、符号化コードを遠隔地まで転送し、遠隔
地にて復号化ブロックを用いて、元の２値画像データを
復元される。復元された２値画像データは、モニタやプ
リンタ等の画像表示機器に送られ、人間の目に見える形
に変換される。

【００４７】算術復号化演算部３０１に与えられた符号
化コード３０６は、入力レジスタ４０３を経由してシフ
トレジスタ４０５に取り込まれ、正規化処理によって、
シフトレジスタ４０５の最上位ビットがＣレジスタ２０
３の最下位ビットにシフト入力される。尚、正規化処理
の制御方法は、算術符号化演算部１１５と同じであるた
め、その説明は省略する。

【００４８】以上説明した算術復号化演算部３０１の演
算処理により得られる前述した減算結果が正か負かを表
す信号３０２は、復号中の着目画素が予測値に一致する
か否かという情報となる。そして、算術復号化演算部３
０１から出力される信号３０２は、図３の復号化ブロッ
クにて使用される。信号３０２は、復号中の着目画素が
予測値に一致する場合１、一致しない場合０という値を
とる。

【００４９】ここで、図３の復号化ブロックの動作説明
に戻る。

【００５０】符号化ブロックと同様予測状態メモリ１０
５は周辺画素データのコンテキスト情報１０３をアドレ
スとして、復号中の着目画素に対する予測値１０６を出
力する。予測値１０６は、算術復号化演算部３０１から
出力される一致／不一致を示す信号３０２との間で、排
他的ＮＯＲゲート３０５にて、論理演算される。論理演
算の結果は、復号化した着目画素の値であり、復号画素
値が信号３０４として得られる。その他のブロックの動
作は、図１の符号化ブロックと同じなので、説明を省略
する。

【００５１】〈符号化復号化ブロック〉次に、図１に示
した符号化ブロックと図３に示した復号化ブロックを一
体化した符号化復号化ブロックの構成を図５に示し、そ
の動作を説明する。

【００５２】図１の符号化ブロック及び図３の復号化ブ
ロックとの大きな違いは、以下の２点である。（１）算術符号化演算部１１５又は算術符号化演算部３
０１の替わりに、算術符号化復号化演算部５０１を用い
る。（２）符号化時には、画素の２値データ１０２を入力し
て、符号化コードを出力し、復号化時には、符号化コー
ド３０６を入力して、着目画素データの値を求める。

【００５３】図６に算術符号化復号化演算部５０１の構
成を示す。

【００５４】演算部５０１は、図２の算術復号化演算部
１１５と図４の算術復号化演算部３０１を一体化したも
ので、基本的な構成要素はほとんど図２もしくは図４で
使用されているものである。新しい構成要素は、図２に
おける加算器２０７と図４における減算器４０１の両方
の機能を切り換えて実現する加減算器６０１と、セレク
タ２０９，２１１への制御信号を切り換えるセレクタ６
０３である。また符号化処理と復号化処理を切り換える
ための制御信号６０４を新たに入力する。制御信号６０
４は、符号化処理時に１、復号化処理時には０という値
をとるものとする。

【００５５】加減算器６０１は、制御信号６０４の値に
基づき、符号化時には加算器として、復号化時には減算
器として動作する。また、セレクタ６０３は、符号化時
には一致／不一致信号１１４を選択し、復号化時には減
算器として動作する加減算器６０１の減算結果出力（減
算結果が正か負かを表す）信号を選択する。

【００５６】また、符号化処理をしている間、正規化処
理時に、入力レジスタ４０３、シフトレジスタ４０５を
通してＣレジスタ２０３の最下位ビットに０以外の情報
が入らないようにするため、入力符号化コード３０６を
オール０にしておく必要がある。

【００５７】その他については、既に符号化ブロックと
復号化ブロックそれぞれについて説明済みなので、図
５、図６による符号化処理の動作・復号化処理の動作の
詳細説明は省く。

【００５８】なお、これまでに述べた正規化処理は、最
も単純な方法で処理していた。すなわち、Ｃレジスタへ
の入出力は１ビット／クロックのレートで行なってき
た。これは、正規化処理の原理や機能を、解りやすく説
明するためであった。しかしながら、このようなレート
で処理すると、正規化処理だけで、かなりの処理サイク
ルが費やされてしまう。そこで高速動作が要求される正
規化処理では、１サイクルで処理が終了するよう、バレ
ルシフタ等を用いて１度に複数ビットのシフトと入出力
を行なうと共に、算術演算と同じサイクル内で処理す
る。それを実現するには、セレクタ２０９の出力信号か
らシフト量を検出し、シフト量に基づいて、セレクタ２
０９，２１１それぞれの出力をバレルシフタでシフトし
てから、その出力をＡレジスタ２０１とＣレジスタ２０
３に取り込む。

【００５９】尚、符号化時には、Ｃレジスタ２０３から
一度に複数のビットが出力されるため、それを固定長の
コードにパッキングするために不図示のパッキング回路
が設けられる。

【００６０】

【発明が解決しようとする課題】上記従来例の構成で
は、予測状態メモリ１０５から状態値１０７を読み出
し、それを確率推定部１０９にて実際の加減算用の確率
推定値１１１に変換して、それを算術符号化演算もしく
は算術復号化演算に使用していた。そのため、確率推定
部１０９における状態値１０７から確率推定値１１１へ
の変換処理に時間を要し、ハードウェアで符号化復号化
処理を行う際の、符号化動作速度、復号化動作速度を高
速化する大きな妨げになっていた。

【００６１】本発明は上記従来例に鑑みて成されたもの
であり、算術符号化／復号化を高速に行う構成を提供す
ることを主な目的とする。特に、更新（正規化処理）後
の状態値から変換して得られた確率推定値を用いて算術
復号するという従来型の処理経路を活用しつつ、できる
だけ高速に算術復号できる回路構成を提供することを目
的とする。

【００６２】

【課題を解決するための手段】上記目的を達成するため
に本発明の算術復号化装置によれば、算術符号化が施さ
れた符号化コードを算術復号する算術復号化装置におい
て、確率推定値を共に供給可能な、並列する第１及び第
２の供給源（例えば図１４における、確率更新部１４１
１の出力、及びセレクタ１００３の出力に相当）と、前
記第１、第２の供給源の何れか一方の確率推定値を供給
する確率推定値供給手段（同じく図１４のレジスタ１０
０５に相当）と、前記確率推定値供給手段から供給され
た確率推定値に基づいて、前記符号化コードを算術復号
し、復号化信号を出力する算術復号化手段（同じく図１
４の算術復号化演算部３０１に相当）と、前記復号化信
号に基づいて、前記確率推定値供給手段から供給された
確率推定値を、直接的に更新後の確率推定値に変換し、
第１の供給源の確率推定値として出力する確率推定値更
新手段（同じく図１４の確率更新部１４１１に相当）
と、前記復号化信号に基づいて、状態値を更新する状態
値更新手段（同じく図１４の予測・状態更新部１４０９
に相当）と、前記状態値更新手段にて更新された状態値
を確率推定値に変換し、前記第２の供給源の確率推定値
として出力する確率推定手段（同じく図１４の確率推定
部１４０５又は１４０７に相当）とを備えることを特徴
とする。

【００６３】

【発明の実施の形態】（第１の実施例）本発明の第１の実施例である算術符号
化ブロックの構成を図７に、算術復号化ブロックの構成
を図８に、算術符号化復号化ブロックの構成を図９に示
す。

【００６４】図７において、７０１は現在の確率推定値
から次（更新後）の確率推定値を求める予測確率更新
部、７０３は予測値と確率推定値を格納する確率推定値
メモリであり、その他の要素は、図１における同一番号
要素と同じ機能である。

【００６５】図７の構成を、図１の構成と比較すると、
確率推定値メモリ７０３と算術符号演算部１１５の間の
確率推定部１０９が存在していない。算術符号化演算部
１１５の入出力信号は、従来例図１とまったく同じであ
るため、確率推定部１０９が無くなった影響は、他の構
成要素である、確率推定値メモリ７０３や予測確率更新
部７０１に現われてくる。即ち、算術符号演算部１１５
に必要な確率推定値１１１は、状態値を確率推定値に変
換する動作を行うことなしに、新たに設けた予測確率推
定メモリ７０３から直接読み出す。この構成により状態
値を確率推定値に変換するための確率推定部１０９が不
要になる。

【００６６】確率推定値メモリ７０３には、初期化時
に、初期状態値に対応した確率推定値（状態値ではな
い）を書き込み、メモリ更新時に、更新後の確率推定値
を書き込む。更新後の確率推定値は、予測確率更新部７
０１で求める。予測確率更新部７０１は予測状態更新部
１１９の替わりに用いるもので、現在の確率推定値、予
測値等を入力して、それから直接に更新後の確率推定
値、予測値を求めるものである。予測確率更新部７０１
における現在の確率推定値から更新後の確率推定値への
変換は、ＲＯＭテーブルあるいはデコーダ等を用いて行
う。

【００６７】よって、本実施例では、従来技術で用いた
状態値なるものが物理的には存在しなくなる。即ち、現
在の確率推定値から更新後の確率推定値への変換テーブ
ル（ＲＯＭテーブルあるいはデコーダの作成に必要とな
る）は、状態値の推移を確率推定値の推移に置き換えて
作成される。

【００６８】ところで、状態値の番号には一意性があ
る。すなわち、異なる状態には、必ず異なる状態値番号
が割り当てられる。しかし、確率推定値には一意性があ
るとは言えない。すなわち、異なる状態に対して同一の
確率推定値を割り当てることが原理的に可能である（但
し、ＪＢＩＧ方式においては、異なる状態に対して異な
る確率推定値が割り当てられているので、ＪＢＩＧ方式
に限れば確率推定値に一意性があるといえる。）。

【００６９】確率推定値に一意性があれば、予測確率更
新部７０１に何も問題はないが、一意性が無い場合に
は、問題が生じる。その問題とはある入力確率推定値に
対して更新確率推定値が何種類も存在してしまうという
ことである。これを避けるには、同じ確率推定値を区別
するための識別信号が必要となる。例えば、同じ確率推
定値をとるものが２ⁿ 個ある場合は、識別のためにｎビ
ットの識別信号を用意し、この識別信号を予測確率更新
部７０１におけるＲＯＭテーブルあるいはデコーダ等に
入力して、何種類もある更新確率推定値の一つを特定す
る。さらに出力側の更新確率推定値が一意でない場合に
は、確率推定値を識別するｎビットの信号を更新確率推
定値とともに出力する様にする。この識別信号は確率推
定値メモリ７０３に格納する。

【００７０】ここにおいて、本実施例構成と従来例構成
とを比較してみる。従来例において、１画素を符号化す
るのに要する主な処理は、以下の４ステップになる。（１）予測値と状態値をメモリから読み出す。（２）状態値を確率推定値に変換する。（３）確率推定値を用いて算術符号化演算を行う。（４）予測値と状態値を更新し、メモリに書き込む（正
規化処理時のみ必要）。

【００７１】上記（４）における予測値と状態値の更新
処理は、（３）における算術符号化演算と並列に行うこ
とができるので、タイミング的に（４）で行う処理はメ
モリへの書き込み処理だけである。

【００７２】これに対し、本実施例では、以下の３ステ
ップになる。（１）予測値と確率推定値をメモリから読み出す。（２）確率推定値を用いて算術符号化演算を行う。（３）予測値と確率推定値を更新し、メモリに書き込む
（正規化処理時のみ必要）。

【００７３】よって、本実施例構成によると、状態値を
確率推定値に変換する処理に相当する時間だけ、従来例
構成に比べて速く符号化動作することができる。

【００７４】次に図８の復号化ブロックについて説明す
る。

【００７５】図７の符号化ブロックで新規に使用した予
測確率更新部７０１と確率推定値メモリ７０３を用い
て、復号化ブロックを構成すると図８に示す構成とな
る。

【００７６】これは、図２の復号化ブロックから、確率
推定部１０９を取り除き、予測状態メモリ１０５を確率
推定値メモリ７０３に置き換え、予測状態更新部１１９
を予測確率更新部７０１に置き換えたものである。よっ
て、図７と図８の類似性から、図８の復号化ブロックで
図７で説明した符号化処理と逆の復号処理が出来ること
は、容易に類推できる。また、符号化処理と同様、状態
値を確率推定値に変換する処理に相当する時間だけ、従
来例構成に比べて速く復号化動作することができる。

【００７７】同じような類推は、図９の符号化復号化ブ
ロックにも言える。すなわち、図９の符号化復号化ブロ
ックも図７で示した符号化処理及び図８で示した処理が
出来る。当然、この場合も状態値を確率推定値に変換す
る処理に相当する時間だけ、従来例構成に比べて速く符
号化及び復号化処理できる。

【００７８】（第２の実施例）ところで、予測値を求め
る基になるコンテキスト情報には、着目画素と相関の強
い真上及び左隣りの画素を用いる。復号化処理をラスタ
ー走査順序で行なう場合、単純な遂次処理では、着目画
素の復号化が終了し、その画素の値が確定し、コンテキ
スト情報に採用可能な状態とならなければ、右隣りの画
素を復号化処理するために必要な予測値等を読み出すこ
とができない。これは、復号化処理の高速化にとって大
きな問題である。

【００７９】この問題は復号化処理特有の問題であり、
符号化処理時にはこのような問題は無い。この問題を解
決する１つの方法が特公昭６１−１４５３２号公報に示
されている。その方法を簡単に述べる。

【００８０】予測値等を格納したメモリを複数のメモリ
群に分割して、該メモリ群から複数の予測値等を並列に
読み出す。複数の予測値は、復号化処理中の着目画素値
が０である場合と１である場合のそれぞれに対応するも
ので、着目画素の値が確定した時に、複数の予測値から
一つの予測値を選択するというものである。

【００８１】以下の実施例では、上記メモリ構成に、本
発明を適用した場合について考える。

【００８２】前記第１の実施例から解るように、符号化
ブロックにおける新たな構成は、容易に復号化ブロッ
ク、符号化復号化ブロックに応用できる。また、その逆
のことも言える。よって、以下の実施例では復号化ブロ
ックのみについて考えることにする。

【００８３】本発明の第２の実施例である復号化ブロッ
クの構成を図１０に、復号化ブロックの動作を表わすタ
イミングチャートを図１１に示す。

【００８４】本実施例は、着目画素の復号化処理が終了
しないうちに、右隣りの画素に対する予測値と確率推定
値を先行してメモリから読み出す構成を、図８に示した
復号化ブロックに適用した構成を示すものである。

【００８５】図１０において、１００１は第１の確率推
定値メモリ、１００３，１００４はセレクタ、１００２
は第２の確率推定値メモリ、１００５，１００６はレジ
スタ、１００９は遅延回路である。その他の構成要素
は、図８に示した復号化ブロックにおける同一番号の要
素と同じである。

【００８６】本実施例では、予測値と確率推定値を先行
して第１及び第２の確率推定値メモリ１００１，１００
２から読み出すため、メモリ読み出し用のコンテキスト
情報と、メモリの更新時に使用するメモリ書き込み用の
コンテキスト情報が１サイクルずれ、別の信号になる。
そこで、第１及び第２の確率推定値メモリ１００１，１
００２として、２つのコンテキスト情報（アドレス）を
同時に入力できる２ポートメモリを用いるものとする。

【００８７】信号１０１０は、復号化処理中の着目画素
値を除く他のコンテキスト情報であり、先の実施例で用
いてきたコンテキスト情報１０３に較べ１ビット情報が
少ない。コンテキスト情報１０１０は、メモリ読み出し
用のアドレス信号として、第１及び第２の確率推定値メ
モリ１００１，１００２に与えられる。一方、コンテキ
スト情報１０１０は、遅延回路１００９にて１サイクル
遅延されて、メモリ書き込み用のアドレス信号として、
第１及び第２の確率推定値メモリ１００１，１００２に
与えられる。

【００８８】第１の確率推定値メモリ１００１は、復号
化処理中の着目画素値が０の時に対応する予測値と確率
推定値を記憶しており、第２の確率推定値メモリ１００
２は、復号化処理中の着目画素値が１の時に対応する予
測値と確率推定値を記憶している。すなわち、これら２
つのメモリで記憶する全情報は、前述した第１の実施例
における確率推定値メモリ７０３で記憶する情報と同じ
である。

【００８９】第１及び第２の確率推定値メモリ１００
１，１００２の両方から、コンテキスト情報１０１０を
アドレスとして、予測値と確率推定値を並列に読み出
す。これらメモリからの読み出しと並行して、着目画素
の復号化処理を算術復号化演算部３０１にて行ない、着
目画素の右隣りの画素に関するメモリ読み出しデータが
確定する頃に、着目画素に関する復号画素値が確定す
る。そして、復号画素値（排他的ＮＯＲゲート３０５の
出力）に基づいて、セレクタ１００３，１００４を動作
し、２つのメモリ出力の一方を選択する。

【００９０】例えば、図１１に示すように、復号画素値
ＰＩＸ＿が１であれば、セレクタ１００３は第２の確率
推定値メモリ１００２の出力ＬＳＺａ１を選択し、セレ
クタ１００４は同じく第２の確率推定値メモリ１００２
からの予測値ａ１を選択する。選択されたＬＳＺａ１及
び予測値ａ１は、クロックの立ち上がりに同期して、レ
ジスタ１００５，１００６にそれぞれ取り込まれ、レジ
スタ１００５，１００６からＬＳＺａ，予測値ａとして
出力される。ＬＳＺａは算術復号化演算部３０１に入力
され、次の画素を復号化するための算術演算が行なわれ
る。予測値ａは算術復号化演算部３０１から出力される
１ビットの復号信号３０２との間で、排他的ＮＯＲゲー
ト３０５にて論理演算され復号画素値３０４を得る。

【００９１】この算術演算と並行して、直前に復号化し
た画素値を含む新たなコンテキスト情報に基づき第１及
び第２の確率推定値メモリ１００１，１００２から、Ｌ
ＳＺｂ０とＬＳＺｂ１を読み出す。そして、図１１に示
す如く、算術演算による復号画素値ＰＩＸａが０であれ
ば、セレクタ１００５にてＬＳＺｂ０を選択する。

【００９２】このように、本実施例では、着目画素の右
隣りの画素に関する確率推定値メモリからの確率推定値
及び予測値の読み出しと着目画素に対する算術復号化演
算を並行して処理することができるので、１画素を復号
化するための処理時間は、以下に示す処理を行なう時間
に等しくなる。

【００９３】〈正規化処理が無い場合〉（１）算術復号化演算（または、メモリ読み出し）。

【００９４】〈正規化処理が有る場合〉（１）算術復号化演算（または、メモリ読み出し）。（２）メモリへの書き込み（予測値と確率推定値の更
新）。

【００９５】本実施例の構成では、先行読み出しして選
択された予測値・確率推定値が、正規化処理によって、
無効になる場合がある。それは、確率推定値メモリから
の予測値・確率推定値の読み出しの基となった全コンテ
キスト情報と正規化処理の対象となった全コンテキスト
情報がまったく一致した場合である。これは、（読み出
しアドレス＝書き込みアドレス）かつ（現サイクルの復
号画素値＝１サイクル前の復号画素値）という条件に言
い替えられる。

【００９６】この場合、メモリ書き込み処理が終了した
次のサイクルで同一コンテキスト情報に対する更新され
た確率推定値及び予測値をメモリから再読み出しする必
要がある。しかしながら、一般的にはコンテキスト情報
が一致すると正規化処理が行なわれる確率が低くなるの
で、メモリから再読み出しすることはたまにあるだけで
あり、処理速度の低下も若干である。

【００９７】（第３の実施例）前述した第２の実施例に
おいて、先行読み出しして選択された予測値・確率推定
値が、正規化処理によって、無効になる場合、確率推定
値メモリから更新後の確率推定値及び予測値を再読み出
しする必要があった。

【００９８】本実施例は、上記場合において、再読み出
し動作をしなくても済むようにしたものである。図１２
に本発明の第３の実施例である復号化ブロックの構成を
示す。

【００９９】ここでは、図を簡略化するため、メモリ出
力−−＞セレクタ−−＞レジスタまで、予測値を確率推
定値に合体して１つの信号として扱う。

【０１００】図１２において、１２０１は確率推定値メ
モリ１００１，１００２に入力している２つのコンテキ
スト情報（アドレス）が一致しているかどうかを判定す
る第１の一致検出器、１２０３は現サイクルの復号画素
値と１サイクル前の復号画素値が等しいかどうかを判定
する第２の一致検出器、１２０４は現サイクルの復号画
素値を遅延して１サイクル前の復号画素値を第２の一致
検出器１２０３に入力する遅延回路、１２０５は第１の
一致検出器１２０１の出力と第２の一致検出器１２０３
の出力を合成するＡＮＤ素子、１２０７はＡＮＤ素子１
２０５の出力に基づいて動作するセレクタである。

【０１０１】第１の一致検出器１２０１は、（読み出し
アドレス＝書き込みアドレス）の時に１を出力し、そう
でなければ０を出力する。第２の一致検出器１２０３
も、同様に（現サイクルの復号画素値＝１サイクル前の
復号画素値）の時に１を出力し、そうでなければ０を出
力する。

【０１０２】これらの一致検出器の出力と、正規化処理
が発生したことを知らせる信号（算術復号化演算部３０
１から予測確率更新部７０１に送られる）とを、ＡＮＤ
素子１２０５にて論理積をとることにより、前記第２の
実施例の説明で示したメモリ再読み出しの条件成立を検
出する。そして、この条件が成立した時、セレクタ１２
０７にて予測確率更新部７０１の出力信号を選択し、そ
れを確率推定値メモリ１００１又は１００２から読み出
した信号の替わりにレジスタ１００５に送る。この選択
された信号は、前記第２の実施例においてメモリ再読み
出しをした時に読み出す信号と同じである。よって、本
実施例では、メモリ再読み出しを一切する必要がなく、
遅延なしに規則的に処理できる。

【０１０３】厳密には、復号化中のラインが終了し次の
ラインへ処理が移る場合、１サイクル前の復号画素値は
１ライン分の画素数分だけ離れてしまうので意味が無く
なる。よって、該タイミングで、該復号画素値をデフォ
ールト値である０にマスクする必要がある。構成上は、
遅延回路１２０４の前段にマスク用のＡＮＤ素子を設
け、該復号画素値の遅延回路１２０４への入力を不図示
の制御信号でマスクすることになる。また、復号化ライ
ンが次のラインへ移るとコンテキスト情報も全く変わる
ことになるが、これらは、本発明の対象とする復号化ブ
ロックの外での処理になるので、省略する。

【０１０４】（第４の実施例）前述した第３の実施例
は、算術復号化演算処理と演算処理に基づくメモリ書き
込み処理を同一サイクル内で処理する場合に対応してい
る。

【０１０５】一般的に、メモリを性能限界で使おうとす
ると、微妙なタイミング制御が必要になり、算術復号化
演算処理と演算処理に基づくメモリ書き込み処理を同一
サイクル内で処理することが出来ない場合が出てくる。
その場合は、メモリ書き込み処理を次のサイクルにずら
す。こうすることによって、メモリ書き込みを行なうタ
イミングに余裕が生じ、結果的に復号化ブロック全体の
動作周波数を上げることが可能になる。

【０１０６】しかしながら、メモリ書き込み処理を次の
サイクルにずらすことによって、新たな問題も生じる。
即ち、メモリの更新タイミングが１サイクル遅れるわけ
であるから、確率推定値メモリから読み出した信号が無
効になる場合が増える。具体的には、一回の正規化処
理、すなわち、一回のメモリ書き込み処理によって、最
大２つのメモリ読み出し信号が無効になることがある。

【０１０７】第４の実施例は、これに対応したもので、
その復号化ブロックの構成を図１３に示す。

【０１０８】上記問題に対応するには、第３の実施例で
新たに用いた構成要素、すなわち、一致検出器、遅延回
路、ＡＮＤ素子、セレクタ等をもう１セット増やし、無
効な信号を有効な信号に切り換えればよい。

【０１０９】図１３において、１３０１は遅延回路１０
０９により１サイクル遅延させたコンテキスト情報１０
１２をさらに１サイクル遅延させる遅延回路、１３０２
は遅延回路１３０１から出力されるコンテキスト情報、
１３０３は確率推定値メモリ１００１，１００２に入力
している２つのコンテキスト情報（アドレス）が一致し
ているかどうかを判定する第３の一致検出器、１３０５
は１サイクル前の復号画素値を遅延して２サイクル前の
復号画素値を得る遅延回路、１３０７は現サイクルの復
号画素値と２サイクル前の復号画素値が等しいかどうか
を判定する第４の一致検出器である。

【０１１０】また、１３０９は正規化処理が発生したこ
とを示す信号１１８を１サイクル遅延させる遅延回路、
１３１１は第３の一致検出器１３０３の出力と第４の一
致検出器１３０７の出力を合成するＡＮＤ素子、１３１
３はＡＮＤ素子の出力に基づいて動作するセレクタ、１
３１５は予測確率更新部７０１の出力信号を１サイクル
遅延させる遅延回路である。

【０１１１】確率推定値メモリの更新タイミングを１サ
イクル遅らせるため、確率推定値メモリ１００１，１０
０２に入力する書き込み用のアドレス信号は、遅延回路
１３０１の出力を用いる。また、それに対応して確率推
定値メモリ１００１，１００２に書き込む更新データは
遅延回路１３１５の出力になる。

【０１１２】確率推定値メモリから読み出し中の信号が
無効になるのは、以下の２つの場合である。（イ）（コンテキスト情報１０１０＝コンテキスト情報
１０１２）かつ（現サイクルの復号画素値＝１サイクル
前の復号画素値）かつ（現サイクルで正規化処理発生）（ロ）（コンテキスト情報１０１０＝コンテキスト情報
１３０２）かつ（現サイクルの復号画素値＝２サイクル
前の復号画素値）かつ（１サイクル前に正規化処理発
生）

【０１１３】上記（イ）は、前記第３の実施例において
も検出していたものであり、本実施例で行なう新たな検
出は（ロ）の方である。よって、（イ）の場合には、前
記第３の実施例と同様、セレクタ１２０７を動作し、予
測確率更新部７０１の出力信号で置き換える。（ロ）の
場合には、１サイクル前の予測確率更新部７０１の出力
信号、すなわち、セレクタ１３１３を動作し、遅延回路
１３１５の出力信号で置き換える。

【０１１４】（イ）と（ロ）の両方の条件が成立した場
合には、後に書き込んだ信号が有効になるので、（イ）
による置き換えが優先される。セレクタ１３１３がセレ
クタ１２０７より前段にあるのは、この優先処理を達成
するためである。

【０１１５】本実施例では、正規化処理に基づくメモリ
書き込み処理を、復号化算術演算処理より１サイクル後
に行なう場合に、メモリの再読み出しをしなくても済む
ような復号化ブロックについて示したが、原理的には、
前記正規化処理に基づくメモリの書き込み処理を、復号
化算術演算処理より、何サイクル遅れで実行しようと、
メモリの再読み出しをしなくても済むように復号化ブロ
ック構成することが可能である。そのためには、一致検
出器、遅延回路、ＡＮＤ素子、セレクタ等をさらに増や
し、メモリ書き込み処理が遅れることによって増える無
効な信号を、有効な信号に切り換えればよい。

【０１１６】（第５の実施例）一般的に、状態値を表わ
すのに必要なビット数は、確率推定値のビット数より小
さい。例えば、ＪＢＩＧでは、前者が７ビット、後者が
１５ビットである。よって、確率推定値メモリの容量
は、予測状態メモリの容量よりも大きくなる。

【０１１７】本実施例では、前記第３実施例における確
率推定値メモリを予測状態メモリに置き換えることによ
り、メモリ容量の削減を図るものである。本発明の第５
の実施例の復号化ブロックの構成を図１４に示す。

【０１１８】２つの確率推定値メモリ１００１，１００
２を予測状態メモリ１４０１，１４０３に置き換えるた
め、確率推定値メモリに格納していた確率推定値の替わ
りに、新たに格納する（更新後の）状態値を更新前の確
率推定値から求める。図１４における予測状態更新部１
４０９にて、この変換を行なう。また、予測値の更新も
予測状態更新部１４０９にて行なう。これにともない、
図１２における予測確率更新部７０１の一部の機能（確
率推定値のみを更新する機能）のみを有する、新たな確
率更新部１４１１を予測確率更新部７０１の替わりに用
いる。

【０１１９】本実施例では、予測状態メモリ１４０１，
１４０３から出力される状態値を、各々に確率推定値へ
変換するため、確率推定部１４０５，１４０７にて状態
値から確率推定値への変換を行なう。これらの確率推定
部は図３における確率推定部１０９と同じものである。

【０１２０】確率推定部１４０５，１４０７にて変換出
力された確率推定値と、予測状態メモリ１４０１，１４
０３から読み出された予測値とを、ひとまとめにしてセ
レクタ１００３に入力し、復号画素値３０４に基づい
て、２組の確率推定値・予測値の一方を選択する。

【０１２１】本実施例では、予測状態メモリ１４０１，
１４０３から出力される状態値を確率推定値へ変換する
ため、確率推定部による遅延により、復号化動作速度が
遅くなる可能性がある。しかし、予測状態メモリ１４０
１，１４０３からの読み出し時間と確率推定部による変
換時間の和が、復号化算術演算部の処理時間と同程度で
ある場合には、確率推定部を用いることにより復号化動
作速度が遅くなると言うことは無い。

【０１２２】図１５に、本実施例の復号化動作を示すタ
イミングチャートを示す。

【０１２３】前記第２の実施例と同様、各サイクルにお
いて、メモリ読み出し処理と復号算術演算を行なう。こ
の場合には、メモリ読み出し処理に続き、状態値から確
率推定値への変換を行なう。即ち、各サイクルの前半
で、予測状態メモリ１４０１，１４０３からの読み出し
を終了し、各サイクルの後半で、これらメモリから読み
出した状態値を確率推定部１４０５，１４０７により確
率推定値に変換する。これらの処理は、２つ並列に処理
され、該サイクルにおける復号画素値により２つの内の
１つが選択されて、セレクタ１００３から出力される。

【０１２４】また、ＡＮＤ素子１２０５の出力が０の時
は、セレクタ１００３の出力がセレクタ１２０７にて選
択され、ＡＮＤ素子１２０５の出力が１の時は、確率更
新部１４１１の出力が選択されて、出力される。確率更
新部１４１１は、レジスタ１００５から出力されるＬＳ
Ｚａ，ＬＳＺｂ，ＬＳＺｂ′等を、それぞれＬＳＺ
ａ′，ＬＳＺｂ′，ＬＳＺｂ″に変換する。セレクタ１
２０７の出力はレジスタ１００５に取り込まれ、次のサ
イクルでレジスタ１００５から出力される。

【０１２５】図１４に示した第５の実施例では、予測状
態メモリ１４０１，１４０３から出力される２つの状態
値を２つの確率推定部１４０５，１４０７で並列に確率
推定値に変換しているが、復号画素値の得られるタイミ
ングが早ければ、その画素値に基づいて２つの状態値の
１つを選択し、その後で確率推定値に変換することが可
能である。この場合は、確率推定部は１つで済む。

【０１２６】確率推定部を１つとした復号化ブロックの
構成を図１６に示す。確率推定部１４０５がセレクタ１
００３とセレクタ１２０７の間に設け、第１の予測状態
メモリ１４０１及び第２の予測状態メモリ１４０３の両
方から出力される状態値を確率推定部１４０５で共通に
確率推定値に変換する。

【０１２７】（第６の実施例）本発明の第６の実施例の
復号化ブロックの構成を図１７に示す。

【０１２８】本実施例は、２つの予測状態メモリそれぞ
れを時分割で使用することを特徴とする。

【０１２９】これまでの実施例におけるメモリは、すべ
て読み出し専用ポートと書き込み専用ポートの２つのポ
ートを持つものであった。メモリの種類は多々あり、書
き込みと読み出しを１つのポートで行なうもの、すなわ
ち、書き込みと読み出しが同時に行なえないものもあ
る。

【０１３０】このようなメモリでは、アドレス入力が１
系統しかない。データについては、入出力端子が共通の
ものもあれば、入出力端子が分離しているものもある。
本実施例は、アドレス入力が１系統で、データの入出力
端子が分離しているメモリを用いた場合について述べ
る。

【０１３１】図１８に本実施例の動作を表わすタイミン
グチャートを示し、以下では、図１７と図１８の両方を
参照しながら説明を行なう。

【０１３２】１つのポートで書き込みと読み出しを行な
うために、１サイクルを前半サイクルと後半サイクルに
分け、前半サイクルでメモリ読み出しを行ない、後半サ
イクルでメモリ書き込みを行なうようにする。ただし、
メモリ読み出しは毎サイクル行なうが、メモリ書き込み
は算術復号化演算で正規化処理が行なわれた時のみ行な
う。

【０１３３】アドレス入力が１系統しかないので、読み
出し用のアドレスと書き込み用のアドレスと書き込み用
のアドレスを不図示のクロック信号で切り換えて多重化
し、メモリのアドレス端子に入力する。そのために多重
化部１７０１を設ける。多重化されたアドレス信号１７
０２は、前記２つの予測状態メモリ１４０１，１４０３
のアドレス端子に入力する。

【０１３４】１サイクルの前半では、２つの予測状態メ
モリ１４０１，１４０３には読み出しアドレスが与えら
れており、各メモリから予測値と状態値が読み出され
る。１サイクルの後半になると、アドレス信号が書き込
みアドレスに変化するので、予測値と状態値が無意味な
値に変わってしまう。

【０１３５】そこで、１サイクルの前半で読み出した予
測値と状態値を、レジスタ１７０３，１７０５にて、保
持する。レジスタ１７０３，１７０５は、クロックの立
ち下がりで、入力データを取り込み出力する。これによ
りメモリのアドレス信号が変化しても、レジスタ１７０
３，１７０５以降の処理は従来と同じタイミングで処理
できるようになる。

【０１３６】一方、メモリ書き込みの方は、書き込み処
理時間が半サイクルに減りはしたものの、そのために新
たに必要となる構成要素は無く、これまで述べた実施例
と似たようなタイミングで処理できる。

【０１３７】本実施例のように、メモリへの書き込みと
読み出しを時分割で行なう方法は、前述した第３、第４
の実施例にも適用可能である。

【０１３８】（第７の実施例）本発明の第７の実施例の
復号化ブロックの構成を図１９に示す。

【０１３９】本実施例は図１４に示した第５の実施例に
おいて、以下の３つの処理（ａ），（ｂ），（ｃ）を並
列動作させるものである。（ａ）メモリ読み出し（ｂ）状態値から確率推定値への変換（ｃ）算術復号化演算処理

【０１４０】前述した第５の実施例では、上記（ｃ）と
それ以外の処理とを並列に処理していたが、（ａ）と
（ｂ）は逐次処理されていた。

【０１４１】別の言い方をすれば、第５の実施例では２
ステージのパイプライン処理をしていたが、本実施例で
は３ステージのパイプライン処理を行なうものである。

【０１４２】３ステージのパイプライン化処理により、
上記（ａ）のメモリ読み出し処理は、算術復号化演算処
理より２サイクル先行することになるので、未確定の復
号画素値が２画素になるため、メモリを４つに分割し
て、読み出す必要がある。第１〜第４の予測状態メモリ
１９０１，１９０２，１９０３，１９０４が、４つに分
割したメモリである。これらのメモリの総容量は、図１
における予測状態メモリ１０５の容量と同じである。

【０１４３】４つに分割した予測状態メモリ１９０１，
１９０２，１９０３，１９０４から並列に読み出した４
つの予測値・状態値は、次のステージである上記（ｂ）
の処理の前に２つの予測値・状態値に絞られる。セレク
タ１９０５，１９０６は、２つの予測値・状態値を選択
するために設けたものである。この選択は、復号画素値
に基づいて行なう。

【０１４４】一方、上記３つの処理（ａ）（ｂ）（ｃ）
を並列処理させるためには、各処理の間にレジスタを設
けることが必要である。既に、（ｃ）とそれ以外の処理
とを並列処理させるレジスタは前述した第５の実施例中
にも存在している（レジスタ１００５）が、（ａ）と
（ｂ）を並列処理させるレジスタとして新たに必要であ
る。レジスタ１９０７，１９０８が、そのためのレジス
タである。

【０１４５】また、メモリ読み出し処理が２サイクル先
行するということは、逆に言う（メモリ読み出し処理を
基準にする）とメモリ書き込み処理が２サイクル遅れる
と言うことになる。これは、図１３に示した第４の実施
例におけるメモリの読み出しと書き込みの関係と同じで
あるため、図１３における２つのセレクタ１３１３，１
２０７を同じ目的でここでも使用する。

【０１４６】レジスタ１９０７，１９０８を設けたこと
により、他の信号との間に遅延差が生じるため、一致検
出器１２０１，１３０３の出力を１サイクル送らせるた
めに、レジスタ１９１１，１９１２を設ける。その他の
構成要素は、前記第２〜第６実施例にすでに出てきたも
のであるため、同じ機能の要素には同じ番号を付し、説
明を省略する。

【０１４７】信号１９１０は、２サイクル先行したコン
テキスト情報であるため、復号化処理中の着目画素値と
次にサイクルで復号化する画素が除外されており、第２
〜第６実施例に出てきたコンテキスト情報１０１０に較
べさらに１ビット情報が少ない。このコンテキスト情報
１９１０は、メモリ読み出し用のアドレス信号として、
第１〜第４の予測状態メモリに与える。一方、該コンテ
キスト情報１９１０は、遅延回路１００９，１３０１に
てそれぞれ１サイクル、計２サイクル遅延して、メモリ
書き込み用のアドレス信号として、第１〜第４の予測状
態メモリ１９０１，１９０２，１９０３，１９０４に与
える。

【０１４８】上記のコンテキスト情報１９１０に復号化
画素値を加えると、その情報は前述した第２〜第６実施
例に出てきたコンテキスト情報１０１０と同じビット数
になる。遅延回路１００９，１３０１は前記コンテキス
ト情報以外に、復号化画素値も同じように遅延する。遅
延されたコンテキスト情報と復号化画素値は、一致検出
器１２０１，１３０３等に送られ、前記（コンテキスト
情報１９１０＋復号化画素値）情報と比較される。

【０１４９】第１の予測状態メモリ１９０１には、復号
化処理中の着目画素値が０で次のサイクルで復号化する
画素値も０に対応する予測値と状態値を記憶しており、
第２の予測状態メモリ１９０２には、復号化処理中の着
目画素値が１で次のサイクルで復号化する画素値が０に
対応する予測値と状態値を記憶している。

【０１５０】また、第３の予測状態メモリ１９０３に
は、復号化処理中の着目画素値が０で次のサイクルで復
号化する画素値が１に対応する予測値と状態値を記憶し
ており、第４の予測状態メモリ１９０４には、復号化処
理中の着目画素値が１で次のサイクルで復号化する画素
値も１に対応する予測値と状態値を記憶している。

【０１５１】よって、復号化処理中の着目画素値が０の
場合は、セレクタ１９０５，１９０６により、第１の予
測状態メモリ１９０１の出力と第３の予測状態メモリ１
９０３の出力が選択され、復号化処理中の着目画素値が
１の場合は、第２の予測状態メモリ１９０４の出力と第
４の予測状態メモリ１９０４の出力が選択される。ここ
では、仮に復号化処理中の着目画素値が０とする。

【０１５２】次のサイクルになると、セレクタ１９０
５，１９０６で選択された第１の予測状態メモリ１９０
１の出力と第３の予測状態メモリ１９０３の出力が、レ
ジスタ１９０７，１９０８で保持出力される。このサイ
クルにおいて得られる新たな復号画素値が０の場合、セ
レクタ１００３でレジスタ１９０７の出力（第１の予測
状態メモリ１９０１の出力）が選択され、復号画素値が
１の場合、レジスタ１９０８の出力（第３の予測状態メ
モリの出力）が選択される。

【０１５３】上記のような選択の方法により、予測状態
メモリが４つに分割されていても、必要な予測値と状態
値を選択して取り出すことができる。

【０１５４】以上の処理が本実施例固有の処理であっ
て、これ以後の処理は、前記第４及び第５の実施例と同
じである。そちらの動作説明を参照されたい。

【０１５５】第４の実施例で述べたように、正規化処理
に基づくメモリ書き込み処理を、復号化算術演算処理よ
り１サイクル後に行なう場合には、メモリ書き込み処理
が遅れることによって増える無効な信号を、有効な信号
に切り換えられればよい。そのためには、第３の実施例
から第４の実施例にかけて増設した一致検出器、遅延回
路、ＡＮＤ素子、セレクタ等をさらに増やせばよい。

【０１５６】それらを増やした時、構成上特に重要なの
は、セレクタとこのセレクタによって選択される信号で
あり、遅延回路や一致検出器（セレクタの制御信号を生
成するためにＡＮＤ素子に入力する信号を作る部分）等
はあまり重要ではない。というのは遅延回路によって遅
延させるべき信号や、一致検出器で比較する信号は容易
に想像できるからである。

【０１５７】そこで、正規化処理に基づくメモリ書き込
み処理を、復号化算術演算処理より１サイクル後に行な
う場合の復号化ブロックの構成を図２０に示す。ただ
し、上述したように、セレクタの制御信号を生成するた
めに必要な遅延回路や一致検出器は、回路構成の説明を
簡易にするために省略する。

【０１５８】図２０において、２００１は更新された予
測値と状態値を１サイクル遅延させる遅延回路、２００
３は更新された確率推定値をさらに１サイクル遅延させ
る遅延回路、２００５は遅延回路２００３の出力をある
条件下で選択するためのセレクタ、２００７はセレクタ
２００５で遅延回路２００３の出力を選択する条件を検
出するＡＮＤ素子である。これらの要素は、メモリ書き
込み処理を、復号化算術演算処理より１サイクル後に行
なうことにより必要となるものである。その機能は、前
述した第４の実施例で遅延回路１３１５、セレクタ１３
１３、ＡＮＤ素子１３１１を増設した時と同じである。

【０１５９】（第８の実施例）本発明の第８の実施例の
復号化ブロックの構成を図２１に示す。図１，図３，図
５に示した従来の予測・状態更新部１１９は、状態値を
入力としていた。それに対し、図１４、図１６，図１
７，図１９，図２０に示す予測・状態更新部１４０９
は、確率推定値を入力としている。

【０１６０】本実施例は、現在の確率推定値から次の確
率推定値を直接求める手法を用いながら、従来の予測・
状態更新部１１９を使用して、新たな復号化ブロックを
構成するものである。また、メモリ書き込み処理は、復
号化算術演算処理より１サイクル後に行なうものとす
る。

【０１６１】そのため本実施例では、有効な確率推定値
の選択と並行して、有効な状態値の選択を行なう。有効
な状態値の選択を行なうために、セレクタ２１０１，２
１０２，２１０３，２１０４、，ジスタ２１０５、遅延
回路２１０７といった要素を図２０の復号化ブロックに
追加する。

【０１６２】追加したセレクタ２１０１，２１０２，２
１０３，２１０４は、確率推定値と予測値を選択するセ
レクタ１００３，２００５，１３１３，１２０７にそれ
ぞれ対応するもので、対応するセレクタと同じ制御信号
で状態値を選択する。よって、最終的に選択された状態
値と確率推定値の間には、密接な関係がある。すなわ
ち、最終的に選択された状態値から推定される確率推定
値は、最終的に選択された確率推定値と等しい。

【０１６３】セレクタ２１０１，２１０２，２１０３，
２１０４は、セレクタ１００３，２００５，１３１３，
１２０７と同様、直列に接続される。セレクタ２１０４
には、セレクタ２１０３の出力と予測・状態更新部１１
９の出力が入力される。セレクタ２１０３には、セレク
タ２１０２の出力と遅延回路２００１の出力が入力され
る。セレクタ２１０２には、セレクタ２１０１の出力と
遅延回路２１０７の出力が入力される。最終的に選択さ
れた状態値（セレクタ２１０４の出力）は、レジスタ２
１０５にて保持出力される。このレジスタ２１０５は、
確率推定値を保持するレジスタ１００５に対応するもの
である。

【０１６４】予測・状態更新部１１９は、レジスタ２１
０５から出力される状態値とレジスタ１００５から出力
される予測値とに基づいて、次の（更新後の）状態値・
予測値を出力する。この出力は、遅延回路２００１，２
１０７にて遅延し、前記セレクタに入力する。

【０１６５】第１〜第４の予測状態メモリ１９０１，１
９０２，１９０３，１９０４に書き込むデータは、図２
０と同様遅延回路２００１の出力信号である。

【０１６６】本実施例では、予測値の選択を、セレクタ
１００３，２００５，１３１３，１２０７で行なってい
るが、セレクタ２１０１，２１０２，２１０３，２１０
４の方で行なうことも可能である。その場合最終的な予
測値は、レジスタ２１０５にて保持出力される。

【０１６７】（第９の実施例）本発明の第９の実施例の
復号化ブロックの構成を図２２に示す。

【０１６８】本実施例では、現在の確率推定値から次の
確率推定値を求める手段を用いる替わりに、現在の状態
値から次の確率推定値を求める手段を用いる。よって、
状態値を入力し更新後の確率推定値を出力する新たな確
率更新部２２０１を使用する。

【０１６９】確率更新部２２０１には、レジスタ２１０
５から出力される状態値が入力され、これまで使用して
いた確率更新部１４１１と同じ、更新後の確率推定値を
出力する。

【０１７０】その他の構成は、前述した第８の実施例で
示した図２１とまったく同じであるため、説明を省く。

【０１７１】（第１０の実施例）本発明の第１０の実施
例の復号化ブロックの構成を図２３に示す。本実施例で
は、前述した第９の実施例と同様、現在の確率推定値か
ら次（更新後）の確率推定値を求める手段を用いる替わ
りに、現在の状態値から次の確率推定値を求める手段を
用いる。よって、第９の実施例と同じ確率更新部２２０
１を使用する。

【０１７２】それに加えて、次（更新後）の状態値を求
める手段として、前述した第５〜第７実施例で使用した
予測状態更新部１４０９を用いる。予測状態更新部１４
０９は現在の確率推定値を入力して、更新後の状態値を
出力するものである。よって、レジスタ１００５から出
力する確率推定値を該予測状態更新部１４０９に入力す
る構成となる。その他の構成は、第９の実施例で示した
図２２と同じである。

【０１７３】すでに述べたように、第２実施例以降は、
復号化ブロックについて述べた。しかしながら、第１実
施例における、復号化ブロック（図７）、復号化ブロッ
ク（図８）、符号復号化ブロック（図９）の類似性か
ら、第２実施例以降の復号化ブロックを符号化ブロッ
ク、符号化復号化ブロックに拡張することは容易にでき
る。

【０１７４】以上説明した様に、従来例では、予測状態
メモリから状態値を読み出し、それを確率推定部にて確
率推定値に変換して、それを算術符号化演算部もしくは
算術復号化演算部に使用していた。

【０１７５】そのため、確率推定部における状態値から
確率推定値への変換処理に時間を要し、ハードウェアで
符号化復号化処理を行なう際の、符号化動作速度、復号
化動作速度を高速化する大きな妨げになっていた。

【０１７６】また、従来例では、更新後の状態値を得る
には、現在状態値を必ず参照する構成になっているた
め、画一的な構成になってしまい、各処理部の動作速度
等に基づいて構成を最適化することが出来なかった。

【０１７７】それに対し、以上述べた本発明の各実施例
構成によると、現在の確率推定値から、次（更新後）の
確率推定値を直接求める手段を設けることにより、（１）状態値の替わりに確率推定値を、予測状態メモリ
に格納することを可能にし、その結果、確率推定部を用
いなくても確率推定値を得られるようになった。（２）高速処理化のため、並列して状態値を確率推定値
に変換する場合、変換に要する確率推定部の数を減らす
ことが可能になった。

【０１７８】これにより、算術符号化復号化処理するハ
ードウェアの速度を従来より大幅に高速化できる。ま
た、更新後の状態値を現在の確率推定値に基づいて生成
する手段や、更新後の確率推定値を現在の状態値に基づ
いて生成する手段等を用いることにより、同じ機能をい
ろいろな構成で実現することができるようになり、各処
理部の動作速度等に基づいて構成を最適化することが出
来るようになった。

【０１７９】

【発明の効果】以上説明した様に、本発明によれば、算
術符号化／復号化を高速に行う構成を提供することがで
きる。特に、更新（正規化処理）後の状態値から変換し
て得られた確率推定値を用いて算術復号するという従来
型の処理経路を活用しつつ、確率推定値を直接的に更新
する高速処理経路を備えたことにより、高速な算術復号
が可能となる。

【図面の簡単な説明】

【図１】従来の符号化ブロックの構成を示す図。

【図２】従来の算術符号化演算部の構成を示す図。

【図３】従来の復号化ブロックの構成を示す図。

【図４】従来の算術復号化演算部の構成を示す図。

【図５】従来の符号化復号化ブロックの構成を示す図。

【図６】従来の算術符号化復号化演算部の構成を示す
図。

【図７】本発明の第１の実施例である符号化ブロックの
構成を示す図。

【図８】本発明の第１の実施例である復号化ブロックの
構成を示す図。

【図９】本発明の第１の実施例である符号化復号化ブロ
ックの構成を示す図。

【図１０】本発明の第２の実施例である復号化ブロック
の構成を示す図。

【図１１】本発明の第２の実施例の動作タイミングチャ
ートを示す図。

【図１２】本発明の第３の実施例である復号化ブロック
の構成を示す図。

【図１３】本発明の第４の実施例である復号化ブロック
の構成を示す図。

【図１４】本発明の第５の実施例である復号化ブロック
の構成を示す図。

【図１５】本発明の第５の実施例の動作タイミングチャ
ートを示す図。

【図１６】本発明の第５の実施例の変形である復号化ブ
ロックの構成を示す図。

【図１７】本発明の第６の実施例である復号化ブロック
の構成を示す図。

【図１８】本発明の第６の実施例の動作タイミングチャ
ートを示す図。

【図１９】本発明の第７の実施例である復号化ブロック
の構成を示す図。

【図２０】本発明の第７の実施例の変形である復号化ブ
ロックの構成を示す図。

【図２１】本発明の第８の実施例である復号化ブロック
の構成を示す図。

【図２２】本発明の第９の実施例である復号化ブロック
の構成を示す図。

【図２３】本発明の第１０の実施例である復号化ブロッ
クの構成を示す図。

【符号の説明】

１０５，１４０１，１４０３，１９０１，１９０２，１
９０３，１９０４予測状態メモリ１０９，１４０５，１４０７確率推定部１１３，３０５排他的ＮＯＲ素子１１５算術符号化演算部１１９，１４０９予測状態更新部３０１算術復号化演算部５０１算術符号化復号化演算部７０１予測確率更新部１００１，１００３確率推定値メモリ１００５，１００６，１７０３，１７０５，１９０７，
１９０８，１９１１，１９１２，２１０５レジスタ１００３，１００４，１２０７，１３１３，１９０５，
１９０６，２１０１，２１０２，２１０３，２１０４
セレクタ１００９，１２０４，１３０１，１３０５，１３０９，
１３１５，２００１，２００３，２１０２，２１０７
遅延回路１２０１，１２０３，１３０３，１３０７一致検出器１２０５，１３１１，２００７ＡＮＤ素子１４１１，２２０１確率更新部

Claims

(57)【特許請求の範囲】

【請求項１】算術符号化が施された符号化コードを算
術復号する算術復号化装置において、確率推定値を共に供給可能な、並列する第１及び第２の
供給源と、前記第１、第２の供給源の何れか一方の確率推定値を供
給する確率推定値供給手段と、前記確率推定値供給手段から供給された確率推定値に基
づいて、前記符号化コードを算術復号し、復号化信号を
出力する算術復号化手段と、前記復号化信号に基づいて、前記確率推定値供給手段か
ら供給された確率推定値を、直接的に更新後の確率推定
値に変換し、第１の供給源の確率推定値として出力する
確率推定値更新手段と、前記復号化信号に基づいて、状態値を更新する状態値更
新手段と、前記状態値更新手段にて更新された状態値を確率推定値
に変換し、前記第２の供給源の確率推定値として出力す
る確率推定手段とを備えることを特徴とする算術復号装
置。
【請求項２】更に、前記状態値更新手段で更新された
状態値を格納する予測状態メモリを備えることを特徴と
する請求項１に記載の算術復号化装置。