JP3382492B2 - 画像処理装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置及び
方法に関し、特に２値画像データの圧縮符号化・復号化
を行う画像処理装置及び方法に関する。

【０００２】

【従来の技術】従来、コンピュータからプリンタ等の画
像出力装置に転送された画像データやページ記述言語
（ＰＤＬ）データは、該画像出力装置においてビットマ
ップデータに描画展開された後、エンジン部により出力
されていた。

【０００３】しかし、描画展開するデータの内容が複雑
な場合、該描画展開の処理速度が、プリンタのエンジン
部の出力速度に間に合わないことがある。そこでこのよ
うな場合には、描画展開後のビットマップデータを、一
旦メモリ（以下、ページメモリという）に格納し、全て
の描画展開が終了して該ビットマップデータがページメ
モリに格納された後に、該ビットマップデータを先頭か
ら順にプリンタのエンジン部へ送る。

【０００４】係る場合において、例えば、プリント出力
する用紙がＡ３で解像度が６００ｄｐｉの場合、１画素
あたりのビット数が１ビットの２値であっても、全ビッ
トマップのデータ量は８ＭＢにもなるため、このような
大容量のデータが格納可能なページメモリの使用はプリ
ンタのコストを低減する上で大きな問題となる。

【０００５】そこで、符号化・復号化処理を導入してペ
ージメモリの容量削減を図った従来例を図１を参照して
説明する。

【０００６】図１は、第１の従来例としての画像出力装
置のブロック構成図である。

【０００７】図中、１０１はコンピュータからデータを
受け取るインタフェース部、１０２はコンピュータから
受け取ったデータを一時的に記憶するテンポラリバッフ
ァ、１０３はコンピュータから受け取ったデータ描画展
開する描画部、１０４は描画部１０３が描画展開したビ
ットマップデータを書き込むバンドバッファ、１０５は
バンドバッファ１０４のビットマップデータを圧縮符号
化する符号化部、１０６は符号化部１０５で圧縮符号化
した符号化データを格納するページメモリ、１０７はペ
ージメモリ１０６に格納された符号化データを復号化す
る復号化部、そして１０９は復号化部１０７にて復号化
して得られたビットマップデータをプリント出力するプ
リンタエンジン部である。このような構成を備える画像
出力装置において、コンピュータからインタフェース部
１０１に入力された画像データは、上述の各ブロックを
番号順に経由して、最後にプリンタエンジン部１０９へ
出力される。

【０００８】このような構成によれば、圧縮前には８Ｍ
Ｂ必要であったページメモリの容量が、１／２〜１／４
程度に減少することが知られている。この場合、ページ
メモリ１０６の容量を小さくすることが可能であり、新
たにバンドバッファ１０４が必要となり、使用するメモ
リ数は増加するが、展開描画する単位（以下、バンドと
いう）を１ページの１／１６〜１／２０程度にすれば、
装置全体における使用メモリの削減効果が期待できる。

【０００９】しかしながら、コスト削減の要求は強く、
更にページメモリの容量を小さくするためには、任意の
ビットマップデータ（テキスト、グラフィック、画像
等）に対して、圧縮率の最悪値がある一定の値を保証す
る圧縮方式が望まれる。そのような圧縮方式として、圧
縮対象となるビットマップデータの２次元の相関性を利
用し、それを学習する機能を有するＪＢＩＧ(Joint Bi-
Level Image Coding Experts Group)符号化方式が提案
されている。このＪＢＩＧ符号化は、算術演算符号化の
一方式であり、ＩＳＯ（国際標準化機構）において標準
化された２値画像データの符号化方式である。

【００１０】ＪＢＩＧ符号化では、着目画素の周囲の画
素の予測状態を保持するＲＡＭの内容を更新（学習）を
行う。この学習（ＲＡＭの内容の更新）は、不定期に発
生するため、その際、ページメモリへの書き込み動作の
ために符号化・復号化処理の所要時間が長くなる。逆
に、学習（ＲＡＭの内容の更新）をしなくてもよい場合
には、符号化・復号化処理の所要時間は短くて済む。従
って、ＪＢＩＧ方式を採用する画像出力装置において符
号化されたデータを復号化した場合には、復号化部から
の出力データのレートが一定ではないため、その出力デ
ータをプリンタのエンジン部に直接出力することはでき
ない。この問題を解消した画像出力装置を、図２を参照
して説明する。

【００１１】図２は、第２の従来例としての画像出力装
置のブロック構成図であり、基本的な構成は第１の従来
例と同様であるが、図２に示す如く復号化部１０７とエ
ンジン部１０９との間に、ＦＩＦＯ(First In First Ou
t Memory)１０８を設け、復号化部１０７から出力され
るビットマップデータを時間的に平滑化してからエンジ
ン部１０９に出力するように構成されている。

【００１２】次に、上述の符号化部１０５及び復号化部
１０７の具体的な動作について説明する。

【００１３】＜符号化部１０５＞まず、符号化部１０５
における処理構成を図３を参照して、その動作を説明す
る。

【００１４】図３は、従来例としての算術符号化部の処
理構成を説明する図である。

【００１５】図中、符号化をすべく符号化部１０５に入
力された着目画素の２値データＰＩＸ３１０は、排他的
ＮＯＲゲート３０５に入力される。また、該着目画素近
傍の複数の参照画素データＣＸｉ（ｉ＝１，２，…ｎ）
が、ＲＡＭ（予測状態メモリ）３０１に入力される。

【００１６】ＲＡＭ３０１は、参照画素データＣＸｉの
パターン情報をアドレスとして、現在の着目画素につい
ての出現確率の予想値３１１と該予測値についての確率
推定値の基となる状態値（以下、ＳＴＡＴＥ）３１２と
を出力する。出力される予測値３１１は、０または１で
表わされており、排他的ＮＯＲゲート３０５に入力され
る。一方、ＳＴＡＴＥ情報３１２は、確率推定部３０３
に送られ、確率推定部３０３にて確率推定値（以下、Ｌ
ＳＺ）３１３に変換されると共に、ＳＴＡＴＥ情報３１
２は予測状態更新部３０２にも入力される。

【００１７】確率推定値（ＬＳＺ）３１３は、符号化す
る着目画素の２値データＰＩＸ３１０が予測値３１１と
一致しない確率（この確率はそれまでに符号化処理して
学習した内容に基づいて決まる）に比例した１５ビット
の値である。

【００１８】また、ＬＳＺ３１３に一義的に付けられた
７ビットの番号がＳＴＡＴＥ情報である。よって、テー
ブル等を用いてＳＴＡＴＥ情報をＬＳＺに変換すること
ができる。

【００１９】排他的ＮＯＲゲート３０５では、着目画素
の２値データＰＩＸ３１０とＲＡＭ３０１からの予測値
３１１との一致／不一致を調べ、一致していれば１を、
不一致であれば０を入力信号３１４として算術符号器３
０４に対して出力する。この入力信号３１４は、ＪＢＩ
Ｇ方式の所謂ＬＰＳ（Less Probability Symbol：より
出現確率の低いシンボル）またはＭＰＳ（More Probabi
lity Symbol：より出現確率の高いシンボル）に相当す
る。

【００２０】算術符号器３０４では、排他的ＮＯＲゲー
ト３０５からの入力信号３１４と確率推定部３０３から
入力される確率推定値（ＬＳＺ）３１３とに基づいて、
後に述べる符号化処理のための算術演算を行い、符号化
データ３２０を出力する。算術符号器３０４は、その算
術演算の過程でＲＡＭ３０１を更新するか否かを決定
し、更新する場合は更新要求信号３１５を予測状態更新
部３０２に送出する。

【００２１】予測状態更新部３０２は、入力されるＳＴ
ＡＴＥ情報３１２から更新ＳＴＡＴＥ情報３１６を生成
する。そして、更新要求信号３１５に従って、更新ＳＴ
ＡＴＥ情報３１６をＲＡＭ３０１に書き込む。

【００２２】次に、図４を参照して算術符号器３０４の
一例を示し、その動作について見ていくことにする。

【００２３】図４は、従来例としての算術符号器の処理
構成を説明する図である。

【００２４】図中、算術符号器３０４内には、現在の符
号化のインターバル（Current Coding Interval）、即
ちオージェントを保持するＡレジスタ４０２と符号レジ
スタ(Code register)であるＣレジスタ４０１とが設け
られて、排他的ＮＯＲゲート３０５からの１ビット入力
データ３１４と確率推定値３１３とに基づいて所定の算
術演算を行う。これにより、演算の度にＡレジスタ４０
２とＣレジスタ４０１とに保持する値を更新し、後述す
るＡレジスタ４０２の正規化処理に伴いＣレジスタ４０
１の上位からシフトアウトされるデータをＮビット単位
で符号化データ３２０として出力する。

【００２５】先ず、入力された確率推定値ＬＳＺ３１３
は、減算器４０３とセレクタ４０５とに入力される。減
算器４０３では、Ａレジスタ４０２から送られてきたデ
ータ４１３から、入力された確率推定値３１３を減算
し、その結果をセレクタ４０５と加算器４０４とへ送
る。セレクタ４０５には、確率推定値３１３も入力され
ており、入力信号３１４が１の場合（着目画素値と予測
値が一致した時）は減算結果を出力する。また、０の場
合（着目画素値と予測値が一致しない時）は、確率推定
値３１３を選択し出力する。

【００２６】加算器４０４では、減算器４０３から送ら
れてきた減算結果をＣレジスタ４０１から送られてきた
データ４１４に加算し、加算結果をセレクタ４０６に送
る。セレクタ４０６には、Ｃレジスタ４０１のデータ４
１４も直接入力されており、入力信号３１４が１の場合
にはＣレジスタ４０１のデータ４１４を出力する。ま
た、入力信号３１４が０の場合には、該加算結果を選択
して出力する。

【００２７】セレクタ４０５，４０６の各出力は、それ
ぞれ次のサイクルでＡレジスタ４０２、Ｃレジスタ４０
１に取り込まれる。

【００２８】Ａレジスタ４０２の値が、８０００Ｈ（１
６進）以上、即ち、最上位ビットの値が１の場合には、
次のサイクルにおいても上記の演算処理と同じ処理を行
う。一方、Ａレジスタ４０２の値が８０００Ｈ（１６
進）未満、即ち、最上位ビットの値が０の場合には、次
の算術演算を行う前に、正規化処理なるものを行う。

【００２９】ここで、正規化処理とは、算術演算を繰り
返し行うことによって値が小さくなるＡレジスタ４０２
の値を所定のレンジ（８０００Ｈ以上、ＦＦＦＦＨ以
下）内に保つための処理であり、その目的は、算術演算
の精度を維持するためのものである。正規化処理の１つ
の実現方法としては、Ａレジスタ４０２とＣレジスタ４
０１とにそれぞれシフト機能を持たせ、Ａレジスタ４０
２の値が上記所定のレンジに収まるまで、Ａレジスタと
Ｃレジスタを左シフトするものである。これを実現する
ために、外部からシフトクロック４２１を入力し、マス
ク処理部４１０にてシフトクロック４２１をＡレジスタ
の最上位ビットでマスクし、そのマスクしたクロック４
２２をＡレジスタ４０２、Ｃレジスタ４０１、シフトレ
ジスタ４０７、並びにカウンタ４０９へ送る。Ａレジス
タ４０２の最上位ビットが０の時には、シフトクロック
４２１はマスク処理部４１０を通過し、Ａレジスタ４０
２、Ｃレジスタ４０１、シフトレジスタ４０７、並びに
カウンタ４０９へ送られる。その結果、Ａレジスタ４０
２、Ｃレジスタ４０１、並びにシフトレジスタ４０７
は、１ビット左へシフトし、カウンタ４０９は１つカウ
ントアップする。

【００３０】シフトレジスタ４０７のシフト入力データ
は、Ｃレジスタ４０１の最上位ビットであるため、シフ
トクロック４２２が各ブロックへ送られる度に、Ｃレジ
スタ４０１の上位ビットデータがシフトレジスタ４０７
に移る。そのビット数は、カウンタ４０９でカウントさ
れ、該カウント値が所定の値に達したところで出力レジ
スタ４０８へデータ取り込みクロック４２３を送る。

【００３１】出力レジスタ４０８では、クロック４２３
が入力されるタイミングで、シフトレジスタから入力さ
れる所定ビットのデータを一括して受け取り、そのデー
タを次のクロック４２３が得られるまで保持する。

【００３２】以上説明したような、算術演算及び正規化
処理により、算術符号器３０４に入力される１ビットデ
ータ３１４が符号化され、符号化部１０５からは符号化
データ３２０が所定ビット単位で出力される。

【００３３】＜復号化部１０７＞次に、復号化部１０７
における処理構成を図５を参照して、その動作を説明す
る。

【００３４】図５は、従来例としての復号化部の処理構
成を説明する図である。

【００３５】同図が図３に示した符号化部１０５と大き
く異なるのは、以下の２点である。即ち、 （１）算術符号器３０４の替わりに算術復号器５０４を
備える。 （２）符号化データを入力して、着目画素データを演算
処理で求める。 その他の構成は基本的に符号化部１０５と同じであるた
め説明を省略し、異なる部分を説明する。符号化部１０
５の説明とは逆に、先ず算術復号器５０４内部の動作説
明から行う。

【００３６】図６は、従来例としての算術復号器５０４
の処理構成を説明する図である。

【００３７】図中、減算器６０１は図４の算術符号器３
０４における加算器４０４を、入力バッファレジスタ６
０３は図４の出力レジスタ４０８をそれぞれ置き換えた
ものである。入力された確率推定値ＬＳＺ３１３は、算
術符号器３０４と同様、減算器４０３とセレクタ４０５
とに入力され、減算器４０３ではＡレジスタ４０２から
送られてきたデータ４１３から、入力された確率推定値
３１３を減算し、その結果をセレクタ４０５と減算器６
０１とへ送る。セレクタ４０５には、確率推定値３１３
も与えられている。

【００３８】算術符号器３０４では、排他的ＮＯＲゲー
ト３０５からの１ビット入力データに基づいてセレクタ
４０５は動作していたが、算術復号器５０４では減算器
６０１における減算結果が正か負かによって、該セレク
タ４０５の動作が決まる。

【００３９】減算器６０１では、Ｃレジスタ４０１のデ
ータ４１４から減算器４０３の出力を減算し、その減算
結果をセレクタ４０６に送る。減算器６０１は、該減算
結果が正か負かを表す情報を信号６０５に出力する。こ
の信号６０５を制御信号として、該減算結果が正の場合
には、セレクタ４０５は確率推定値３１３を選択し、一
方、該減算結果が負の場合には、減算器４０３の出力を
選択して出力する。

【００４０】セレクタ４０６もセレクタ４０５と同じ信
号６０５により制御される。セレクタ４０６には、減算
器６０１の出力、即ち減算結果とＣレジスタ４０１のデ
ータ４１４が入力されており、上記の減算結果が正の場
合には減算器６０１の出力を選択して出力する。一方、
該減算結果が負の場合には、データ４１４を選択して出
力する。信号６０５は、前記減算結果が正の場合０、負
の場合１という値を採る。セレクタ４０５，４０６の各
出力は、それぞれ次のサイクルで、Ａレジスタ４０２、
Ｃレジスタ４０１に取り込まれ、算術符号器３０４と同
様に正規化処理を行う。

【００４１】符号化データ３２０は、算術符号器３０４
から出力され、図１もしくは図２のページメモリ部１０
６に一旦格納された後、所定のタイミングで読み出され
て復号化部１０７内の算術復号器５０４に与えられる。
算術復号器５０４に与えられた符号化データ６１０は、
入力バッファレジスタ６０３を経由してシフトレジスタ
６０４に取り込まれ、正規化処理によってシフトレジス
タ６０４の最上位ビットがＣレジスタ４０１の最下位ビ
ットにシフト入力される。正規化処理の制御方法は、算
術符号化器３０４と同じであるため、その説明は省略す
る。

【００４２】以上説明した算術復号器５０４の演算処理
により、復号中の着目画素が予測値に一致するか否かを
表わす情報が信号６０５に得られ、算術復号器５０４か
ら排他的ＮＯＲゲート３０５に出力される。信号６０５
は、復号中の着目画素が予測値に一致する場合には１、
一致しない場合には０という値を採る。

【００４３】従って、復号化部１０７の全体動作を説明
をすれば、符号化部１０５と同様ＲＡＭ３０１は参照画
素データのパターン情報をアドレスとして、復号中の着
目画素に対する予測値３１１を出力する。予測値３１１
は、算術復号器５０４から出力される一致／不一致信号
６０５との間で排他的ＮＯＲゲート３０５にて論理演算
され、該論理演算の結果、着目画素の復号値が信号５０
５に得られる。その他のブロックの動作は、符号化部１
０５と同じなので、説明を省略する。

【００４４】

【発明が解決しようとする課題】しかしながら、上記従
来例では、ＪＢＩＧ符号化・復号化処理するハードウェ
アの処理速度が遅い。その理由としては、 （１）算術符号器３０４（図４）におけるＣレジスタ４
０１の次の値は、減算器４０３及び加算器４０４の２つ
の演算器を経由しなければならない。 （２）また、算術復号器５０４（図５）におけるＣレジ
スタ４０１の次の値は減算器４０３及び減算器６０１の
２つの減算器を経由しなければ得られない。 ことが挙げられる。また、復号化部のデータ出力速度が
一定でないため、該復号化部から出力するビットマップ
データを時間的に平滑化するためにＦＩＦＯ１０８が必
要であり、装置のコストを低減する上での問題となって
いる。そこで、算術符号器３０４と算術復号器５０４と
を共通化しようとした場合には、減算器４０３を共用す
ることはできても、加算器４０４と減算器６０１とを共
用にすることはできない。この共通化のためには、加算
器及び減算器として使用できる加減算器を共通の演算器
として備える必要があるが、加算器や減算器と比較して
構造が複雑になるため演算速度の遅延が問題となり、処
理の高速化の妨げになる。

【００４５】そこで、本発明は、構造が簡単で符号化・
復号化処理を高速で行える画像処理装置及び方法の提供
を目的とする。

【００４６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の画像処理装置は以下の構成を特徴とする。

【００４７】即ち、第１レジスタ及び第２レジスタを備
える算術符号復号器を利用して、ＪＢＩＧ方式準拠の算
術符号化処理及び算術復号化処理を行う画像処理装置で
あって、前記算術符号復号器が、前記第１レジスタの前
段にある反転手段と、前記第１レジスタの保持値Ｃと、
着目画素値と予測値とが一致しない確率を示す確率推定
値ＬＳＺとの差分（Ｃ−ＬＳＺ）を生成する第１減算器
と、前記第２レジスタの保持値Ａと、前記確率推定値Ｌ
ＳＺとの差分（Ａ−ＬＳＺ）を生成する第２減算器とを
更に備えており、２値画像データに前記ＪＢＩＧ方式準
拠の算術符号化処理を施すに際しては、前記確率推定値
ＬＳＺと着目画素と予測値との一致／不一致を示す値と
を入力し、前記入力された一致／不一致を示す値に基づ
く第１制御信号に応じて、前記第１レジスタの内容をＣ
及び前記第２レジスタの内容をＬＳＺに更新、或いは前
記第１レジスタの内容を（Ｃ−ＬＳＺ）及び前記第２レ
ジスタの内容を（Ａ−ＬＳＺ）に更新し、前記着目画素
を示す算術符号化データの基となるデータを、前記第１
レジスタから出力する一方で、算術符号化データに前記
ＪＢＩＧ方式準拠の算術復号化処理を施すに際しては、
前記確率推定値ＬＳＺと前記算術符号化データとを入力
し、前記入力された前記算術符号化データを前記反転手
段にて反転してから前記第１レジスタに供給し、前記算
術符号化データの復号のための、前記着目画素と予測値
との一致／不一致を示す値の基となる差分（Ｃ−ＬＳ
Ｚ）を前記第１減算器から出力すると共に、該差分（Ｃ
−ＬＳＺ）の値に基づく第２制御信号に応じて、前記第
１レジスタの内容をＣ及び前記第２レジスタの内容をＬ
ＳＺに更新、或いは前記第１レジスタの内容を（Ｃ−Ｌ
ＳＺ）及び前記第２レジスタの内容を（Ａ−ＬＳＺ）に
更新することを特徴とする。

【００４８】

【００４９】

【００５０】

【００５１】同目的を達成するため、本発明の画像処理
方法は以下の構成を特徴とする。

【００５２】即ち、第１レジスタ及び第２レジスタを備
える算術符号復号器を利用して、ＪＢＩＧ方式準拠の算
術符号化処理及び算術復号化処理を行う画像処理方法で
あって、前記算術符号復号器に、前記第１レジスタの前
段にある反転手段と、前記第１レジスタの保持値Ｃと、
着目画素値と予測値とが一致しない確率を示す確率推定
値ＬＳＺとの差分（Ｃ−ＬＳＺ）を生成する第１減算器
と、前記第２レジスタの保持値Ａと、前記確率推定値Ｌ
ＳＺとの差分（Ａ−ＬＳＺ）を生成する第２減算器とを
設けておき、２値画像データに前記ＪＢＩＧ方式準拠の
算術符号化処理を施すに際しては、前記確率推定値ＬＳ
Ｚと着目画素と予測値との一致／不一致を示す値とを入
力し、前記入力した一致／不一致を示す値に基づく第１
制御信号に応じて、前記第１レジスタの内容をＣ及び前
記第２レジスタの内容をＬＳＺに更新、或いは前記第１
レジスタの内容を（Ｃ−ＬＳＺ）及び前記第２レジスタ
の内容を（Ａ−ＬＳＺ）に更新し、前記着目画素を示す
算術符号化データの基となるデータを、前記第１レジス
タから出力する一方で、算術符号化データに前記ＪＢＩ
Ｇ方式準拠の算術復号化処理を施すに際しては、前記確
率推定値ＬＳＺと前記算術符号化データとを入力し、前
記入力された前記算術符号化データを前記反転手段にて
反転してから前記第１レジスタに供給し、前記算術符号
化データの復号のための、前記着目画素と予測値との一
致／不一致を示す値の基となる差分（Ｃ−ＬＳＺ）を前
記第１減算器から出力すると共に、該差分（Ｃ−ＬＳ
Ｚ）の値に基づく第２制御信号に応じて、前記第１レジ
スタの内容をＣ及び前記第２レジスタの内容をＬＳＺに
更新、或いは前記第１レジスタの内容を（Ｃ−ＬＳＺ）
及び前記第２レジスタの内容を（Ａ−ＬＳＺ）に更新す
ることを特徴とする。

【００５３】

【００５４】

【発明の実施の形態】以下、本発明に係る実施形態を図
面を参照して説明する。尚、以下の各実施形態におい
て、図４と同様の構成については同一の参照番号を付し
て説明を省略する。

【００５５】＜第１の実施形態＞本実施形態による符号
化方式における算術符号器３１４のブロック図を図７に
示し、前述の図４と対比しながら説明する。

【００５６】図７は、本発明の第１の実施形態としての
算術符号器の処理構成を説明する図であり、加算器４０
４の代わりに減算器７０１を備えており、確率推定値３
１３が入力されている。

【００５７】本実施形態では、Ｃレジスタ４０１の初期
値は１００００Ｈである。演算前のＡレジスタ４０２、
Ｃレジスタ４０１の値をそれぞれＡ，Ｃ、図４における
演算後の各レジスタの値をＡ’，Ｃ’、図７における演
算後の各レジスタの値をＡ”，Ｃ”とすると、セレクタ
４０５，４０６の切替状態により、以下のような対応関
係がある。

【００５８】（１）図４における演算が、Ａ’＝Ａ−Ｌ
ＳＺ，Ｃ’＝Ｃの場合：図７における演算は、Ａ”＝Ａ
−ＬＳＺ，Ｃ”＝Ｃ−ＬＳＺとなる。そこで、Ｃ−ＬＳ
Ｚを演算するため、減算器７０１にＣレジスタ４０１の
値４１４とＬＳＺ（信号３１３）とを入力する。

【００５９】（２）図４における演算が、Ａ’＝ＬＳ
Ｚ，Ｃ’＝Ｃ＋（Ａ−ＬＳＺ）の場合：図７における演
算は、Ａ”＝ＬＳＺ，Ｃ”＝Ｃとなる。

【００６０】図４における加算処理Ｃ’＝Ｃ＋（Ａ−Ｌ
ＳＺ）は、減算処理Ａ’＝Ａ−ＬＳＺを実行した後に行
うので、Ｃ’を１演算処理時間以内で求めることができ
ないが、図７における２つの演算Ａ”＝Ａ−ＬＳＺ，
Ｃ”＝Ｃ−ＬＳＺは、並列に同時処理できるので、１演
算処理時間以内で求めることができる。

【００６１】尚、本実施形態における符号化中のＡレジ
スタの値Ａ”は、従来例と処理構成が同様なため、図４
におけるＡレジスタの値Ａ’と同じである。一方、Ｃレ
ジスタの値Ｃ”は、従来例とは処理構成が異なるため、
図４におけるＣレジスタの値Ｃ’とは異なり、Ｃ”＝
Ｃ’＋Ａ’という関係にある。Ｃ’＋Ａ’≧１００００
Ｈの時は、Ｃ”＝Ｃ’＋Ａ’−１００００Ｈという関係
になる（これは、０≦Ｃ”＜１００００Ｈであるためで
ある）。尚、Ｃ”＝Ｃ’＋Ａという関係は、数学的帰納
法を用いれば導き出すことができる。

【００６２】算術演算符号器３０４では、符号化の最終
処理としてＣレジスタ（符号レジスタ）４０１に残って
いるコード情報を外部に出力するための図７には不図示
の処理（以下、フラッシュ処理）を行う。その処理の概
要を説明する。算術符号は、別名数直線符号とも呼ば
れ、数直線上のある領域が符号化コードを示す。即ち、
符号化コードは、一義的に定まるものではなく、あるレ
ンジを待つ。

【００６３】図４の算術符号器３０４では、符号化コー
ドの下限はＣレジスタの値であり、上限はＣレジスタと
Ａレジスタの和よりも小さい。ＣレジスタとＡレジスタ
との和のコードは、別のデータの符号化コード領域とな
る。よって、図４の算術符号器３０４におけるフラッシ
ュ処理は、Ｃレジスタに残っているコード情報をそのま
ま外部に出力しても良いし、ＣレジスタにＡレジスタを
加算した値から１を引いたものを外部に出力しても良
い。

【００６４】図７の算術符号器３０４では、上述した
Ｃ”＝Ｃ’＋Ａという関係によりＣレジスタの値が既に
図４におけるＣレジスタにＡレジスタを加算した値にな
っているので、該Ｃレジスタの値から１を引いた値が符
号化コードの上限であり、該減算結果を外部に出力して
も良いし、ＣレジスタからＡレジスタを減算した値を外
部に出力しても良い。

【００６５】上記説明から判るように、本実施形態にお
ける符号化途中のＣレジスタ４０１の値は、図４の従来
例とは異なっているが、符号化終了時のフラッシュ処理
において、符号化コードの下限を出力するか上限を出力
するかによっても出力コードが変わるので、従来と同一
のコードを出力できる。

【００６６】以上で説明したように、本実施形態の演算
処理を用いれば、ハードウェアで高速に演算でき、符号
器の動作周波数を高くすることができる。

【００６７】＜第２の実施形態＞本実施形態による符号
化方式における算術符号器３１４のブロック図を図８に
示し、前述の図４及び図７と対比しながら説明する。

【００６８】図８は、本発明の第２の実施形態としての
算術符号器の処理構成を説明する図であり、減算器７０
１の代わりに加算器８０１を備えており、確率推定値３
１３が入力されている。

【００６９】本実施形態では、Ｃレジスタ４０１の初期
値は従来と同じ０である。演算前のＡレジスタ４０２、
Ｃレジスタ４０１の値をそれぞれＡ，Ｃ、図４における
演算後の各レジスタの値をＡ’，Ｃ’、図８における演
算後の各レジスタの値をＡ”，Ｃ”とすると、セレクタ
４０５，４０６の切替状態により、以下のような対応関
係がある。

【００７０】（１）図４における演算が、Ａ’＝Ａ−Ｌ
ＳＺ，Ｃ’＝Ｃの場合：図８における演算は、Ａ”＝Ａ
−ＬＳＺ，Ｃ”＝Ｃ＋ＬＳＺとなる。そこで、Ｃ＋ＬＳ
Ｚを演算するため、加算器８０１にＣレジスタの値とＬ
ＳＺ（信号３１３）とを入力する。

【００７１】（２）図４における演算が、Ａ’＝ＬＳ
Ｚ，Ｃ’＝Ｃ＋（Ａ−ＬＳＺ）の場合：図８における演
算は、Ａ”＝ＬＳＺ，Ｃ”＝Ｃとなる。

【００７２】本実施形態においても、図８における２つ
の演算Ａ”＝Ａ−ＬＳＺ，Ｃ”＝Ｃ＋ＬＳＺは並列に同
時処理できるので、１演算処理時間以内で求めることが
できる。

【００７３】尚、本実施形態における符号化中のＡレジ
スタの値Ａ”は、従来例図４におけるＡレジスタの値
Ａ’と同じであるが、Ｃレジスタの値Ｃ”は、第１の実
施形態図７におけるＣレジスタの値と補数関係にある。
これは、図７のＣレジスタからＬＳＺを減算する時に、
本実施形態のＣレジスタにＬＳＺを加算するため、２つ
のＣレジスタの和は基本的に一定（１００００Ｈ また
は０Ｈ）であるからである。よって、本実施形態の算術
符号器５０４から出力する符号化コードは、従来例並び
に第１の実施形態の算術符号器から出力する符号化コー
ドの補数となる。従って、該出力符号化コードを反転す
れば、基本的に従来と同じコードを得ることができる。

【００７４】また、本実施形態においてもフラッシュ処
理により、出力符号化コードはある範囲の値を取る。Ｃ
レジスタ（符号レジスタ）に残っているコード情報をそ
のまま外部に出力した値は、符号化コードの下限値とな
る。ＣレジスタにＡレジスタを加算した値から１を引い
たものを外部に出力した値は、符号化コードの上限値と
なる。従来と同じコードを得るために符号化コードを反
転した場合には、補数処理のため反転後に１を加算する
か、反転前に１を減算する。これにより、反転前の下限
値は上限値となり、上限値は下限値となる。

【００７５】以上で説明したように、本実施形態の演算
処理を用いても、ハードウェアで高速に演算でき、符号
器の動作周波数を高くすることができる。

【００７６】＜第３の実施形態＞本実施形態による符号
化方式における算術復号器５０４のブロック図を図９に
示し、前述の図６及び図８と対比しながら説明する。

【００７７】図９は、本発明の第３の実施形態としての
算術復号器５０４の処理構成を説明する図であり、減算
器６０１を備えている。

【００７８】本実施形態では、算術復号器５０４が復号
する符号化コードは、前記第２の実施形態にて出力され
る反転前のコードに等しいため、従来例図４並びに第１
の実施形態の算術符号器３０４から出力される符号化コ
ードを復号する際には、補数をとるために反転する必要
がある。上述の第２の実施形態では、Ｃレジスタに対し
てＬＳＺを加算するか何も加算せずに前の値を保持する
といった演算が行われていた。この符号化コードを復号
するには、加算したＬＳＺが減算可能かどうかを判定す
ればよいということが直感的に理解できる。即ち、毎サ
イクルごとに、ＣレジスタからＬＳＺを減算し、その結
果が正負のどちらであるかを調べ、正であればＣ−ＬＳ
Ｚを負であればＣそのままの値を選択して次のサイクル
のＣレジスタの値とする。

【００７９】図６の場合の算術復号器５０４と比較する
と、構成要素上の違いは全くなく、ＬＳＺ信号（３１
３）を減算器６０１へ直接入力する構成になっている点
が異なる。

【００８０】演算前のＡレジスタ、Ｃレジスタの値をそ
れぞれＡ，Ｃ、図６における演算後の各レジスタの値を
Ａ’，Ｃ’、図９における演算後の各レジスタの値を
Ａ”，Ｃ”とすると、セレクタ４０５，４０６の切替状
態により、以下のような対応関係がある。

【００８１】（１）図６における演算が、Ａ’＝Ａ−Ｌ
ＳＺ，Ｃ’＝Ｃの場合：図９における演算は、Ａ”＝Ａ
−ＬＳＺ，Ｃ”＝Ｃ−ＬＳＺとなる。

【００８２】（２）図６における演算が、Ａ’＝ＬＳ
Ｚ，Ｃ’＝Ｃ＋（Ａ−ＬＳＺ）の場合：図９における演
算は、Ａ”＝ＬＳＺ，Ｃ”＝Ｃとなる。

【００８３】本実施形態においても、図９における２つ
の演算Ａ”＝Ａ−ＬＳＺ，Ｃ”＝Ｃ−ＬＳＺは並列に同
時処理できるので、１演算処理時間以内で求めることが
できる。従って、本実施形態の演算処理を用いれば、ハ
ードウェアで高速に演算でき、復号器の動作周波数を高
くすることができる。

【００８４】＜第４の実施形態＞図１０は、本発明の第
４の実施形態としての符号化・復号化方式における算術
符号復号器の処理構成を説明する図である。本実施形態
における算術符号復号器の処理構成は、図４に示した算
術符号器３１４及び図６に示した算術復号器５０４の構
成に類似しており、ハードウェアの高速化を目的として
算術符号器と算術復号器を共通化する。

【００８５】上述したように、第２の実施形態の算術符
号器により符号化したコードは、そのまま上記の第３の
実施形態の算術符号器で復号可能である。そこで、本実
施形態では、図１０に示すように上記第２の実施形態の
算術符号器（図８）と上記第３の実施形態の算術復号器
（図９）を共通化する。このため、符号器と復号器の両
方の機能を実現するために、減算器６０１と加算器８０
１との両方を持ち、それらの出力を選択するためにセレ
クタ１００１を備えている。

【００８６】また、符号化データを出力するための出力
レジスタ４０８とそれにつながるシフトレジスタ４０
７、並びに符号化データを入力するための入力バッファ
レジスタ６０３とそれにつながるシフトレジスタ６０４
の両方を備える。

【００８７】また、セレクタ４０５，４０６の制御信号
を符号化時と復号化時とで切り換えて選択するためのセ
レクタ１００３を備えている。２つのセレクタ１００
１，１００３は、符号化モードか復号化モードかを表す
制御信号１００５によって制御される。

【００８８】符号化モード時は、加算器８０１と出力と
信号３１４がそれぞれ選択され、図８と同じ処理構成に
よる符号化を行う。このモードでは、シフトレジスタ６
０４の最上位ビットからＣレジスタの最下位ビットに入
力される信号は、不図示の回路によりゼロにマスクされ
る。

【００８９】一方、復号化モード時は、減算器６０１の
出力と信号６０５がそれぞれ選択され、図９と同じ構成
になり復号化を行う。このモードでは、上記マスクは解
除され、正規化処理によってシフトレジスタ６０４の最
上位ビットがＣレジスタの最下位ビットに入力される。

【００９０】＜第５の実施形態＞図１１は、本発明の第
５の実施形態としての算術符号復号器の処理構成を説明
する図である。

【００９１】本実施形態では、図１０における加算器８
０１と減算器６０１とを１つの加減算器１１０１に置き
換えたものであり、制御信号１００５により、加算機能
と減算機能とが切り換えられる。よって、機能的には、
上述の第４の実施形態と全く同じであるが、加算器８０
１と減算器６０１とを１つの加減算器１１０１に置き換
えたことにより、セレクタ１００１が不要となった。

【００９２】符号化モード時は、加減算器１１０１は加
算器として動作し、図８と同じ構成になり符号化を行
う。

【００９３】一方、復号化モード時は、加減算器１１０
１は減算器として動作し、図９と同じ構成になり復号化
を行う。

【００９４】その他の動作は、前記第４の実施形態と同
一であるため説明を省略する。

【００９５】＜第６の実施形態＞図１２は、本発明の第
６の実施形態としての算術符号復号器の処理構成を説明
する図である。

【００９６】本実施形態は、図１１における加減算器１
１０１を使用せずに減算器６０１を使用し、演算の高速
化を図ったものである。これにより、加減算器に対して
減算器の方が構造がシンプルである分、演算遅延が小さ
くなり、算術復号器と同じ周波数で動作するようにな
る。

【００９７】符号化時も復号化時も減算だけで算術演算
が済むように、本発明の第１の実施形態に示した符号化
方式で符号化を行なって、符号化データを反転し、本発
明の第３の実施形態に示した復号化方式で復号化を行
う。符号化データを反転するために、シフトレジスタ６
０４とＣレジスタ４０１の間にインバータ１２０１を備
えている。インバータ１２０１は、入力バッファレジス
タ６０３とシフトレジスタ６０４の間に備えても、外部
に備えても良い。

【００９８】

【他の実施形態】尚、本発明は、複数の機器（例えばホ
ストコンピュータ，インタフェイス機器，リーダ，プリ
ンタ等）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
等）に適用してもよい。

【００９９】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。

【０１００】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【０１０１】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭ等
を用いることができる。

【０１０２】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）等が実際の処理の一部または全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。

【０１０３】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵ等が実際の処理の一部または全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。

【０１０４】

【発明の効果】以上説明したように、本発明によれば、
構造が簡単で符号化・復号化処理を高速で行える画像処
理装置及び方法の提供が実現する。

【０１０５】即ち、符号化処理と復号化処理とを同一装
置内で行なう構成の場合、符号化時と復号化時とでは逆
演算が必要になることから、通常は、加算と減算の双方
のための装置構成が必要になるのに対して、本発明で
は、復号化対象の符号化データに反転操作を行うことに
より、符号化時も復号化時も減算器のみで処理できる装
置構成としたので、装置構成を簡素化することができ、
且つ符号化処理と復号化処理の切り替え時に生じる加減
算機能の切り替え処理のための構成が不要なため、装置
制御が容易になる。また、本発明では、２つの減算器、
及びＣレジスタやＡレジスタの夫々を共用することによ
り、回路規模が小さくなる。

【０１０６】

【図面の簡単な説明】

【図１】第１の従来例としての画像出力装置のブロック
構成図である。

【図２】第２の従来例としての画像出力装置のブロック
構成図である。

【図３】従来例としての算術符号化部の処理構成を説明
する図である。

【図４】従来例としての算術符号器の処理構成を説明す
る図である。

【図５】従来例としての復号化部の処理構成を説明する
図である。

【図６】従来例としての算術復号器５０４の処理構成を
説明する図である。

【図７】本発明の第１の実施形態としての算術符号器の
処理構成を説明する図である。

【図８】本発明の第２の実施形態としての算術符号器の
処理構成を説明する図である。

【図９】本発明の第３の実施形態としての算術復号器５
０４の処理構成を説明する図である。

【図１０】本発明の第４の実施形態としての符号化・復
号化方式における算術符号復号器の処理構成を説明する
図である。

【図１１】本発明の第５の実施形態としての算術符号復
号器の処理構成を説明する図である。

【図１２】本発明の第６の実施形態としての算術符号復
号器の処理構成を説明する図である。

【符号の説明】

１０１ インタフェース １０２ テンポラリバッファ １０３ 描画部 １０４ バンドバッファ １０５ 符号化部 １０６ ページメモリ １０７ 復号化部 １０８ プリンタエンジン部 １０９ ＦＩＦＯメモリ ３０１ 予測状態メモリ：ＲＡＭ ３０２ 予測状態更新部 ３０３ 確率推定部 ３０４ 算術符号器 ３０５ 排他的ＮＯＲゲート素子 ４０１ Ｃレジスタ ４０２ Ａレジスタ ４０３，６０１，７０１ 減算器 ４０４，８０１ 加算器 ４０５，４０６ セレクタ ４０７，６０４ シフトレジスタ ４０８ 出力レジスタ ４０９ カウンタ ４１０ マスク回路 ５０４ 算術復号器 ６０３ 入力バッファレジスタ １１０１ 加減算器

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１レジスタ及び第２レジスタを備える
   算術符号復号器を利用して、ＪＢＩＧ方式準拠の算術符
   号化処理及び算術復号化処理を行う画像処理装置であっ
   て、前記算術符号復号器が、 前記第１レジスタの前段にある反転手段と、 前記第１レジスタの保持値Ｃと、着目画素値と予測値と
   が一致しない確率を示す確率推定値ＬＳＺとの差分（Ｃ
   −ＬＳＺ）を生成する第１減算器と、 前記第２レジスタの保持値Ａと、前記確率推定値ＬＳＺ
   との差分（Ａ−ＬＳＺ）を生成する第２減算器とを更に
   備えており、 ２値画像データに前記ＪＢＩＧ方式準拠の算術符号化処
   理を施すに際しては、 前記確率推定値ＬＳＺと、着目画素と予測値との一致／
   不一致を示す値とを入力し、 前記入力された一致／不一致を示す値に基づく第１制御
   信号に応じて、前記第１レジスタの内容をＣ及び前記第
   ２レジスタの内容をＬＳＺに更新、或いは前記第１レジ
   スタの内容を（Ｃ−ＬＳＺ）及び前記第２レジスタの内
   容を（Ａ−ＬＳＺ）に更新し、前記着目画素を示す算術
   符号化データの基となるデータを、前記第１レジスタか
   ら出力する一方で、 算術符号化データに前記ＪＢＩＧ方式準拠の算術復号化
   処理を施すに際しては、 前記確率推定値ＬＳＺと前記算術符号化データとを入力
   し、 前記入力された前記算術符号化データを前記反転手段に
   て反転してから前記第１レジスタに供給し、前記算術符
   号化データの復号のための、前記着目画素と予測値との
   一致／不一致を示す値の基となる差分（Ｃ−ＬＳＺ）を
   前記第１減算器から出力すると共に、該差分（Ｃ−ＬＳ
   Ｚ）の値に基づく第２制御信号に応じて、前記第１レジ
   スタの内容をＣ及び前記第２レジスタの内容をＬＳＺに
   更新、或いは前記第１レジスタの内容を（Ｃ−ＬＳＺ）
   及び前記第２レジスタの内容を（Ａ−ＬＳＺ）に更新す
   る ことを特徴とする画像処理装置。
2. 【請求項２】 第１レジスタ及び第２レジスタを備える
   算術符号復号器を利用して、ＪＢＩＧ方式準拠の算術符
   号化処理及び算術復号化処理を行う画像処理方法であっ
   て、 前記算術符号復号器に、 前記第１レジスタの前段にある反転手段と、 前記第１レジスタの保持値Ｃと、着目画素値と予測値と
   が一致しない確率を示す確率推定値ＬＳＺとの差分（Ｃ
   −ＬＳＺ）を生成する第１減算器と、 前記第２レジスタの保持値Ａと、前記確率推定値ＬＳＺ
   との差分（Ａ−ＬＳＺ）を生成する第２減算器とを設け
   ておき、 ２値画像データに前記ＪＢＩＧ方式準拠の算術符号化処
   理を施すに際しては、 前記確率推定値ＬＳＺと、着目画素と予測値との一致／
   不一致を示す値とを入力し、 前記入力した一致／不一致を示す値に基づく第１制御信
   号に応じて、前記第１レジスタの内容をＣ及び前記第２
   レジスタの内容をＬＳＺに更新、或いは前記第１レジス
   タの内容を（Ｃ−ＬＳＺ）及び前記第２レジスタの内容
   を（Ａ−ＬＳＺ）に更新し、前記着目画素を示す算術符
   号化データの基となるデータを、前記第１レジスタから
   出力する一方で、 算術符号化データに前記ＪＢＩＧ方式準拠の算術復号化
   処理を施すに際しては、 前記確率推定値ＬＳＺと前記算術符号化データとを入力
   し、 前記入力された前記算術符号化データを前記反転手段に
   て反転してから前記第１レジスタに供給し、前記算術符
   号化データの復号のための、前記着目画素と予測値との
   一致／不一致を示す値の基となる差分（Ｃ−ＬＳＺ）を
   前記第１減算器から出力すると共に、該差分（Ｃ−ＬＳ
   Ｚ）の値に基づく第２制御信号に応じて、前記第１レジ
   スタの内容をＣ及び前記第２レジスタの内容をＬＳＺに
   更新、或いは前記第１レジスタの内容を（Ｃ−ＬＳＺ）
   及び前記第２レジスタの内容を（Ａ−ＬＳＺ）に更新す
   ることを特徴とする画像処理方法 。