KR100466455B1 - 부호변환기와가변길이부호복호장치및복호방법 - Google Patents

부호변환기와가변길이부호복호장치및복호방법 Download PDF

Info

Publication number
KR100466455B1
KR100466455B1 KR1019970025843A KR19970025843A KR100466455B1 KR 100466455 B1 KR100466455 B1 KR 100466455B1 KR 1019970025843 A KR1019970025843 A KR 1019970025843A KR 19970025843 A KR19970025843 A KR 19970025843A KR 100466455 B1 KR100466455 B1 KR 100466455B1
Authority
KR
South Korea
Prior art keywords
code
variable length
bit string
output
conversion
Prior art date
Application number
KR1019970025843A
Other languages
English (en)
Other versions
KR980006960A (ko
Inventor
히로시 이마니시
마사키 도요쿠라
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR980006960A publication Critical patent/KR980006960A/ko
Application granted granted Critical
Publication of KR100466455B1 publication Critical patent/KR100466455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code

Abstract

본 발명은 가변 길이 부호 복호에 있어서, 종래보다 복호 처리의 복구를 세밀하게 할 수 있고, 또 복구후의 부호 데이터의 신뢰성을 높여 실시간 복호 처리에도 적용할 수 있도록 하기 위한 것으로, 가변 길이 부호 변환기(45)는 변환 대상의 비트열(BIN)이 소정의 부호 체계의 어느 가변 길이 부호에도 해당하지 않을 때 부정 부호 검출 신호(NG)를 출력한다. 이 때 컨트롤러(47)는 이상 신호(ER)를 출력하고, 이 이상 신호(ER)에 따라 셀렉터(47)는 메모리(41)에 판독 신호(RO)로서 "1" 을 입력하는 한편, 누산기(46)는 부호 길이(DL)의 누산값, 즉 시프트량(SV)을 "0"으로 리세트한다. 이로써 메모리(41)로부터 판독된 비트열이 시프터(44)로부터 8비트 단위로 연속 출력되고, 컨트롤러(47)는 시프터(44)의 출력 비트열로부터 데이터의 구분을 나타내는 헤더를 검출했을 때, 이상 신호(ER)를 해제한다. 이 결과, 검출된 헤더의 직후부터 메모리(41)에 기억된 비트열의 복호가 재개된다.

Description

부호 변환기와 가변 길이 부호 복호 장치 및 복호 방법{CODE CONVERTER, VARIABLE LENGTH CODE DECODER AND METHOD OF DECODING VARIABLE LENGTH CODE}
본 발명은 소정의 부호 체계에 기초하여 부호를 부호 데이터로 변환하는 부호 변환기 및 연속한 가변 길이 부호로 이루어지는 비트열을 부호 데이터로 복호하는 가변 길이 부호 복호 장치 및 복호 방법에 관한 것이다.
최근 기록 매체나 통신로의 디지털화에 따라 엔트로피 부호화를 이용한 정보량의 압축은 필요 불가결한 것이 되었다. 엔트로피 부호화에서는 확률적으로 출력빈도가 높은 심벌에 가까운 부호를 할당함으로써 평균적인 부호 길이의 단축을 실현하고 있다. 특히 화상 처리의 분야에서는 그 압축 신장의 국제 표준인 MPEG에 있어서, 소정의 부호 체계에 기초하는 가변 길이 부호를 이용하는 것이 규격으로 정해져 있다.
예를 들면 DVD 장치에서 MPEG에 따른 복호 처리를 행하는 경우에는 복수의 부호 체계 중 외부로부터 지시된 것에 기초하여 가변 길이 부호 변환을 할 수 있는 가변 길이 부호 변환기가 필요하게 된다. 그런데 이와 같은 가변 길이 부호 변환기를 실현하기 위해서는 각 부호 체계에 대응하는 복수의 회로를 설치해 두는 동시에, 지시된 부호 체계에 대응하는 회로를 선택적으로 동작시키는 구성을 설치하는 것이 필요하게 되고 이 때문에 장치 전체의 회로 규모가 크게 된다는 문제점이 있었다.
또, 가변 길이 부호를 복호하는 경우, 통상은 가변 길이 부호에 대응하는 부호 데이터를 구하는 동시에, 복호를 위한 정보로서 이 가변 길이 부호의 부호 길이도 구하고, 이 부호 길이를 이용하여 다음에 복호를 행하는 가변 길이 부호의 선두비트 위치를 얻는다는 처리를 반복한다. 이 때문에 가변 길이 부호의 비트 중에 오류가 생겼을 때는 이것에 대응하는 부호 데이터가 얻어지지 않을 뿐 아니라 이 가변 길이 부호의 부호 길이도 구할 수 없기 때문에 다음에 복호를 행하는 가변 길이 부호의 선두 비트 위치를 알 수 없게 된다. 이 결과, 이후의 가변 길이 부호에 대해서는 비트의 구분 위치를 전혀 알 수 없기 때문에 복호할 수 없거나 또는 복호되어도 그 부호 데이터는 완전히 엉망이 되어 버린다.
즉, 가변 길이 부호 복호의 경우에는 어떤 원인에 의해 비트열 중에 "0"/"1" 의 반전 등의 오류가 생기면 그 이후의 복호는 불가능하게 되거나 또는 엉터리 복호가 행해지게 된다.
이 문제에 대처하기 위해 종래에는 시간적인 인터럽트에 의해 비트열 중의 오류에 의한 복호 처리의 오동작을 검출하는 등의 대응을 하고 있다. 그런데 이 경우에는 시간적인 인터럽트가 행해지기까지는 복호 처리는 정상으로 복귀되지 않으므로 복호 처리의 복구를 세밀하게 행할 수는 없다.
또, 상기 문제에 대처하기 위해 종래의 가변 길이 부호 복호 방식으로서 잘라낸 비트열이 미리 기억하는 비트 패턴(가변 길이 부호)에 해당하지 않고 부호 길이가 검출되지 않았을 때 비트열의 절단 위치를 제어하는 비트 시프트 정보를 증감시켜서 비트 패턴 검출 불능을 일으키지 않는 비트열 절단 위치를 검색하고, 이 위치로부터 복호를 계속하는 것이 있다(일본국 특개평 6-350458호 공보 참조).
그러나 상기의 종래예에서는 검색한 비트열 절단 위치가 반드시 적절한 것이라고는 한정되지 않고 복구 직후에 또 비트 패턴 검출 불능이 생길 우려가 있고, 복호 처리의 복구 후의 부호 데이터의 신뢰성이 낮다는 문제점이 있었다. 또, 복호 처리의 복구를 위해 새로운 비트열 절단 위치를 말하자면 시행착오적인 방법으로 검색하므로 실시간 복호 처리에 있어서 시간적으로 맞지 않을 우려가 있다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 복수의 부호 체계에 기초하여 부호 변환을 하는 부호 변환기로서 종래보다 회로 규격을 작게 하는 것을 목적으로 한다.
또 본 발명은 가변 길이 부호 복호에 있어서, 종래보다 복호 처리의 복구를 세밀하게 할 수 있고, 또 복구 후의 부호 데이터의 신뢰성을 높이는 동시에, 실시간 복호 처리에도 적용할 수 있도록 하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 제 1의 발명이 강구한 해결 수단은, 부호화된 변환 대상의 비트열을 복수의 부호 체계 중 지시된 하나의 부호 체계에 기초하여 부호 데이터로 변환하는 부호 변환기에 있어서, 하나의 부호 체계와 다른 부호체계에서 공통인 부분에 포함되는 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열을 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 공용 변환 수단을 포함하며, 상기 하나의 부호 체계에 기초한 부호변환 및 상기 다른 부호 체계에 기초한 부호 변환을 모두 상기 공용 변환 수단을 이용하여 행하는 것이다.
제 1의 발명에 의하면 하나의 부호 체계에 기초한 부호 변환을 할 때는 상기 하나의 부호 체계 중 다른 부호 체계와 공통인 부분에 대하여 공용 변환 수단에 의해 부호 변환이 행해지는 한편, 상기 다른 부호 체계에 기초한 부호를 행할 때는 상기 다른 부호 체계 중 상기 하나의 부호 체계와 공통인 부분에 대하여 상기 공통 변환 수단에 의해 부호 변환이 행해지므로 하나의 부호 체계와 다른 부호체계에 있어서 공통인 부분에 대응하는 회로를 삭감할 수 있다. 따라서 종래보다 회로 규모를 작게 할 수 있다.
그리고 제 2의 발명에서는 제 1의 발명에 있어서, 상기 공용 변환 수단은 기억하고 있는 대응 관계에 속하는 어느 부호에도 상기 변환 대상의 비트열이 해당하지 않을 때 비검출 신호를 출력하는 것이며, 해당 부호 변환기는, 상기 하나의 부호 체계 또는 다른 부호 체계에 기초한 부호 변환을 할 경우에 상기 공용 변환 수단으로부터 비검출 신호가 출력되지 않을 때, 상기 공용 변환 수단에 의해 변환된 부호 데이터를 해당 부호 변환기의 출력 데이터로서 선택 출력하는 선택 수단을 포함하는 것으로 한다.
또, 제 3의 발명에서는 제 2의 발명에 있어서, 상기 하나의 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열을 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 기억하고 있는 대응 관계에 속하는 어느 부호에도 상기 변환 대상의 비트열이 해당하지 않을 때 비검출 신호를 출력하는 전용 변환 수단과, 상기 하나의 부호 체계에 기초한 부호 변환을 행하는 경우에 상기 공용 변환 수단과 전용 변환 수단의 양쪽으로부터 비검출 신호가 출력되었을 때 상기 변환 대상의 비트열에 오류가 있는 것을 나타내는 부정 부호 검출 신호를 출력하는 부정 부호 검출 수단을 포함하는 것으로 한다.
또, 제 4의 발명에서는 제 1의 발명에 있어서, 상기 공용 변환 수단은 기억하고 있는 대응 관계에 속하는 어느 부호에도 상기 변환 대상의 비트열이 해당하지 않을 때 비검출 신호를 출력하는 것이며, 해당 부호 변환기는, 상기 하나의 부호체계 중 상기 공용 변환 수단에 기억된 것 이외의 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열을 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 기억하고 있는 대응 관계에 속하는 어느 부호에도 상기 변환 대상의 비트열이 해당하지 않을 때 비검출 신호를 출력하는 제 1 전용 변환 수단과, 상기 다른 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열을, 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 기억하고 있는 대응 관계에 속하는 어느 부호에도 상기 변환 대상의 비트열이 해당하지 않을 때 비검출 신호를 출력하는 제 2 전용 변환 수단과, 상기 하나의 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단 및 제 1 전용 변환 수단 중 비검출 신호를 출력하지 않은 쪽에 의해 변환된 부호 데이터를 해당 부호 변환기의 출력 데이터로서 선택 출력하는 한편, 상기 다른 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단 및 제 2 전용 변환 수단 중 비검출 신호를 출력하지 않은 쪽에 의해 변환된 부호 데이터를 해당 부호 변환기의 출력 데이터로서 선택 출력하는 선택 수단과, 상기 하나의 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단 및 제 1 전용 변환 수단의 양쪽으로부터 비검출 신호가 출력되었을 때 상기 변환 대상의 비트열에 오류가 있는 것을 나타내는 부정 부호 검출 신호를 출력하는 한편, 상기 다른 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단 및 제 2 전용 변환 수단의 양쪽으로부터 비검출 신호가 출력되었을 때 상기 부정 부호 검출 신호를 출력하는 부정 부호 검출 수단을 포함하는 것으로 한다.
또, 제 5의 발명이 강구한 해결 수단은 연속한 가변 길이 부호로 이루어지는 비트열을 부호 데이터로 복호하는 가변 길이 부호 복호 장치에 있어서, 상기비트열로부터 잘라낸 변환 대상의 비트열을 입력으로 하고, 이 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에 해당하는지의 여부를 판정하고, 해당할 때는 상기 변환 대상의 비트열을 상기 소정의 부호 체계에 기초하여 부호 데이터로 변환 출력하는 한편, 어느 것에도 해당하지 않을 때는 상기 변환 대상의 비트열에 오류가 있는 것을 나타내는 부정 부호 검출 신호를 출력하는 가변 길이 부호 변환기와, 상기 가변 길이 부호 변환기로부터 부정 부호 검출 신호가 출력되었을 때 상기 비트열에 있어서 데이터의 구분을 나타내는 헤더를 상기 변환 대상의 비트열로부터 후방 검색하는 헤더 검색 수단을 구비하고, 해당 가변 길이 부호 복호 장치는 상기 가변 길이 부호 변환기로부터 부정 부호 검출 신호가 출력되었을 때 상기 비트열의 복호를 중단하고, 상기 헤더 검색 수단에 의해 검출된 헤더의 직후부터 상기 비트열의 복호를 재개하는 것이다.
제 5의 발명에 의하면 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에도 해당하지 않을 때는 가변 길이 부호 변환기로부터 부정 부호 검출 신호가 출력된다. 즉, 입력된 비트열에 오류가 있는 경우에는 즉시 검출된다. 또, 이 때 복호 처리가 중단되고, 헤더 검색 수단에 의해 데이터의 구분을 나타내는 헤더가 변환 대상의 비트열로부터 후방 검색된다. 검출된 헤더의 직후의 위치는 변환 대상의 비트열의 절단 위치로서 반드시 적절하므로 복호의 재개 직후에 다시 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에도 해당하지 않는다는 검출 에러가 생길 우려가 없다. 또, 새로운 비트열 절단 위치를 검출하기 위해 종래와 같은 시행착오적인 방법을 이용하지 않으므로 순식간에 복호를 재개할 수 있다. 따라서 종래보다 복호 처리의 복구를 세밀하게 할 수 있고, 또 복구 후의 부호 데이터의 신뢰성이 높고, 실시간 복호 처리에도 적용할 수 있다.
그리고 제 6의 발명에서는 제 5의 발명에 있어서, 상기 가변 길이 부호 변환기는, 단일한 부호 체계에 기초하여 변환 대상의 비트열을 부호 데이터로 변환하는 것이며, 변환 대상의 비트열이 상기 단일 부호 체계에 속하는 가변 길이 부호의 어느 것에도 해당하지 않았을 때, 상기 부정 부호 검출 신호를 출력하는 것이다.
또, 제 7의 발명에서는 제 5의 발명에 있어서, 상기 가변 길이 부호 변환기는, 복수의 부호 체계 중 지시된 하나의 부호 체계에 기초하여 변환 대상의 비트열을 부호 데이터로 변환하는 것이며, 하나의 부호 체계와 다른 부호 체계에 있어서 공통인 부분에 포함되는 가변 길이 부호와 부호 데이터의 대응 관계를 기억하고 있고, 기억하고 있는 대응 관계에 기초하여 상기 변환 대상의 비트열을 부호 데이터로 변환하는 동시에 상기 변환 대상의 비트열이 기억하고 있는 대응 관계에 속하는 어느 가변 길이 부호에도 해당하지 않을 때, 비검출 신호를 출력하는 공용 변환 수단과, 상기 하나의 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 가변 길이 부호와 부호 데이터의 대응 관계를 기억하고 있고, 기억하고 있는 대응 관계에 기초하여 상기 변환 대상의 비트열을 부호 데이터로 변환하는 동시에, 상기 변환 대상의 비트열이 기억하고 있는 대응 관계에 속하는 어느 가변 길이 부호에도 해당하지 않을 때 비검출 신호를 출력하는 전용 변환 수단과, 상기 하나의 부호 체계에 기초한 가변 길이 부호 변환을 할 때 상기 공용 변환 수단 및 전용 변환 수단 중 비검출 신호가 출력되지 않은 쪽으로부터 변환 출력된 부호 데이터를 해당 가변 길이 부호 변환기의 출력 데이터로서 선택 출력하는 선택 수단과, 상기 하나의 부호 체계에 기초한 가변 길이 부호 변환을 한 경우, 상기 공용 변환 수단 및 전용 변환 수단의 양쪽으로부터 비검출 신호가 출력되었을 때 상기 부정 부호 검출 신호를 출력하는 부정 부호 검출 수단을 포함하는 것으로 한다.
또, 제 8의 발명이 강구한 해결 수단은 연속한 가변 길이 부호로 이루어지는 비트열을 부호 데이터로 복호하는 가변 길이 부호 복호 방법에 있어서, 상기 비트열로부터 잘라낸 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에 해당하는지의 여부를 판정하는 부정 부호 검출 공정과, 상기 부정 부호 검출 공정에서 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에도 해당하지 않는다고 판정되었을 때 상기 비트열의 복호를 중단하고, 상기 비트열에서 데이터의 구분을 나타내는 헤더를 상기 변환 대상의 비트열로부터 후방 검색하는 헤더 검색 공정을 포함하며, 상기 헤더 검색 공정에서 검출한 헤더의 직후부터 상기 비트열의 복호를 재개하는 것이다.
제 8의 발명에 의하면 부정 부호 검출 공정에서 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에 해당하는지의 여부가 판정되므로 입력된 비트열에 오류가 있는 경우에는 즉시 검출된다. 또, 이 때 헤더 검색 공정에서 복호가 중단되고 데이터의 구분을 나타내는 헤더가 변환 대상의 비트열로부터 후방 검색된다. 검출된 헤더의 직후의 위치는 변환 대상의 비트열의 절단 위치로서 반드시 적절하므로 복호의 재개 직후에 다시 변환 대상의 비트열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 것에도 해당하지 않는다는 검출에러가 생길 우려가 없다. 또, 새로운 비트열 절단 위치를 검출하기 위해 종래와 같은 시행착오적인 방법을 이용하지 않으므로 순식간에 복호를 재개할 수 있다. 따라서 종래보다 복호 처리의 복구를 세밀하게 할 수 있고, 또 복구 후의 부호 데이터의 신뢰성이 높고 실시간 복호 처리에도 적용할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 셜명을 통해 보다 분명해질 것이다.
(실시예)
도 1은 본 발명의 실시예에 따른 부호 변환기로서의 가변 길이 부호 변환기의 구성을 도시한 블록도이다. 도 1에 도시한 본 실시예에 따른 가변 길이 부호 변환기는 2종류의 부호 체계 T1, T2에 기초한 가변 길이 부호 변환을 실현하는 것이다.
본 실시예에서는 2종류의 부호 체계 T1, T2에 포함되는 가변 길이 부호와 부호 데이터의 대응 관계를 다음과 같은 3가지 그룹으로 분류하고 있다.
(그룹 1) 부호 체계 T1에 포함되지만 부호 체계 T2에는 포함되지 않는 것
(그룹 2) 부호 체계 T1, T2 양쪽에 포함되는 것
(그룹 3) 부호 체계 T1에 포함되지 않지만 부호 체계 T2에 포함되는 것
그리고 분류한 각 그룹에 대하여 각각 변환 수단을 설치하고 있다.
도 1에서 11은 그룹 1에 대응하는 제 1 전용 변환 수단으로서의 제 1 변환수단, 12는 그룹 2에 대응하는 공용 변환 수단으로서의 제 2 변환 수단, 13은 그룹 3에 대응하는 제 2 전용 변환 수단으로서의 제 3 변환 수단이며, 제 1～제 3 변환 수단(11, 12, 13)은 각각 기억하고 있는 가변 길이 부호와 부호 데이터의 대응 관계에 기초하여 변환 대상의 비트열(BIN)을 부호 데이터(DT1, DT2, DT3)로 변환한다. 또, 제 1～제 3 변환 수단(11, 12, 13)은 각각 기억하고 있는 가변 길이 부호와 부호 데이터의 대응 관계에 속하는 가변 길이 부호의 어느 것에도 변환 대상의 비트열(BIN)이 해당하지 않을 때 비검출 신호(NS1, NS2, NS3)를 출력한다.
20은 부호 체계 T1의 선택을 지시하는 선택 신호(T1) 및 부호 체계 T2의 선택을 지시하는 선택 신호(T2)에 따라 제 1～제 3 변환 수단(11, 12, 13)의 출력 부호 데이터(DT1, DT2, DT3) 중의 하나를 해당 가변 길이 부호 변환기의 출력 데이터(DOUT)로서 선택 출력하는 선택 수단이다. 선택 수단(20)은 제어 입력이 "1"일 때 입력 신호를 그대로 출력하는 한편, 제어 입력이 "0" 일 때 출력 단자가 하이 임피던스가 되는 제 1～제 3의 3상태 버퍼(21, 22, 23), 각 3상태 버퍼(21, 22, 23)를 제어하는 AND 게이트(24, 25, 26) 및 선택 신호(T1, T2)의 논리합 신호를 생성하는 OR 게이트(27)로 구성되어 있다. 제 1의 3상태 버퍼(21)는 AND 게이트(24)에 의해 생성된 제 1 변환 수단(11)의 비검출 신호(NS1)의 반전 신호와 선택 신호(T1)의 논리곱 신호를 제어 입력으로 하고, 제 2의 3상태 버퍼(22)는 AND 게이트(25)에 의해 생성된 제 2 변환 수단(12)의 비검출 신호(NS2)의 반전 신호와 0R 게이트(27)에 의해 생성된 선택 신호(T1, T2)의 논리합 신호의 논리곱 신호를 제어 입력으로 하고, 제 3의 3상태 버퍼(23)는 AND 게이트(26)에 의해 생성된 제 3 변환 수단(13)의 비검출 신호(NS3)의 반전 신호와 선택 신호(T2)의 논리곱 신호를 제어 입력으로 한다.
30은 해당 가변 길이 부호 변환기에 입력된 비트열에 오류가 있는 것을 나타내는 부정 부호 검출 신호(NG)를 출력하는 부정 부호 검출 수단이다. 부정 부호 검출 수단(30)은 제 1 및 제 2 변환 수단(11, 12)의 비검출 신호(NS1, NS2)와 선택 신호(T1)를 입력으로 하는 AND 게이트(31), 제 2 및 제 3 변환 수단(12, 13)의 비검출 신호(NS2, NS3)와 선택 신호(T2)를 입력으로 하는 AND 게이트(32) 및 AND 게이트(31, 32)의 출력 신호의 논리합 신호를 부정 부호 검출 신호(NG)의 출력선에 출력하는 OR 게이트(33)로 구성되어 있다.
표 1은 본 실시예에 따른 2종류의 부호 체계 Tl, T2를 나타내는 표이다. 또 표 2는 표 1에 나타내는 부호 체계 T1, T2를 상기 3개의 그룹으로 분류한 것에 대한 가변 길이 부호를 입력으로 하고 부호 데이터를 출력으로 하는 2진수 표기의 진리값 표이다.
Figure pat00001
Figure pat00002
도 1에 도시된 본 실시예에 따른 가변 길이 부호 변환기에 있어서, 제 1 변환 수단(11)은 표 2에 나타낸 그룹 1의 진리값표에 따라 동작하고, 제 2 변환 수단(12)은 그룹 2의 진리값표에 따라 동작하고, 제 3 변환 수단(13)은 그룹 3의 진리값표에 따라 동작한다. 즉, 각 변환 수단(11, 12, 13)은 표 2에 나타낸 바와 같은 가변 길이 부호와 부호 데이터의 대응 관계를 기억하고 있고, 기억하고 있는 대응관계에 기초하여 4비트의 변환 대상의 비트열(BIN)을 3비트의 부호 데이터(DT1, DT2, DT3)로 변환 출력한다.
또, 제 1～제 3 변환 수단(11, 12, 13)은 변환 대상의 비트열(BIN)에 대응하는 부호 데이터가 없을 때는 비검출 신호(NS1, NS2, NS3)의 출력선에 "1"을 출력하는 한편, 변환 대상의 비트열(BIN)에 대응하는 부호 데이터가 있을 때는 비검출신호(NS1, NS2, NS3)의 출력선에 "0"을 출력한다. 즉, 제 1～제 3 변환 수단(11, 12, 13)은 각각 기억하고 있는 가변 길이 부호와 부호 데이터의 대응 관계에 속하는 가변 길이 부호의 어느 것에도 변환 대상의 비트열(BIN)이 해당하지 않을 때 비검출 신호(NS1, NS2, NS3)로서 "1" 을 출력한다.
본 실시예에서는 제 1～제 3 변환 수단(11, 12, 13)을 표 2에 나타내는 진리값표에 기초하여 곱합 표준형을 이용하여 구성한다. 즉, AND 게이트(곱)를 이용하여 각 가변 길이 부호를 검출하고, OR 게이트(합)를 이용하여 상기 AND 게이트의 출력 신호로부터 각 가변 길이 부호에 대응하는 부호 데이터를 생성한다.
도 2는 제 1 변환 수단(11)의 구성을 도시한 회로도이다. 도 2에서 1la는 부호 검출부이며, 변환 대상의 비트열(BIN)을 입력으로 하고, 각 가변 길이 부호의 검출을 하여 검출 결과를 출력한다. 11b는 부호 데이터 생성부이며, 부호 검출부(11a)의 검출 결과에 기초하여 검출된 가변 길이 부호에 대응하는 부호 데이터를 생성 출력하는 동시에, 가변 길이 부호가 검출되지 않았을 때 비검출 신호(NS1)를 생성 출력한다. 부호 검출부(11a)는 변환 대상의 비트열(BIN)의 각 비트를 입력으로 하고 정전 및 반전 신호를 출력하는 상보 버퍼(111～114) 및 AND 게이트(115, 116)를 구비하고 부호 데이터 생성부(11b)는 NOR 게이트(117)를 구비한다.
부호 검출부(11a)에 있어서, 변환 대상의 비트열(BIN)의 각 비트(비트 3～비트 0)의 정전 및 반전 신호가 상보 버퍼(111～114)에 의해 생성된다. AND 게이트(115, 116)는 각각 검출 대상의 가변 길이 부호에 대응하고 있고, 대응하고 있는 가변 길이 부호와 변환 대상의 비트열(BIN)이 합치하는지의 여부를 상보 버퍼(111～114)에 의해 생성된 신호에 기초하여 검출한다. AND 게이트(115)는 표 2에 나타낸 그룹 1의 가변 길이 부호 "101x" 에 대응하고 있고, 상보 버퍼(111)의 정전 출력 신호(변환 대상의 비트열(BIN)의 비트 3의 정전 신호), 상보 버퍼(112)의 반전 출력 신호(변환 대상의 비트열(BIN)의 비트 2의 반전 신호) 및 상보 버퍼(113)의 정전 출력 신호(변환 대상의 비트열(BIN)의 비트 1의 정전 신호)를 입력으로 하고, 입력 신호가 모두 "1" 일 때만, 즉 변환 대상의 비트열(BIN)이 "1O1x" 일 때만 "1" 을 출력한다. 한편, AND 게이트(116)는 표 2에 나타낸 그룹 1의 가변 길이 부호 "1111" 에 대응하고 있고, 상보 버퍼(111)의 정전 출력 신호, 상보 버퍼(112)의 정전 출력 신호, 상보 버퍼(113)의 정전 출력 신호 및 상보 버퍼(114)의 정전 출력 신호를 입력으로 하고, 입력 신호가 모두 "1" 일 때만, 즉 변환 대상의 비트열(BIN)이 "1111" 일 때만 "1" 을 출력한다.
부호 데이터 생성부(11b)는 부호 검출부(11a)의 AND 게이트(115)의 출력 신호를 하위 2비트로 하는 동시에, AND 게이트(116)의 출력 신호를 상위 1비트로 하는 3비트의 부호 데이터(DT1)를 생성 출력한다. 이로써 AND 게이트(115)의 출력신호가 "1" 이고, AND 게이트(116)의 출력 신호가 "0"일 때(즉 변환 대상의 비트열(BIN)이 "1O1x" 일 때)는 부호 데이터(DT1)로서 "O11"이 출력되는 한편, AND 게이트(115)의 출력 신호가 "0"이고, AND 게이트(116)의 출력 신호가 "1"일 때(즉 변환 대상의 비트열(BIN)이 "1111"일 때)는 부호 데이터(DT1)로서 "100" 이 출력된다. 또, AND 게이트(115, 116)의 출력 신호가 모두 "0" 일 때(즉 변환 대상의 비트열(BIN)이 "1O1x" 도 "1111"도 아닐 때), 부호 데이터로서 "000"이 출력되는 한편, NOR 게이트(117)로부터 비검출 신호(NS1)로서 "1"이 출력된다.
제 2 및 제 3 변환 수단(12, 13)도 도 2에 도시된 제 1 변환 수단(11)과 같은 구성으로 이루어진다.
도 3은 제 2 변환 수단(12)의 구성을 도시한 회로도이다. 도 3에서 12a는 부호 검출부, 12b는 부호 데이터 생성부이며, 부호 검출부(12a)는 상보 버퍼(121～124) 및 AND 게이트(125, 126)를 구비하고, 부호 데이터 생성부(12b)는 NOR 게이트(127)를 구비한다.
표 2에서 알 수 있는 바와 같이, 그룹 2에 속하는 가변 길이 부호의 부호 길이는 2비트이므로 제 2 변환 수단(12)은 4비트의 변환 대상의 비트열(BIN)의 상위 2비트만을 가변 길이 부호 변환에 이용한다. 부호 검출부(12a)에 있어서, AND 게이트(125)는 상보 버퍼(121)의 반전 출력 신호 및 상보 버퍼(122)의 반전 출력 신호를 입력으로 하고, 입력 신호가 모두 "1" 일 때만, 즉 변환 대상의 비트열(BIN)이 표 2에 나타낸 그룹 2의 가변 길이 부호 "00xx" 일 때만 "1"을 출력한다. 한편, AND 게이트(126)는 상보 버퍼(121)의 반전 출력 신호 및 상보 버퍼(122)의 정전 출력 신호를 입력으로 하고, 입력 신호가 모두 "1" 일 때만 즉 변환 대상의 비트열(BIN)이 표 2에 나타낸 그룹 2의 가변 길이 부호 "O1xx" 일 때만 "1"을 출력한다.
부호 데이터 생성부(12b)는 부호 검출부(12a)의 AND 게이트(125)의 출력 신호를 최하위 비트로 하는 동시에, AND 게이트(126)의 출력 신호를 최하위에서 두 번째 비트로 하고, 또, "1" 을 최상위 비트로 하는 3비트의 부호 데이터(DT2)를 생성 출력한다. 이로써 AND 게이트(125)의 출력 신호가 "1"이고, 또 AND 게이트(126)의 출력 신호가 "0"일 때(즉 변환 대상의 비트열(BIN)이 "OOxx" 일 때)는 부호 데이터(DT2)로서 "001" 이 출력되는 한편, AND 게이트(125)의 출력 신호가 "0"이고, AND 게이트(126)의 출력 신호가 "1"일 때(즉 변환 대상의 비트열(BIN)이 "O1xx" 일 때)는 부호 데이터(DT2)로서 "O10" 이 출력된다. 또, AND 게이트(125, 126)의 출력 신호가 모두 "0" 일 때(즉 변환 대상의 비트열(BIN)이 "OOxx" 도 "01xx" 도 아닐 때), 부호 데이터(DT2)로서 "O00" 이 출력되는 한편, NOR 게이트(117)로부터 비검출 신호(NS1)로서 "1" 이 출력된다.
도 4는 제 3 변환 수단(13)의 구성을 도시한 회로도이다. 도 4에서 13a는 부호 검출부, 13b는 부호 데이터 생성부이며, 부호 검출부(13a)는 상보 버퍼(131～134) 및 AND 게이트(135, 136)를 구비하고, 부호 데이터 생성부(13b)는 NOR 게이트(137)를 구비한다. 부호 검출부(13a)에 있어서, AND 게이트(135)는 상보 버퍼(131)의 정전 출력 신호 및 상보 버퍼(132)의 반전 출력 신호 및 상보 버퍼(133)의 반전 출력 신호를 입력으로 하고, 입력 신호가 모두 "1" 일 때만, 즉 변환 대상의 비트열(BIN)이 표 2에 나타낸 그룹 3의 가변 길이 부호 "100x" 일 때만 "1" 을 출력한다. 한편, AND 게이트(136)는 상보 버퍼(131)의 정전 출력 신호, 상보 버퍼(132)의 정전 출력 신호, 상보 버퍼(133)의 정전 출력 신호 및 상보 버퍼(134)의 반전 출력 신호를 입력으로 하고, 입력 신호가 모두 "1" 일 때만, 즉 변환 대상의 비트열(BIN)이 표 2에 나타낸 그룹 3의 가변 길이 부호 "111x" 일 때만 "1" 을 출력한다.
부호 데이터 생성부(13b)는 부호 검출부(13a)의 AND 게이트(135)의 출력 신호를 하위 2비트로 하는 동시에, AND 게이트(136)의 출력 신호를 최상위 비트로 하는 3비트의 부호 데이터(DT3)를 출력한다. 이로써 AND 게이트(135)의 출력 신호가 "1"이고, 또 AND 게이트(136)의 출력 신호가 "0"일 때(즉 변환 대상의 비트열(BIN)이 "10Ox"일 때)는 부호 데이터(DT3)로서 "011"이 출력되는 한편, AND 게이트(135)의 출력 신호가 "0"이고, AND 게이트(136)의 출력 신호가 "1" 일 때(즉 변환 대상의 비트열(BIN)이 "1110" 일 때)는 부호 데이터(DT3)로서 "100"이 출력된다. 또, AND 게이트(135, 136)의 출력 신호가 모두 "0"일 때(즉 변환 대상의 비트열(BIN)이 "10Ox" 도 "1110" 도 아닐 때), 부호 데이터(DT3)로서 "000"이 출력되는 한편, NOR 게이트(137)로부터 비검출 신호(NS3)로서 "1" 이 출력된다.
도 1에 도시된 본 실시예에 따른 가변 길이 부호 변환기의 동작에 대하여 설명하기로 한다.
선택 신호(Tl)에 의해 부호 체계 T1이 선택되었을 때는 제 1 및 제 2 변환 수단(11, 12)이 선택되는 한편, 선택 신호(T2)에 의해 부호 체계 T2가 선택되었을 때는 제 2 및 제 3 변환 수단(12, 13)이 선택된다. 그리고 선택된 2개의 변환 수단 중, 비검출 신호가 출력되지 않은 쪽의 변환 수단으로부터 출력된 부호 데이터를 해당 가변 길이 부호 변환기의 출력 데이터(DOUT)로 한다.
예를 들면 선택 신호(T1)가 "1" 이고, 선택 신호(T2)가 "O" 일 때, 즉 부호 체계 T1이 선택되었을 때 AND 게이트(26)의 출력 신호는 한쪽의 입력인 선택 신호(T2)가 "0"이기 때문에 "0"이 되고, 이 때문에 제 3의 3상태 버퍼(23)의 출력은 하이 임피던스 상태가 되고, 제 3 변환 수단(13)의 부호 데이터(DT3)가 출력 데이터(DOUT)로서 출력되는 일은 없게 된다.
한편, AND 게이트(24)의 출력 신호는 한쪽의 입력인 선택 신호(T1)가 "1"이기 때문에 다른 쪽의 입력인 제 1 변환 수단(11)의 비검출 신호(NS1)의 반전 신호와 같은 값이 되고, AND 게이트(25)의 출력 신호는 한쪽의 입력인 OR 게이트(27)의 출력 신호, 즉 선택 신호(T1, T2)의 논리합 신호가 "1" 이기 때문에 다른 쪽의 입력인 제 2 변환 수단(12)의 비검출 신호(NS2)의 반전 신호와 같은 값이 된다.
이 때, 변환 대상의 비트열(BIN)로서 "00xx" 가 입력되었다고 하면 표 2에서 가변 길이 부호 "00xx" 는 그룹 1에는 없지만 그룹 2에는 있으므로 제 1 변환 수단(11)의 비검출 신호(NS1)는 "1" 이 되는 한편, 제 2 변환 수단(12)의 비검출신호(NS2)는 "0"이 된다. 이 때문에 AND 게이트(24)의 출력 신호는 "0" 이 되는 한편, AND 게이트(25)의 출력 신호는 "1" 이 되고, 이로써 제 1의 3상태 버퍼(21)의 출력은 하이 임피던스 상태가 되는 한편, 제 2의 3상태 버퍼(22)는 제 2 변환 수단(12)의 부호 데이터(DT2)를 그대로 출력한다. 제 2 변환 수단(12)은 부호 데이터(DT2)로서 "O01" 을 출력하므로 해당 가변 길이 부호 변환기로부터 출력 데이터(DOUT)로서 "OO1" 이 출력된다.
또, 이 때 부정 부호 검출 수단(30)에서 AND 게이트(31, 32)의 출력 신호는 하나의 입력인 제 2 변환 수단(12)의 비검출 신호(NS2)가 "0" 이므로 모두 "0"이 되고 OR 게이트(33)는 AND 게이트(31, 32)의 출력 신호의 논리합 신호, 즉 "0"을 부정 부호 검출 신호(NG)의 출력선에 출력한다.
한편, 이때 변환 대상의 비트열(BIN)로서 그룹 1, 그룹 2 어느 것에도 속하지 않는 가변 길이 부호, 예를 들면 "100x" 가 입력되었다고 하면 제 1 및 제 2 변환 수단(11, 12)은 모두 비검출 신호(NS1, NS2)로서 "1" 을 출력하므로 부정 부호 검출 수단(30)에서 AND 게이트(31)의 출력 신호는 입력 신호가 모두 "1"이므로 "1" 이 되고, 따라서 OR 게이트(33)가 부정 부호 검출 신호(NG)로서 "1"을 출력한다.
또, 선택 신호(T1)가 "0" 이고, 또 선택 신호(T2)가 "1" 일 때, 즉 부호 체계 T2가 선택되었을 때도 마찬가지로 동작한다.
이상 설명한 바와 같이 본 실시예에 따른 가변 길이 부호 변환기에 의하면 부호 체계 T1과 다른 부호 체계 T2에 있어서, 공통인 부분에 대해서는 제 2 변환수단(12)을 공용하므로 그 만큼 회로를 삭감할 수 있고, 종래보다 회로 규모를 작게 할 수 있다. 또, 본 실시예에 따른 가변 길이 부호 변환기는 입력된 변환 대상의 비트열(BIN)에 오류가 있는 것을 나타내는 부정 부호 검출 신호(NG)를 출력할 수 있다.
또, 본 실시예에서는 부호 체계 T1과 부호 체계 T2에 있어서 공통인 부분의 모두에 대하여 제 2 변환 수단(12)을 이용하는 것으로 하였으나 부호 체계 T1과 부호 체계 T2에 있어서 공통인 부분의 일부에 대하여 변환 수단을 공용하는 구성으로 해도 된다.
또, 부호 체계의 수는 2로 한정되는 것은 아니고, 3 이상이라도 본 실시예와 마찬가지로 하여 변환 수단을 공용하는 구성을 실현할 수 있다.
또, 여기에서는 가변 길이 부호 변환기로 했으나, 고정 길이 부호 변환기에 있어서도 본 실시예와 마찬가지로 하여 변환 수단을 공용하는 구성을 실현할 수 있다.
도 5는 본 발명의 실시예에 따른 가변 길이 부호 복호 장치의 구성을 도시한 블록도이다. 도 5에 도시된 가변 길이 부호 복호 장치는 도 1에 도시된 바와 같은 부정 부호 검출 신호(NG)를 출력하는 기능을 갖는 가변 길이 부호 변환기를 구비한 것이며, 예를 들면 DVD 장치에서의 가변 길이 부호 복호에 이용되는 것이다.
도 5에서 41은 FIF0로 구성되고, 복호될 비트열을 저장하는 메모리, 42는 메모리(41)로부터 판독된 비트열을 저장하는 제 1 레지스터, 43은 제 1 레지스터(42)로부터 출력된 비트열을 저장하는 제 2 레지스터, 44는 제 1 및 제 2 레지스터(42, 43)에 저장된 비트열을 시프터 입력(SIN)으로 하여 입력하고, 시프터 입력(SIN)을 시프트량(SV)만큼 상위 비트측으로 시프트하여 출력하는 시프터, 45는 시프터(44)로부터 출력된 비트열의 상위 비트를 변환 대상의 비트열(BIN)로 하고, 부호 데이터(DOUT) 및 부호 길이(DL)로 변환 출력하는 가변 길이 부호 변환기, 46은 가변 길이 부호 변환기(45)로부터 출력된 부호 길이(DL)를 누산하고, 누산값을 시프터(44)로 시프트량(SV)으로서 입력하는 누산기, 47은 가변 길이 부호 복호가 정상으로 행해지지 않았을 때의 제어를 하는 컨트롤러, 48은 누산기(46)의 오버플로우 신호(CR) 및 신호 "1" 의 어느 한쪽을 판독 신호(RO)로서 메모리(41)로 선택 입력하는 셀렉터이다.
메모리(41)는 복호될 비트열을 8비트마다 얼라인하여 저장해 두고, 판독 신호(RO)로서 "1" 이 주어졌을 때 8비트 단위로 비트열을 출력한다. 제 1 및 제 2레지스터(42, 43)는 시프트 레지스터를 구성하고 있고, 제 1 레지스터(42)는 메모리(41)로부터 출력된 8비트의 비트열을 저장하는 동시에, 저장되어 있던 비트열을 제 2 레지스터(43)로 입력하고, 제 2 레지스터(43)는 제 1 레지스터(42)로부터 비트열이 입력될 때마다 저장하고 있는 비트열을 갱신한다. 시프터(44)는 제 1 레지스터(42)의 저장 비트열을 하위 비트로 하고, 제 2 레지스터(43)의 저장 비트열을 상위 비트로 하는 16비트의 비트열을 시프터 입력(SIN)으로서 입력하고, 시프트량(SV), 즉 누산기(46)에 의한 부호 길이(DL)의 누산값에 상당하는 비트수만큼 입력한 16비트의 비트열을 상위측으로 시프트하고, 시프트 결과의 비트열의 상위 8비트를 출력한다.
시프터(44)로부터 출력된 8비트의 비트열 중 상위 4비트는 변환 대상의 비트열(BIN)로서 가변 길이 부호 변환기(45)로 입력된다. 가변 길이 부호 변환기(45)는 도 1에 도시된 바와 같은 구성으로 이루어지는 것으로 하고, 변환 대상의 비트열(BIN)이 표 1에 나타낸 부호 체계 T1, T2 중 선택 신호(T1, T2)에 의해 지정된 쪽에 속하는 가변 길이 부호의 어느 것에 해당하는지의 여부를 판정하고, 해당할 때는 대응하는 3비트의 부호 데이터를 출력 데이터(DOUT)로서 출력하는 한편, 어느 것에도 해당하지 않을 때는 부정 부호 검출 신호(NG)로서 "1" 을 출력한다. 가변 길이 부호 변환기(45)로부터 출력된 출력 데이터(DOUT)는 해당 가변 길이 부호 복호 장치로부터 복호 데이터로서 출력되고, 가변 길이 부호 변환기(45)로부터 출력된 부정 부호 검출 신호(NG)는 해당 가변 길이 부호 복호 장치로부터 오류 검출 신호로서 출력된다.
또, 본 실시예에서는 가변 길이 부호 변환기(45)는 다음에 복호를 행하는 가변 길이 부호의 선두 비트 위치를 구하기 위한 정보로서 가변 길이 부호의 부호 길이(DL)도 생성 출력한다. 표 3은 부호 체계 T1에서의 가변 길이 부호와 부호 데이터 및 부호 길이와의 관계를 나타내는 표, 표 4는 표 3에 대응하는 2진수 표기의 진리값표이다.
Figure pat00003
Figure pat00004
또, 가변 길이 부호 변환기(45)에 있어서, 부호 길이를 생성 출력하기 위한 구성은 예를 들면 도 2에 도시된 부호 데이터 생성부(11b)와 마찬가지로 부호 검출 부(11a)의 출력 신호를 이용함으로써 표 4에 도시된 진리값표에 기초하여 쉽게 실현할 수 있다.
누산기(46)는 가변 길이 부호 변환기(45)로부터 출력된 3비트의 부호 길이(DL)를 "7" (10진수)을 상한으로 하여 누산하고, 누산값을 시프터(44)로 시프트량(SV)으로서 입력하는 동시에, 누산값이 상한을 넘었을 때 오버플로우 신호(CR)를 "1"로 한다. 셀렉터(48)는 통상(컨트롤러(47)로부터 이상 신호(ER)가 출력되어 있지 않을 때)은 누산기(46)로부터 출력된 오버플로우 신호(CR)를 메모리(41)로 판독 신호(RO)로서 선택 출력한다.
컨트롤러(47)는 가변 길이 부호 변환기(45)로부터 부정 부호 검출 신호(NG)가 출력되었을 때 이상 신호(ER)를 출력한다. 컨트롤러(47)로부터 이상 신호(ER)가 출력되면 누산기(46)는 누산값을 "0" 으로 리세트하고, 셀렉터(47)는 신호 "1" 을 판독 신호(RO)로서 메모리(41)로 선택 입력한다. 이로써 메모리(41)는 저장하고 있는 비트열을 8비트 단위로 연속 출력한다.
도 5에 도시된 본 실시예에 따른 가변 길이 부호 복호 장치에 대하여 우선 통상의 동작을 설명하기로 한다. 통상의 동작에서 컨트롤러(47)는 이상 신호(ER)를 출력하지 않고 셀렉터(48)는 항상 누산기(46)의 오버플로우 신호(CR)를 판독 신호(RO)로서 메모리(41)로 입력한다.
도 6은 도 5에 도시된 본 실시예에 따른 가변 길이 부호 복호 장치의 통상의 동작을 도시한 플로우 챠트이다. 여기에서는 부호 체계 T1에 기초한 가변 길이 부호 변환이 행해지는 것으로 한다.
지금 사이클 1에서 제 1 및 제 2 레지스터(42, 43)에 저장된 비트열이 각각 "111xxxxx" , "000110l1" 이며, 누산기(46)의 누산값이 "0" 인 것으로 한다. 이 때 시프터(44)에 입력되는 비트열(시프터 입력(SIN))은 "00011011111xxxxx" 이며, 시프트량(SV)은 "0" 이므로 시프터(44)로부터 출력되는 비트열(도 6의 시프터 입력(SIN)에서 파선으로 표시한 것)은 "OOO11O11" 이 된다. 가변 길이 부호 변환기(45)에는 시프터(44)의 출력 비트열의 상위 4비트가 변환 대상의 비트열(BIN)로서 입력되므로 여기에서는 "OOO1" 이 변환 대상의 비트열(BIN)로서 입력되고, 표 4의 진리값표에 기초하여 데이터(DOUT)로서 "001" 이, 부호 길이(DL)로서 "010"(10진수의 "2" )이 각각 출력된다. 누산기(46)는 가변 길이 부호 변환기(45)로부터 출력된 부호 길이(DL)를 누산하므로 그 누산값은 "2" 가 된다.
다음에, 사이클 2에서 시프터(44)는 시프트량(SV)이 "2" 이므로 비트열로서 "O11O11l1" 을 출력한다. 이 때문에 변환 대상의 비트열(BIN)은 "O11O" 이 되고, 가변 길이 부호 변환기(45)는 표 4의 진리값표에 기초하여 데이터(DOUT)로서 "010" 을 부호 길이(DL)로서 "010" (10진수의 "2" )을 각각 출력한다. 이 결과 누산기(46)의 그 누산값은 "4" 가 된다.
사이클 3에서도 마찬가지로 동작한다. 시프터(44)는 시프트량(SV)이 "4"이므로 비트열로서 "1O111111" 을 출력한다. 이 때문에 변환 대상의 비트열(BIN)은 "1011" 이 되고, 가변 길이 부호 변환기(45)는 표 4의 진리값표에 기초하여 데이터(DOUT)로서 "011" 을, 부호 길이(DL)로서 "O11" (10진수의 "3" )을 각각 출력한다. 이 결과 누산기(46)의 누산값은 "7" 이 된다.
사이클 4에서도 마찬가지로 동작한다. 시프터(44)는 시프트량(SV)이 "7"이므로 비트열로서 "1111xxxx" 를 출력한다. 이 때문에 변환 대상의 비트열(BIN)은 "1111" 이 되고, 가변 길이 부호 변환기(45)는 표 4의 진리값표에 기초하여 데이터(DOUT)로서 "100" 을, 부호 길이(DL)로서 "100" (10진수의 "4" )을 각각 출력한다.
이 때 누산기(46)는 누산값 "7" 에 부호 길이 "4" 를 가산하지만 누산값의 상한이 "7" 이므로 오버플로우가 생기고, 누산값을 "3" 으로 하는 동시에, 오버플로우 신호(CR)로서 "1" 을 출력한다. 오버플로우 신호(CR)는 셀렉터(48)를 통하여 메모리(41)에 판독 신호(RO)로서 입력되므로, 이 결과 사이클 5에서 메모리 (41)로부터 새로운 8비트의 비트열 "xxxxxxxx" 가 판독되고, 또 제 2 레지스터(43)에는 제 1 레지스터(42)에 저장되어 있던 비트열 "111xxxxx" 가 저장된다. 이 때 시프터 입력(SIN)은 "111xxxxxxxxxxxxx" 가 되고, 시프트량(SV)은 "3" 이므로 시프터(44)로부터 출력되는 비트열은 "xxxxxxxx" 가 된다.
다음에 비트열에 오류가 생겼을 때의 동작에 대하여 설명하기로 한다.
어떤 원인으로 비트열이 "0" / "1" 의 반전 등의 오류가 생겼을 때 가변 길이 부호의 경우에는 부호 길이가 바르게 구해지지 않기 때문에 오류 발생 이후의 복호가 엉망이 되거나 불가능하게 된다. 도 5에 도시된 본 실시예에 따른 가변 길이 부호 복호 장치에서는 비트열 중의 오류 발생을 가변 길이 부호 변환기(45)에 의해 검출하고, 이 때 비트열 중의 헤더를 탐색하는 동작을 한다.
도 7은 DVD 장치에서의 비트열의 개략 구성을 도시한 도면이다. 도 7에 도시된 바와 같이 DVD 장치에서의 비트열은 슬라이스, 픽쳐 및 시퀀스라는 계층 구조를 갖고 있고, 비트열 전체에 상당하는 시퀀스는 몇 개의 픽처로 이루어지고, 픽처는 몇 개의 슬라이스로 이루어지며, 슬라이스는 마크로 블록이라 불리는 데이터의 집합으로 이루어진다. 또, 슬라이스, 픽처 및 시퀀스는 각각 데이터의 선두 위치를 나타내는 헤더를 갖고 있다. 화상 압축의 국제 표준인 MPEG에서는 헤더의 시작을 나타내는 스타트 코드 프레픽스로서 23개 혹은 그 이상의 "0" 다음에 "1" 이 계속되는 비트열을 규정하고 있다. 또, 헤더는 스타트 코드 프레픽스에 덧붙여서 헤더의 종류(슬라이스, 픽처 또는 시퀀스별)를 나타내는 8비트의 스타트 코드 값을 갖고 있다.
도 5에 도시된 가변 길이 부호 복호 장치에 있어서, 가변 길이 부호 변환기(45)는 입력된 변환 대상의 비트열(BIN)이 어느 가변 길이 부호에도 해당하지 않았을 때 부정 부호 검출 신호(NG)를 출력한다. 컨트롤러(47)는 가변 길이 부호 변환기(45)로부터 부정 부호 검출 신호(NG)가 출력되었을 때 복호 동작을 중단하여 비트열 중의 헤더를 변환 대상의 비트열(BIN)로부터 후방 검색하도록 가변 길이 부호 복호 장치를 제어한다.
즉, 가변 길이 부호 변환기(45)로부터 부정 부호 검출 신호(NG)가 출력되었을 때 컨트롤러(47)는 이상 신호(ER)를 출력하고, 이 이상 신호(ER)에 따라 누산기(46)는 누산값을 "0" 에 리세트하고, 셀렉터(48)는 신호 "1" 을 메모리(41)에 판독 신호(RO)로서 선택 출력한다. 이로써 메모리(41)로부터 비트열이 8비트 단위로 판독되고, 또 시프터(44)의 시프트량(SV)은 "0" 이므로 메모리(41)에 기억된 비트열이 시프터(44)로부터 8비트씩 출력된다. 컨트롤러(47)는 시프터(44)로부터 출력되는 8비트의 비트열을 감시하고, 헤더의 시작을 나타내는 스타트 코드 프레픽스와 동일한 비트열이 시프터(44)로부터 출력되었을 때 헤더를 검출했다고 인식하여 이상 신호(ER)를 해제한다. 이로써 검출된 헤더의 직후부터 통상의 가변 길이 부호 복호가 재개된다.
예를 들면 MPEG의 경우에는 시프터(44)로부터 "O0000000" "00000000" "O0000001" 로 연속하여 출력된 경우에 헤더를 검출했다고 인식하면 된다. 이로써 슬라이스의 헤더가(경우에 따라서는 픽처, 시퀀스의 헤더가)검출된다.
이와 같은 동작에 의해 비트열에 오류가 생긴 경우에도 단시간에 확실하게 정상적인 가변 길이 부호 복호 동작을 복구할 수 있다. 또, 정상적인 가변 길이 부호 복호 동작을 다음의 슬라이스로부터 재개할 수 있으므로 비트열의 오류가 데이터에 미치는 영향은 거의 없다.
본 실시예에서는 컨트롤러(47), 셀렉터(48) 및 통상의 동작에서 이용되는 메모리(41), 제 1 및 제 2 레지스터(42, 43), 시프터(44) 및 누산기(46)에 의해 헤더검색 수단이 구성되어 있다. 즉, 본 실시예에 따른 가변 길이 부호 복호 장치는 통상의 가변 길이 부호 복호 장치의 구성에 컨트롤러(47) 및 셀렉터(48)를 부가함으로써 실현되고 있고, 극히 간단한 구성으로 헤더 검색 수단이 실현되어 있다.
또, 도 5에 도시된 본 실시예에 따른 가변 길이 부호 복호 장치는 DVD 장치에서의 가변 길이 부호 복호에 대해서만 이용되는 것은 아니고, 데이터의 구분을 나타내는 헤더를 갖는 비트열에 대한 가변 길이 부호 복호라면 다른 용도에도 적용할 수 있다.
또, 도 5에 도시된 가변 길이 부호 변환기(45)의 구성은 도 1에 도시된 것으로 한정되는 것은 아니고, 예를 들면 복수의 변환 수단을 갖지 않는 도 8에 도시된바와 같은 구성이라도 상관없다. 도 8에 도시된 가변 길이 부호 변환기는 도 2에 도시된 제 1 변환 수단(11)과 거의 같은 구성으로 이루어지며, 변환 대상의 비트열(BIN)을 입력으로 하고, 각 가변 길이 부호의 검출을 하는 부호 검출부(51)와, 부호 검출부(51)의 검출 결과에 기초하여 검출된 가변 길이 부호에 대응하는 출력 데이터(DOUT) 및 부정 부호 검출 신호(NG)를 생성 출력하는 부호 데이터 생성부(52)를 구비한다. 부호 검출부(51)는 변환 대상의 비트열(BIN)의 각 비트를 입력으로 하고, 정전 및 반전 신호를 출력하는 상보 버퍼군(53) 및 각 가변 길이 부호에 대응하는 AND 게이트군(54)을 구비하고, 부호 데이터 생성부(52)는 AND 게이트(54)의 출력 신호로부터 출력 데이터(DOUT)를 생성 출력하는 OR 게이트(55) 및 AND 게이트군(54)의 출력 신호로부터 부정 부호 검출 신호(NG)를 생성 출력하는 NOR 게이트(56)를 구비한다.
또, 본 실시예에서는 가변 길이 부호 복호 장치로 하였으나 본 발명은 부정부호 검출 공정과 헤더 검출 공정을 구비한 가변 길이 부호 복호 소프트웨어의 알고리즘으로 해도 된다.
이상과 같이 본 발명에 따른 부호 변환기에 의하면, 하나의 부호 체계와 다른 부호 체계에서 공통인 부분에 대응하는 회로를 삭감할 수 있으므로 종래보다 회로 규모를 작게 할 수 있다.
또, 본 발명의 가변 길이 부호 복호 장치 및 방법에 의하면, 비트열에 오류가 있는 경우에는 즉시 검출되고, 또 데이터의 구분을 나타내는 헤더의 직후부터 복호가 재개되므로 종래보다 복호 처리의 복구를 세밀하게 할 수 있고, 또 복구 후의 부호 데이터의 신뢰성이 높고 실시간 복호 처리에도 적용할 수 있다.
상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 본 발명의 실시예에 따른 부호 변환기의 회로 구성을 도시한 도면
도 2는 도 1에 도시한 본 발명의 실시예에 따른 부호 변환기에서의 제 1 변환수단(11)의 구성을 도시한 도면
도 3은 도 1에 도시한 본 발명의 실시예에 따른 부호 변환기에서의 제 2 변환수단(13)의 구성을 도시한 도면
도 4는 도 1에 도시한 본 발명의 실시예에 따른 부호 변환기에서의 제 3 변환 수단(13)의 구성을 도시한 도면
도 5는 본 발명의 실시예에 따른 가변 길이 부호 복호 장치의 구성을 도시한도면
도 6은 도 5에 도시한 본 발명의 실시예에 따른 가변 길이 부호 복호 장치의 동작을 도시한 타이밍 차트
도 7은 DVD 장치에서의 비트열의 개략 구성을 도시한 도면
도 8은 본 발명의 실시예에 따른 가변 길이 부호 복호 장치에서 이용되는 가변 길이 부호 변환기의 다른 구성예를 도시한 도면
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 제 1 변환 수단(제 1 전용 변환 수단)
12 : 제 2 변환 수단(공용 변환 수단)
13 : 제 3 변환 수단(제 2 전용 변환 수단)
20 : 선택 수단 30 : 부정 부호 검출 수단
41 : 메모리 42 : 제 1 레지스터
43 : 제 2 레지스터 44 : 시프터
45 : 가변 길이 부호 변환기 46 : 누산기
47 : 컨트롤러 48 : 셀렉터
BIN : 변환 대상의 비트열 CR : 오버플로우 신호
DTl, DT2, DT3 : 부호 데이터 DOUT : 출력 데이터
DL : 부호 길이 ER : 이상 신호
NS1, NS2, NS3 : 비검출 신호 NG : 부정 부호 검출 신호
RO : 판독 신호 SIN : 시프터 입력
SV : 시프트량

Claims (8)

  1. (2회정정) 부호화된 변환 대상의 비트 열을 복수의 부호 체계 중 지시된 어느 하나의 부호 체계에 기초하여 부호 데이터로 변환하는 부호 변환기로서,
    상기 복수의 부호체계 중 하나의 부호 체계와 다른 부호 체계에 있어서 공통되는 부분에 포함되는 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트 열을, 상기 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 공용 변환 수단을 구비하며,
    상기 공용 변환 수단은, 상기 지시된 하나의 부호체계에 기초한 부호변환을 행할 때에는 상기 하나의 부호체계 중 상기 다른 부호체계와 공통되는 부분에 대하여 부호 변환을 행하고, 또한, 지시된 상기 다른 부호체계에 기초한 부호변환을 행할 때에는 상기 다른 부호체계 중 상기 하나의 부호체계와 공통되는 부분에 대하여 부호 변환을 행하는 것을 특징으로 하는 부호 변환기.
  2. (2회정정) 제 1 항에 있어서,
    상기 공용 변환 수단은 상기 변환 대상의 비트 열이 상기 기억하고 있는 대응 관계에 속하는 어느 부호에도 해당하지 않을 때에는 비 검출 신호를 출력하며,
    상기 부호 변환기는,
    상기 하나의 부호 체계 또는 다른 부호 체계에 기초하여 부호 변환을 할 경우에, 상기 공용 변환 수단으로부터 비 검출 신호가 출력되지 않을 때, 상기 공용 변환 수단에 의해 변환된 부호 데이터를 해당 부호 변환기의 출력 데이터로서 선택 출력하는 3상태 버퍼를 구비하는 선택 수단을 구비하는 것을 특징으로 하는 부호 변환기.
  3. (2회정정) 제 2 항에 있어서,
    상기 하나의 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열의 가변길이 부호를 검출하는 부호 검출부와, 상기 부호 검출부에서 검출된 가변길이 부호를 상기 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 상기 변환 대상의 비트 열이 상기 기억하고 있는 대응 관계에 속하는 어느 부호에도 해당하지 않을 때 비 검출 신호를 출력하는 부호 데이터 생성부를 구비하는 전용 변환 수단과,
    상기 하나의 부호 체계에 기초한 부호 변환을 행하는 경우에, 상기 공용 변환 수단과 상기 전용 변환 수단의 양쪽으로부터 출력되는 신호를 논리 연산하여 양쪽으로부터 비 검출 신호가 출력되었을 때, 상기 변환 대상의 비트 열에 오류가 있다는 것을 나타내는 부정 부호 검출신호를 출력하는 논리 게이트를 구비하는 부정 부호 검출 수단을 구비하는 것을 특징으로 하는 부호 변환기.
  4. (2회정정) 제 1 항에 있어서,
    상기 공용 변환 수단은 상기 변환 대상의 비트 열이 상기 기억하고 있는 대응 관계에 속하는 어느 부호에도 해당하지 않을 때 비 검출 신호를 출력하며,
    상기 부호 변환기는,
    상기 하나의 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열의 가변길이 부호를 검출하는 제 1 부호 검출부와, 상기 제 1 부호 검출부에서 검출된 가변길이 부호를 상기 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 상기 변환 대상의 비트 열이 상기 기억하고 있는 대응 관계에 속하는 어느 부호에도 해당하지 않을 때 비 검출 신호를 출력하는 제 1 부호 데이터 생성부를 구비하는 제 1 전용 변환 수단과,
    상기 다른 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열의 가변길이 부호를 검출하는 제 2 부호 검출부와, 상기 제 2 부호 검출부에서 검출된 가변길이 부호를 상기 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 상기 기억하고 있는 대응 관계에 속하는 어느 부호에도 상기 변환 대상의 비트 열이 해당하지 않을 때 비 검출 신호를 출력하는 제 2 부호 데이터 생성부를 구비하는 제 2 전용 변환 수단과,
    상기 하나의 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단 및 제 1 전용 변환 수단 중 비 검출 신호를 출력하지 않은 쪽에 의해 변환된 부호 데이터를 해당 부호 변환기의 출력 데이터로서 선택 출력하는 한편, 상기 다른 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단 및 제 2 전용 변환 수단 중 비 검출 신호를 출력하지 않은 쪽에 의해 변환된 부호 데이터를 해당 부호 변환기의 출력 데이터로서 선택 출력하는 3상태 버퍼를 구비하는 선택 수단과,
    상기 하나의 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단과 제 1 전용 변환 수단의 양쪽으로부터 출력되는 신호를 논리 연산하여 양쪽으로부터 비 검출 신호가 출력되었을 때 상기 변환 대상의 비트 열에 오류가 있는 것을 나타내는 부정 부호 검출 신호를 출력하는 한편, 상기 다른 부호 체계에 기초한 부호 변환을 행하는 경우는 상기 공용 변환 수단과 제 2 전용 변환 수단의 양쪽으로부터 출력되는 신호를 논리 연산하여 양쪽으로부터 비 검출 신호가 출력되었을 때 상기 부정 부호 검출 신호를 출력하는 논리 게이트를 구비하는 부정 부호 검출 수단을 구비하는 것을 특징으로 하는 부호 변환기.
  5. (2회정정) 연속한 가변 길이 부호로 이루어지는 비트 열을 부호 데이터로 복호하는 가변 길이 부호 복호 장치로서,
    상기 비트 열로부터 잘라낸 변환 대상의 비트 열을 입력으로 하고, 이 변환 대상의 비트 열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 하나에 해당하는지의 여부를 판정하여, 어느 하나에 해당할 때는 상기 변환 대상의 비트 열을 상기 소정의 부호 체계에 기초하여 부호 데이터로 변환 출력하는 한편, 어느 하나에도 해당하지 않을 때는 상기 변환 대상의 비트 열에 오류가 있는 것을 나타내는 부정 부호 검출 신호를 출력하는 가변 길이 부호 변환기와,
    상기 가변 길이 부호 변환기로부터 부정 부호 검출 신호가 출력되었을 때 이상신호를 출력하는 컨트롤러와, 상기 가변 길이 부호 변환기로부터 변환되어 출력되는 부호 길이를 누산하고, 상기 컨트롤러로부터 이상신호가 출력되었을 때 누산 값을 0으로 리세트 하는 누산기와, 상기 컨트롤러로부터의 이상신호에 따라 판독신호를 출력하는 셀렉터와, 복호될 비트 열을 저장하고 상기 셀렉터로부터 판독신호가 입력되면 복호될 비트 열을 출력하는 메모리와, 상기 메모리로부터 출력되는 비트 열을 저장 및 갱신하는 시프트 레지스터와, 상기 시프트 레지스터에 저장 및 갱신된 비트열의 비트수를 상기 누산기로부터 출력되는 누산 값에 상당하는 비트 수만큼 상위 측으로 시프트 하여, 상기 변환 대상의 비트 열로서 상기 가변 길이 부호 변환기에 출력하는 시프터를 구비하며, 상기 가변 길이 부호 변환기로부터 부정 부호 검출 신호가 출력되면 상기 비트 열에 있어서 데이터의 구분을 나타내는 헤더를 상기 변환 대상의 비트 열로부터 후방 검색하는 헤더 검색 수단을 구비하고,
    상기 가변 길이 부호 복호 장치는, 상기 가변 길이 부호 변환기로부터 부정 부호 검출 신호가 출력되었을 때 상기 비트열의 복호를 중단하고, 상기 헤더 검색 수단에 의해 검출된 헤더의 직후부터 상기 비트열의 복호를 재개하는 것을 특징으로 하는 가변 길이 부호 복호 장치.
  6. (정정) 제 5 항에 있어서,
    상기 가변 길이 부호 변환기는,
    단일한 부호 체계에 기초하여 변환 대상의 비트 열을 부호 데이터로 변환하며, 변환 대상의 비트 열이 상기 단일 부호 체계에 속하는 가변 길이 부호의 어느 것에도 해당하지 않았을 때, 상기 부정 부호 검출 신호를 출력하는 것을 특징으로 하는 가변 길이 부호 복호장치.
  7. (2회정정) 제 5 항에 있어서,
    상기 가변 길이 부호 변환기는,
    복수의 부호 체계 중 지시된 하나의 부호 체계에 기초하여 변환 대상의 비트 열을 부호 데이터로 변환하며,
    하나의 부호 체계와 다른 부호 체계에 있어서 공통인 부분에 포함되는 가변 길이 부호와 부호 데이터의 대응 관계를 기억하고 있고, 상기 기억하고 있는 대응 관계에 기초하여 상기 변환 대상의 비트 열을 부호 데이터로 변환하는 한편, 상기 변환 대상의 비트 열이 상기 기억하고 있는 대응 관계에 속하는 어느 가변 길이 부호에도 해당하지 않을 때, 비 검출 신호를 출력하는 공용 변환 수단과,
    상기 하나의 부호 체계 중 상기 공용 변환 수단에 기억된 것 이외의 가변 길이 부호화 부호 데이터의 대응 관계를 기억하고 있고, 상기 변환 대상의 비트열의 가변 길이 부호를 검출하는 부호 검출부와, 상기 부호 검출부에서 검출된 가변 길이 부호를 상기 기억하고 있는 대응 관계에 기초하여 부호 데이터로 변환하는 한편, 상기 변환 대상의 비트 열이 상기 기억하고 있는 대응 관계에 속하는 어느 가변 길이 부호에도 해당하지 않을 때 비 검출 신호를 출력하는 부호 데이터 생성부를 구비하는 전용 변환 수단과,
    상기 하나의 부호 체계에 기초한 가변 길이 부호 변환을 할 때 상기 공용 변환 수단과 상기 전용 변환 수단 중 비 검출 신호가 출력되지 않은 쪽으로부터 변환 출력된 부호 데이터를 해당 가변 길이 부호 변환기의 출력 데이터로서 선택 출력하는 3상태 버퍼를 구비하는 선택 수단과,
    상기 하나의 부호 체계에 기초한 가변 길이 부호 변환을 한 경우, 상기 공용 변환 수단과 상기 전용 변환 수단의 양쪽으로부터 출력되는 신호를 논리 연산하여 양쪽으로부터 비 검출 신호가 출력되었을 때 상기 부정 부호 검출 신호를 출력하는 논리게이트를 구비하는 부정 부호 검출 수단을 구비하는 것을 특징으로 하는 가변 길이 부호 복호 장치.
  8. (정정) 연속한 가변 길이 부호로 이루어지는 비트 열을 부호 데이터로 복호하는 가변 길이 부호 복호 방법으로서,
    상기 비트 열로부터 잘라낸 변환 대상의 비트 열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 하나에 해당하는지의 여부를 판정하는 부정 부호 검출 공정과,
    상기 부정 부호 검출 공정에서 변환 대상의 비트 열이 소정의 부호 체계에 속하는 가변 길이 부호의 어느 하나에도 해당하지 않는다고 판정되었을 때 상기 비트열의 복호를 중단하고, 상기 비트 열에서 데이터의 구분을 나타내는 헤더를 상기 변환 대상의 비트 열로부터 후방 검색하는 헤더 검색 공정을 포함하며,
    상기 헤더 검색 공정에서 검출한 헤더의 직후부터 상기 비트열의 복호를 재개하는 것을 특징으로 하는 가변 길이 부호 복호 방법.
KR1019970025843A 1996-06-19 1997-06-19 부호변환기와가변길이부호복호장치및복호방법 KR100466455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-157,842 1996-06-19
JP15784296 1996-06-19

Publications (2)

Publication Number Publication Date
KR980006960A KR980006960A (ko) 1998-03-30
KR100466455B1 true KR100466455B1 (ko) 2005-04-14

Family

ID=15658549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025843A KR100466455B1 (ko) 1996-06-19 1997-06-19 부호변환기와가변길이부호복호장치및복호방법

Country Status (3)

Country Link
US (1) US5870039A (ko)
KR (1) KR100466455B1 (ko)
CN (2) CN1306711C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6460182B1 (en) * 1999-05-11 2002-10-01 Marconi Communications, Inc. Optical communication system for transmitting RF signals downstream and bidirectional telephony signals which also include RF control signals upstream
US20030128983A1 (en) * 1999-05-11 2003-07-10 Buabbud George H. Digital RF return over fiber
US6912060B1 (en) * 2000-07-05 2005-06-28 Lexmark International, Inc. Photoprinter control of peripheral devices
IL158696A0 (en) * 2001-05-11 2004-05-12 Computer Ass Think Inc Method and system for transforming legacy software applications into modern object-oriented systems
US9894379B2 (en) * 2001-07-10 2018-02-13 The Directv Group, Inc. System and methodology for video compression
US6563441B1 (en) 2002-05-10 2003-05-13 Seiko Epson Corporation Automatic generation of program logic to decode variable-length codes
US6867715B2 (en) * 2003-06-25 2005-03-15 Broadcom Corporation System, method, and apparatus for variable length decoder
US9626184B2 (en) * 2013-06-28 2017-04-18 Intel Corporation Processors, methods, systems, and instructions to transcode variable length code points of unicode characters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62167681A (ja) * 1986-01-20 1987-07-24 Nippon Telegr & Teleph Corp <Ntt> 浮動形磁気ヘツド
WO1991006153A1 (en) * 1989-10-06 1991-05-02 Zoran Corporation Huffman data string decompression apparatus and method
JPH06164417A (ja) * 1992-11-27 1994-06-10 Seiko Epson Corp 符号化装置
JP2833950B2 (ja) * 1992-12-28 1998-12-09 日本電気株式会社 動画像符号伝送方式
JP2638424B2 (ja) * 1993-05-28 1997-08-06 日本電気株式会社 可変長復号化装置
JP3111750B2 (ja) * 1993-06-08 2000-11-27 松下電器産業株式会社 可変長符号復号方式
KR970003024B1 (ko) * 1994-02-28 1997-03-13 한국전기통신공사 병렬처리 패턴매칭을 이용한 가변부호길이에서 고속 재동기방법
JPH07273661A (ja) * 1994-03-28 1995-10-20 Toshiba Corp 圧縮符号化復号化装置
KR0134299B1 (ko) * 1994-07-11 1998-04-29 김광호 가변장디코딩장치의 동기 복원방법 및 장치
JP3279852B2 (ja) * 1994-12-14 2002-04-30 株式会社日立製作所 信号復号装置

Also Published As

Publication number Publication date
CN1177807A (zh) 1998-04-01
CN1107385C (zh) 2003-04-30
CN1306711C (zh) 2007-03-21
CN1516344A (zh) 2004-07-28
US5870039A (en) 1999-02-09
KR980006960A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US7079057B2 (en) Context-based adaptive binary arithmetic coding method and apparatus
US6014095A (en) Variable length encoding system
KR100748485B1 (ko) 가변 길이 코드워드 디코더 및 가변 길이 코드워드 디코딩 방법
US5177622A (en) Method and apparatus for detecting run length of two successive pixels and subjecting run length to universal coding
US7088272B2 (en) Pipeline arithmetic code decoding method and apparatus using context index predictor
EP0510627B1 (en) Encoding and decoding devices
JP3684128B2 (ja) 算術符号化／復号化方法ならびに算術符号化／復号化装置
KR970003024B1 (ko) 병렬처리 패턴매칭을 이용한 가변부호길이에서 고속 재동기방법
KR100466455B1 (ko) 부호변환기와가변길이부호복호장치및복호방법
US5404138A (en) Apparatus for decoding variable length codes
KR0152032B1 (ko) 영상신호를 위한 가변장복호기
KR100324734B1 (ko) 비트패턴검출장치
US6980138B2 (en) Method and a system for variable-length decoding, and a device for the localization of codewords
EP0597733B1 (en) Image encoding device
JP3459759B2 (ja) 算術復号化装置
US6567019B2 (en) Data processing apparatus and method
JP4537089B2 (ja) 可変長復号装置及び方法、並びにコンピュータプログラム及びコンピュータ可読記憶媒体
KR100448282B1 (ko) 가중치 블록을 이용한 균형 부호화 및 복호화 방법
JP2013009167A (ja) エントロピー符号化装置、エントロピー復号装置、エントロピー符号化方法及びエントロピー復号方法
JP2003174365A (ja) 復号化装置及びその方法
KR0152035B1 (ko) 가변장복호화방법 및 그 장치
JP2002237754A (ja) 可変長復号化装置及び方法
JP2934603B2 (ja) 可変長さコードの復号化方法及びその装置
KR19990050486A (ko) 고속 처리 가변 길이 코덱 장치
JPH1084288A (ja) 符号変換器、並びに可変長符号復号装置及び復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee