JPH07273661A

JPH07273661A - 圧縮符号化復号化装置

Info

Publication number: JPH07273661A
Application number: JP5648994A
Authority: JP
Inventors: Toshihiko Kaneshige; 敏彦兼重
Original assignee: Toshiba Corp; Toshiba AVE Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1994-03-28
Filing date: 1994-03-28
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】この発明は、符号化処理時と復号化処理時とで
同じメモリを供用できるようにした符号化及び復号化の
アルゴリズムを実現し、回路規模の縮小化を図り得る圧
縮符号化復号化装置を提供することを目的としている。【構成】符号化手段に使用される下限コードポインタテ
ーブルメモリと復号化手段に使用される上限コードポイ
ンタテーブルメモリと、符号化手段に使用されるコード
番号テーブルメモリと復号化手段に使用される逆変換テ
ーブルメモリと、符号化手段に使用される下限コードテ
ーブルメモリと復号化手段に使用される上限コードテー
ブルメモリとを、それぞれ符号化処理時と復号化処理時
とで供用するようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばデジタル画像
データを直交変換してハフマン符号化処理することによ
り圧縮するとともに、この圧縮されたデータを復号化処
理して伸張する圧縮符号化復号化装置の改良に関する。

【０００２】

【従来の技術】周知のように、静止画像データの圧縮方
式としては、ＤＣＴ（離散コサイン変換）技術を用いた
ＪＰＥＧ（Joint Photographic Expart Group ）方式が
知られている。図９は、ＪＰＥＧ方式による符号化及び
復号化処理の基本システムを示している。画像データ
は、水平方向８画素×垂直方向８画素の合計６４画素で
なる画像ブロックに分割されて入力画像データとなる。
データ処理は、画像ブロック単位でなされ、１画面分の
画像ブロックが順次処理される。まず、１つの画像ブロ
ックは、ＦＤＣＴ回路１１に供給され、（１）式に基づ
いて２次元ＤＣＴ処理が施されることで、係数Ｓｕｖに
変換される。

【０００３】

【数１】このうち、係数Ｓ₀₀はＤＣ（直流）係数と称され、その
他の６３個の係数Ｓｕｖ（ｕ≠０，ｖ≠０）はＡＣ（交
流）係数と称される。

【０００４】次に、これらの係数Ｓｕｖは、量子化回路
１２に供給され、量子化テーブルメモリ１３に格納され
た量子化テーブルＱｕｖを用いて、（２）式に基づいて
係数位置毎に異なるステップサイズで線形量子化処理が
施されることで、係数ｒ_uvに変換される。

【０００５】

【数２】

【０００６】これらの係数ｒ_uvは、ハフマン符号化回路
１４に供給され、ハフマンテーブルメモリ１５に格納さ
れたハフマン符号化テーブルに基づいて、図１０に示す
ジグザグスキャン順序でエントロピー符号の一種である
ハフマン符号に順次変換される。ハフマン符号化のアル
ゴリズムは、ＤＣ係数ｒ₀₀とＡＣ係数ｒ_uv（ｕ≠０，ｖ
≠０）とで異なっている。

【０００７】このようにして得られた画像の圧縮データ
は、加算回路１６により、入力端子１７に供給された所
定の付加データが加算されて、例えば伝送路１８に送出
されたり、光ディスク等の蓄積装置１９に蓄積される。

【０００８】一方、上記伝送路１８や蓄積装置１９から
得られる圧縮データは、減算回路２０により付加データ
が出力端子２１に取り出された後、ハフマンテーブルメ
モリ１５に格納されたハフマン復号化テーブルに基づい
て、ハフマン復号化処理が施される。そして、復号化さ
れた６４個の係数ｒ_uvは、逆量子化回路２３に供給さ
れ、符号化時に用いた量子化テーブルＱｕｖを用いて
（３）式に基づいて逆量子化処理が施されることで、係
数Ｓ′ｕｖに変換される。

【０００９】

【数３】

【００１０】ここで得られた係数Ｓ′ｕｖは、符号化時
の係数Ｓｕｖに対して、整数値への丸めによる誤差を含
んでいる。この係数Ｓ′ｕｖは、ＩＤＣＴ回路２４に供
給され逆ＤＣＴ処理が施されることで、１つの画像ブロ
ックが復元される。そして、これら一連の伸張処理が各
画像ブロック毎に順次行なわれて、１画面分の再生画像
が復元される。

【００１１】ここで、ＡＣ係数のハフマン符号化及び復
号化の詳細なアルゴリズムについて説明する。まず、図
１１は、ハフマン符号化回路１４の構成を示している。
すなわち、入力端子２５に供給された係数ｒ_uvは、１１
ビットのデータ幅を持ち、ゼロラン長カウンタ２６，グ
ループ検出回路２７及び付加ビット切り出し回路２８に
それぞれ供給されている。

【００１２】このうち、ゼロラン長カウンタ２６は、係
数ｒ_uvのゼロラン長Ｎをカウントして出力するもので、
係数ｒ_uvが零の場合に最大１５までカウント・アップさ
れ、係数ｒ_uvが非零になったとき零にリセットされる。
なお、このゼロラン長カウンタ２６は、１画像ブロック
に対する処理の終了時にもリセットされる。

【００１３】また、グループ検出回路２７は、図１２に
示すように、係数ｒ_uvをグループ番号Ｓに変換する。こ
のグループ番号Ｓは、係数ｒ_uvの有効ビット長を意味し
てる。さらに、付加ビット切り出し回路２８は、係数ｒ
_uvとグループ番号Ｓとに基づいて係数ｒ_uvの有効ビット
Ｂのみを出力している。

【００１４】ここで、ゼロラン長Ｎとグループ番号Ｓと
は、コード変換ＲＯＭ（Read OnlyMenory）２９及びコ
ード長変換ＲＯＭ３０にそれぞれ供給されている。この
コード変換ＲＯＭ２９は、ゼロラン長Ｎとグループ番号
Ｓとをアドレスデータとすることにより、所定のコード
ＨＣをコード切り出し回路３１に出力している。また、
コード長変換ＲＯＭ３０は、ゼロラン長Ｎとグループ番
号Ｓとをアドレスデータとすることにより、所定のコー
ド長ＨＳをコード切り出し回路３１に出力している。こ
の場合、コード長ＨＳは、コードＨＣの有効ビット長を
表わしている。

【００１５】図１３は、上記ゼロラン長Ｎ及びグループ
番号ＳとコードＨＣ及びコード長ＨＳとの関係を示して
いる。そして、コード切り出し回路３１は、コードＨＣ
とコード長ＨＳとに基づいて、コードＨＣの有効ビット
ＨＣ′のみを出力している。このコードＨＣの有効ビッ
トＨＣ′と、付加ビット切り出し回路２８から出力され
る係数ｒ_uvの有効ビットＢとは、合成回路３２に供給に
より接合されてコードＣが生成される。このコードＣ
が、ハフマン符号化された画像の圧縮データとして、出
力端子３３から取り出される。

【００１６】実際の動作例として、下記のような係数ｒ
_uvが入力された場合について説明する。ここで、ジグザ
グスキャンされたＡＣ係数ｒ_uvをｒ_nとする。ｒ_n＝０，０，８，−６，…… （０≦ｎ＜６３）
まず、ｒ₀（＝０）が入力されると、ゼ
ロラン長カウンタ２６は、カウント・アップされて
“１”となる。なお、入力ｒ_nが零の場合はゼロラン長
カウンタ２６以外は動作しないものとする。

【００１７】続いて、ｒ₁（＝０）が入力されると、ゼ
ロラン長カウンタ２６は、さらにカウント・アップされ
て“２”となる。次に、ｒ₂［＝８＝00000001000(２
進）］が入力されると、ゼロラン長カウンタ２６は、カ
ウント・アップされず“２”を保持する。このとき、グ
ループ検出回路２７からは、図１２に基づいてグループ
番号Ｓ（＝４）が出力される。このため、付加ビット切
り出し回路２８では、ｒ₂の下位４ビットを有効ビット
として切り出し、有効ビットＢ［＝1000（２進）］を出
力している。

【００１８】一方、コード変換ＲＯＭ２９からは、ゼロ
ラン長Ｎが２でグループ番号Ｓが４であることから、図
１３に基づいてコードＨＣ［＝0000111111110100（２
進）］が出力され、コード変換ＲＯＭ２９からは、同様
にコード長ＨＳ（＝１２）が出力される。このため、コ
ード切り出し回路３１は、コードＨＣ［＝000011111111
0100（２進）］の下位１２ビットを有効ビットとして切
り出し、コードＨＣ′［＝111111110100（２進）］を出
力している。

【００１９】そして、合成回路３２が、有効ビットＢ
［＝1000（２進）］とコードＨＣ′［＝111111110100
（２進）］とを接合して、コードＣ［＝11111111010010
00（２進）］を出力する。このコードＣ［＝1111111101
001000（２進）］は、上記ｒ₀〜ｒ₂をハフマン符号化し
たことになる。ここで、ゼロラン長カウンタ２６は、零
にリセットされる。

【００２０】次に、ｒ３_[＝−６＝11111111010(２
進）］が入力されると、ゼロラン長カウンタ２６は、カ
ウント・アップされずＮ＝０となる。このとき、グルー
プ検出回路２７からは、図１２に基づいてグループ番号
Ｓ（＝３）が出力される。このため、付加ビット切り出
し回路２８では、ｒ₃の下位３ビットを有効ビットとし
て切り出し、有効ビットＢ［＝010(２進）］を出力す
る。

【００２１】一方、コード変換ＲＯＭ２９からは、ゼロ
ラン長Ｎが０でグループ番号Ｓが３であることから、図
１３に基づいてコードＨＣ［＝0000000000000100（２
進）］が出力され、コード変換ＲＯＭ２９からは、同様
にコード長ＨＳ（＝３）が出力される。このため、コー
ド切り出し回路３１は、コードＨＣ［＝00000000000001
00（２進）］の下位３ビットを有効ビットとして切り出
し、コードＨＣ′［＝100(２進）］を出力している。

【００２２】そして、合成回路３２が、有効ビットＢ
［＝010(２進）］とコードＨＣ′［＝100(２進）］とを
接合して、コードＣ［＝100010（２進）］を出力する。
このコードＣ［＝100010（２進）］は、上記ｒ₃をハフ
マン符号化したことになる。以下、同様に、１画面分の
全画像ブロック分に相当するＡＣ係数ｒ_uvが順次ハフマ
ン符号化される。

【００２３】次に、図１４は、ハフマン復号化回路２２
の構成を示している。すなわち、ハフマン符号化回路１
４で符号化された圧縮データは、シリアルデータで入力
端子３４を介してＳＩＰＯ（Serial in Parallel Out）
回路３５に供給され、タイミング信号生成回路３６から
出力されるクロック信号に基づいて、１６ビット幅のパ
ラレルデータに変換される。ＳＩＰＯ回路３５は、タイ
ミング信号生成回路３６から出力されるクリア信号に基
づいて、パラレル出力が零にセットされる。

【００２４】また、タイミング信号生成回路３６から出
力されるクロック信号及びクリア信号は、カウンタ３７
にも供給される。このカウンタ３７は、クロック信号に
よりカウント・アップされ、クリア信号により零にセッ
トされる。

【００２５】ここで、このＳＩＰＯ回路３５の出力デー
タは、大小比較回路３８，加算回路３９及び選択回路４
０にそれぞれ供給される。また、カウンタ３７の出力
は、上限コードテーブルメモリ４１，ポインタテーブル
メモリ４２及び下限コードテーブルメモリ４３に、それ
ぞれアドレスデータとして供給される。このうち、上限
コードテーブルメモリ４１には、コードＨＣにおいて、
同じコード長を持つコード群のうち最も大きな値を持つ
コードが、コード長順に符号付き２の補数表現で書き込
まれている。

【００２６】図１５は、上限コードテーブルメモリ４１
に書き込まれた上限コードテーブルの一例を示してい
る。なお、“−１”は、そのコード長のコードが存在し
ないことを意味している。このため、上限コードテーブ
ルメモリ４１は、コード長が入力されると、そのコード
長のうち最も大きな値を持つコードＨＣを出力する。

【００２７】また、大小比較回路３８は、ＳＩＰＯ回路
３５の出力データと上限コードテーブルメモリ４１の出
力データとの大小比較を行ない、その比較結果をタイミ
ング信号生成回路３６に出力している。さらに、上記下
限コードテーブルメモリ４３には、コードＨＣにおい
て、同じコード長を持つコード群のうち最も小さな値を
持つコードがコード長順に書き込まれている。図１６
は、下限コードテーブルメモリ４３に書き込まれた下限
コードテーブルの一例を示している。つまり、下限コー
ドテーブルメモリ４３は、コード長が入力されると、そ
のコード長のうち最も小さな値を持つコードＨＣを出力
する。

【００２８】さらに、上記ポインタテーブルメモリ４２
には、下限コードのコードＨＣ生成番号が下限コードの
コード長順に書き込まれている。このコードＨＣ生成番
号とは、コードＨＣに対してコード長順でかつ値の小さ
い順に昇順に付けられる番号である。図１７は、ポイン
タテーブルメモリ４２に書き込まれたポインタテーブル
の一例を示している。このポインタテーブルメモリ４２
は、コード長が入力されると、そのコード長の下限コー
ドのコードＨＣ生成番号を出力する。

【００２９】また、上記加算回路３９は、ＳＩＰＯ回路
３５の出力データとポインタテーブルメモリ４２の出力
データとを加算し、その加算結果を減算回路４４に出力
している。この減算回路４４は、加算回路３９の出力デ
ータから下限コードテーブルメモリ４３の出力データを
減算し、その減算結果を逆変換テーブルメモリ４５に出
力している。

【００３０】この逆変換テーブルメモリ４５は、減算回
路４４の出力データをアドレスデータとしてグループ番
号Ｓとゼロラン長Ｎとを出力する。図１８は、逆変換テ
ーブルメモリ４５に書き込まれた逆変換テーブルの一例
を示している。そして、逆変換テーブルメモリ４５の出
力のうち、グループ番号Ｓはタイミング信号生成回路３
６に供給され、ゼロラン長Ｎは大小比較回路４６に供給
される。

【００３１】この大小比較回路４６は、逆変換テーブル
メモリ４５から出力されるゼロラン長Ｎと、タイミング
信号生成回路３６から出力されるクロック信号によりカ
ウント・アップし、クリア信号により零にセットされる
カウンタ４７の出力データとを大小比較し、その比較結
果をタイミング信号生成回路３６に出力している。

【００３２】ここで、上記選択回路４０には、ＳＩＰＯ
回路３５の出力データと入力端子４８に供給された値
“０”とが供給されており、タイミング信号生成回路３
６から出力される選択信号に基づいて、いずれか一方が
選択されてレジスタ４９に出力される。このレジスタ４
９は、タイミング信号生成回路３６から出力されるクロ
ック信号により入力データをラッチする。そして、この
ラッチしたデータが、ハフマン復号化された画像のデー
タとして、出力端子５０から取り出される。

【００３３】実際の動作例として、前述した符号化デー
タであるコードＣ［＝1111111101001000（２進）］を復
号化する動作について説明する。まず、ＳＩＰＯ回路３
５及びカウンタ３７，４７は、タイミング信号生成回路
３６から出力されるクリア信号により零にセットされ
る。次に、タイミング信号生成回路３６から１クロック
分のクロック信号が、ＳＩＰＯ回路３５及びカウンタ３
７にそれぞれ出力される。これにより、カウンタ３７の
出力は“１”となり、ＳＩＰＯ回路３５の出力は、コー
ドＣ［＝1111111101001000（２進）］のＭＳＢ（最上位
ビット）がＳＩＰＯ回路３５のＬＳＢ（最下位ビット）
位置にセットされることにより、“0000000000000001
（２進）”となって大小比較回路３８に供給される。

【００３４】この場合、上限コードテーブルメモリ４１
は、カウンタ３７の出力が“１”であるから図１５より
“11111111111111111(２進）”を出力し、この出力デー
タが大小比較回路３８に供給される。大小比較回路３８
は、２つの入力データの大小関係を比較し、その比較結
果をタイミング信号生成回路３６に出力する。タイミン
グ信号生成回路３６は、大小比較回路３８の比較結果がＳＩＰＯ回路３５の出力値≦上限コードテーブルメモリ
４１の出力値となるまで、ＳＩＰＯ回路３５とカウンタ３７とにクロ
ック信号を供給する。

【００３５】この結果、タイミング信号生成回路３６は
１２個のクロックを発生した時点、つまりカウンタ３７
の出力値が“１２”となった時点でクロック信号の発生
を停止する。このとき、ＳＩＰＯ回路３５の出力は“00
00111111110100（２進）”であり、ポインタテーブルメ
モリ４２は、カウンタ３７の出力が“１２”であるから
図１７より“３２”を出力している。このため、加算回
路３９は、ＳＩＰＯ回路３５の出力“0000111111110100
（２進）”とポインタテーブルメモリ４２の出力“３
２”とを加算して、“0001000000010100（２進）”を出
力している。

【００３６】また、下限コードテーブルメモリ４３は、
カウンタ３７の出力が“１２”であるから図１６より
“0000111111110100（２進）”を出力している。このた
め、減算回路４４は、加算回路３９の出力“0001000000
010100（２進）”から下限コードテーブルメモリ４３の
出力“0000111111110100（２進）”を減算し、その出力
“0000000000100000（２進）”（＝３２）を逆変換テー
ブルメモリ４５に出力する。

【００３７】すると、逆変換テーブルメモリ４５は、図
１８よりゼロラン長Ｎ＝２、グループ番号Ｓ＝４を出力
する。このうち、グループ番号Ｓ（＝４）は、タイミン
グ信号生成回路３６に供給される。これにより、タイミ
ング信号生成回路３６は、クリア信号を発生してＳＩＰ
Ｏ回路３５を零にセットした後、入力されたグループ番
号Ｓの値分（ここでは４つ）のクロック信号をＳＩＰＯ
回路３５に供給する。このため、ＳＩＰＯ回路３５の出
力データは、“0000000000001000（２進）”となる。な
お、この出力データのうち、選択回路４０にはＬＳＢ側
から８ビット分が供給される。

【００３８】また、大小比較回路４６は、逆変換テーブ
ルメモリ４５から出力されるゼロラン長Ｎ（＝２）と、
カウンタ４７の出力値とが一致する場合に一致信号を、
そうでない場合に不一致信号をタイミング信号生成回路
３６に出力する。タイミング信号生成回路３６は、一致
信号が供給されたときは“０”を選択し、不一致信号が
供給されたときはＳＩＰＯ回路３５の出力を選択するよ
うに、選択回路４０を制御する。

【００３９】さらに、タイミング信号生成回路３６は、
一致信号が入力された時点まで、カウンタ４７とレジス
タ４９に対してクロック信号を与える。これにより、レ
ジスタ４９から出力されるデータは、“０，０，４”と
なり、元のデータに復元される。

【００４０】しかしながら、上記のような従来の符号化
及び復号化手段では、データ変換のために多数のメモリ
を用いる必要があるため、構成の複雑化及び大型化を招
き、経済的に不利になるという問題が生じている。

【００４１】すなわち、符号化手段では、コード変換Ｒ
ＯＭ２９［容量；4096ビット（＝256 バイト×16ビッ
ト）］と、コード長変換ＲＯＭ３０［容量；1024ビット
（＝256 バイト×4 ビット）］とを必要とし、復号化手
段では、上限コードテーブルメモリ４１［容量；289 ビ
ット（＝17バイト×17ビット）］と、ポインタテーブル
メモリ４２［容量；136 ビット（＝17バイト×8 ビッ
ト）］と、下限コードテーブルメモリ４３［容量；272
ビット（＝16バイト×17ビット）］と、逆変換テーブル
メモリ４５［容量；2048ビット（＝256 バイト×8 ビッ
ト）］とを必要とする。

【００４２】ところで、符号化及び復号化の双方の機能
を１つの装置で持ち、かつ双方の機能を同時に使用しな
い装置、例えば再生機能付き電子スチルカメラ等を考え
た場合、このような装置では、例えばＲＡＭ（Random A
ccess Memory）等の書き換え可能なメモリを用い、同一
メモリを符号化処理用と復号化処理用とに極力供用させ
ることができれば、回路規模の縮小化を図り経済的にも
有利とすることができる。

【００４３】ところが、上述した従来の符号化処理及び
復号化処理のアルゴリズムでは、取り扱うデータ列やデ
ータ幅等が、符号化処理時と復号化処理時とで大きく異
なるため、メモリを供用させることが困難であって、回
路規模の縮小化を図ることができないのが現状である。

【００４４】

【発明が解決しようとする課題】以上のように、従来の
符号化及び復号化手段では、符号化処理と復号化処理と
で取り扱うデータ列やデータ幅等が大きく異なり、メモ
リを供用させることが困難であるため、回路規模の大型
化を招き経済的な不利を招くという問題を有している。

【００４５】そこで、この発明は上記事情を考慮してな
されたもので、符号化処理時と復号化処理時とで同じメ
モリを供用できるようにした符号化及び復号化のアルゴ
リズムを実現し、回路規模の縮小化を図り得る極めて良
好な圧縮符号化復号化装置を提供することを目的とす
る。

【００４６】

【課題を解決するための手段】この発明に係る圧縮符号
化復号化装置は、所定のブロック単位で直交変換処理及
び量子化処理が施された入力データに対し、連続する零
データの個数と該零データに続く非零データの有効ビッ
ト長とに基づいたエントロピー符号で符号化処理を施す
とともに、この符号化処理が施されたデータに対し符号
化処理前の元のデータに復元する復号化処理を施すもの
を対象としている。

【００４７】そして、入力データにおける連続する零デ
ータの個数を計数する計数手段と、入力データにおける
零データに続く非零データの有効ビット長を検出する第
１の検出手段と、エントロピー符号をそのコード長及び
値に基づいて分類したコード番号を所定の順序で配列し
てなるコード番号テーブルが格納され、計数手段で計数
された零データの個数及び第１の検出手段で検出された
有効ビット長に基づいて、対応するコード番号が読み出
されるコード番号テーブルメモリと、エントロピー符号
のうち各コード長における最小の値を有する符号のコー
ド番号である下限コードポインタを所定の順序で配列し
てなる下限コードポインタテーブルが格納され、入力デ
ータに同期したタイミングで下限コードポインタが配列
順に読み出される下限コードポインタテーブルメモリ
と、この下限コードポインタテーブルメモリから出力さ
れる下限コードポインタとコード番号テーブルメモリか
ら出力されるコード番号とを大小比較し、その比較結果
に基づいて下限コードポインタテーブルメモリから出力
される下限コードポインタの中で最大のものを取り出す
第１の比較手段と、この第１の比較手段で取り出された
下限コードポインタに対応するエントロピー符号のコー
ド長を検出する第２の検出手段と、エントロピー符号の
うち各コード長における最小の値を有する符号である下
限コードを所定の順序で配列してなる下限コードテーブ
ルが格納され、第２の検出手段で検出されたコード長に
対応する下限コードが読み出される下限コードテーブル
メモリと、この下限コードテーブルメモリから出力され
る下限コードと下限コードポインタテーブルメモリから
出力される下限コードポインタとの差分に、コード番号
テーブルメモリから出力されるコード番号を加算してエ
ントロピー符号化信号を得る第１の演算手段と、第１の
検出手段で検出された非零データの有効ビット長に基づ
いて、入力データから非零データの有効ビットを切り出
す切り出し手段と、第１の演算手段から出力されるエン
トロピー符号化信号に、切り出し手段から出力される有
効ビットを接合して符号化データを得る合成手段とを備
えた符号化手段と、この符号化手段から出力される符号
化データをビット単位で取り込む取り込み手段と、エン
トロピー符号のうち各コード長における最大の値を有す
る符号である上限コードを所定の順序で配列してなる上
限コードテーブルが格納され、符号化データのビット長
と同じデータ長を持つ上限コードが読み出される上限コ
ードテーブルメモリと、この上限コードテーブルメモリ
から出力される上限コードと取り込み手段で取り込まれ
た符号化データとを大小比較し、その比較結果に基づい
て符号化データよりも大なる上限コードのコード長を取
り出す第２の比較手段と、上限コードのコード番号であ
る上限コードポインタを所定の順序で配列してなる上限
コードポインタテーブルが格納され、第２の比較手段で
取り出されたコード長に対応する上限コードポインタが
読み出される上限コードポインタテーブルメモリと、こ
の上限コードポインタテーブルメモリから出力される上
限コードポインタと下限コードテーブルメモリから出力
される上限コードとの差分に、取り込み手段で取り込ま
れた符号化データを加算して、符号化データに含まれる
エントロピー符号のコード番号を得る第２の演算手段
と、コード番号とそれに対応する連続する零データの個
数及び非零データの有効ビット長を対応させた逆変換テ
ーブルが格納され、第２の演算手段から出力されるコー
ド番号に対応した零データの個数及び非零データの有効
ビット長が読み出される逆変換テーブルメモリと、この
逆変換テーブルメモリから読み出された零データの個数
分の零データを発生する発生手段と、逆変換テーブルメ
モリから読み出された非零データの有効ビット長分の符
号化データを取り込み手段から抽出する抽出手段とを備
えた復号化手段とを具備し、符号化手段に使用されるメ
モリと復号化手段に使用されるメモリとを、符号化処理
時と復号化処理時とで供用するようにしたものである。

【００４８】

【作用】上記のような構成によれば、符号化手段に使用
されるメモリと復号化手段に使用されるメモリとを、符
号化処理時と復号化処理時とで供用できるようにした符
号化及び復号化のアルゴリズムを実現し、回路規模の縮
小化を図ることができるようになる。

【００４９】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１は、符号化回路を示してい
る。すなわち、入力端子５１に供給された係数ｒ_uvは、
１１ビットのデータ幅を持ち、ゼロラン長カウンタ５
２，グループ検出回路５３及び付加ビット切り出し回路
５４にそれぞれ供給されている。

【００５０】このうち、ゼロラン長カウンタ５２は、係
数ｒ_uvのゼロラン長Ｎをカウントして出力するもので、
係数ｒ_uvが零の場合に最大１５までカウント・アップさ
れ、係数ｒ_uvが非零になったとき零にリセットされる。
なお、このゼロラン長カウンタ５２は、１画像ブロック
に対する処理の終了時にもリセットされる。

【００５１】また、グループ検出回路５３は、図１２に
示したように、係数ｒ_uvをグループ番号Ｓに変換する。
このグループ番号Ｓは、係数ｒ_uvの有効ビット長を意味
してる。さらに、付加ビット切り出し回路５４は、係数
ｒ_uvとグループ番号Ｓとに基づいて係数ｒ_uvの有効ビッ
トＢのみを出力している。

【００５２】ここで、ゼロラン長Ｎとグループ番号Ｓと
は、コード番号テーブルメモリ５５に供給される。この
コード番号テーブルメモリ５５は、ゼロラン長Ｎとグル
ープ番号Ｓとをアドレスデータとすることにより、所定
のコード番号を大小比較回路５６に出力している。この
コード番号とは、使用するハフマン符号を符号長の短い
順でかつ値の小さい順に並べたときの昇順番号である。
図２は、コード番号テーブルメモリ５５に書き込まれた
コード番号テーブルを示している。

【００５３】また、大小比較回路５６の出力は、タイミ
ング生成回路５７に供給される。このタイミング生成回
路５７は、大小比較回路５６の比較結果に基づいて、バ
イナリカウンタ５８へのクロック信号及びクリア信号の
供給、選択回路５９への選択信号の供給、レジスタ６０
へのクロック信号の供給を行なっている。このうち、バ
イナリカウンタ５８は、タイミング生成回路５７から出
力されるクリア信号により出力値が零にセットされ、ク
ロック信号によりカウント・アップされる。

【００５４】そして、このバイナリカウンタ５８の出力
データは、選択回路５９，レジスタ６０及びコード切り
出し回路６１にそれぞれ供給される。レジスタ６０は、
入力データを１クロック分遅延させて選択回路５９に出
力している。レジスタ６０に入力されるクロック信号
は、バイナリカウンタ５８に供給されるクロック信号と
同一であるので、選択回路５９への２つの入力データ
は、バイナリカウンタ５８の出力データとその出力デー
タ値から１を引いた値のデータとになる。

【００５５】選択回路５９は、タイミング生成回路５７
から出力される選択信号に基づいて、２つの入力データ
のうちのいずれか一方を、下限コードポインタテーブル
メモリ６２及び下限コードテーブルメモリ６３にそれぞ
れ供給する。下限コードポインタテーブルメモリ６２
は、ＲＡＭで構成されており、下限コードとは使用する
ハフマン符号において各符号長のうち最も小さい値を持
つ符号であり、下限コードポインタとは下限コードのコ
ード番号である。

【００５６】下限コードポインタテーブルメモリ６２
は、下限コードポインタが符号長の短い順に並べられて
いる。図３は、下限コードポインタテーブルメモリ６２
に書き込まれた下限コードポインタテーブルを示してい
る。この場合、アドレスデータに１を加算した値がその
符号長になる。なお、存在しない符号長に対するポイン
タは、至近かつ大なる符号長のポインタを当てはめる。
図３では、入力アドレス１２，１３（符号長１３，１
４）がこれに相当する。

【００５７】また、上記下限コードテーブルメモリ６３
は、ＲＡＭで構成されており、図４に示す下限コードテ
ーブルが書き込まれている。この場合、アドレスデータ
に１を加算した値がその符号長になる。なお、存在しな
い符号長に対するコードは、至近かつ大なる符号長のコ
ードを当てはめる。図４では、入力アドレス１２，１３
（符号長１３，１４）がこれに相当する。

【００５８】そして、上記大小比較回路５６は、コード
番号テーブルメモリ５５の出力データと下限コードポイ
ンタテーブルメモリ６２との出力データとを大小比較
し、その比較結果をタイミング生成回路５７に出力す
る。

【００５９】また、下限コードテーブルメモリ６３の出
力データから、下限コードポインタテーブルメモリ６２
の出力データが、減算回路６４によって減算され、その
減算結果とコード番号テーブルメモリ５５の出力データ
とが、加算回路６５によって加算され、その加算結果が
コード切り出し回路６１に供給される。このコード切り
出し回路６１は、加算回路６４の出力データのＬＳＢ側
から、選択回路５９の出力値分の有効ビットを切り出
し、合成回路６６に出力している。

【００６０】そして、この合成回路６６は、コード切り
出し回路６１の出力データと付加ビット切り出し回路５
４から出力される有効ビットＢとを接合し、ここに、ハ
フマン符号化された圧縮データが生成され、出力端子６
７から取り出される。

【００６１】実際の動作例として、下記のような係数ｒ
_uvが入力された場合について説明する。ここで、ジグザ
グスキャンされたＡＣ係数ｒ_uvをｒ_nとする。ｒ_n＝０，０，８，…… （０≦ｎ＜６３）
まず、タイミング生成回路５７は、バイ
ナリカウンタ５８をクリアし、かつ選択回路５９がバイ
ナリカウンタ５８の出力データを選択するように制御す
る。

【００６２】次に、ｒ₀（＝０）が入力されると、ゼロ
ラン長カウンタ５２は、カウント・アップされて“１”
となる。なお、入力ｒ_nが零の場合はゼロラン長カウン
タ２６以外は動作しないものとする。続いて、ｒ₁（＝
０）が入力されると、ゼロラン長カウンタ５２は、さら
にカウント・アップされて“２”となる。次に、ｒ₂[=8
=00000001000(２進）］が入力されると、ゼロラン長カ
ウンタ５２は、カウント・アップされず“２”を保持す
る。このとき、グループ検出回路５３からは、図１２に
基づいてグループ番号Ｓ（＝４）が出力される。このた
め、付加ビット切り出し回路５４では、ｒ₂の下位４ビ
ットを有効ビットとして切り出し、有効ビットＢ［＝10
00（２進）］を出力している。また、コード番号テーブ
ルメモリ５５からは、ゼロラン長Ｎが２でグループ番号
Ｓが４であることから、図２に基づいてコード番号“３
２”が出力される。

【００６３】一方、下限コードポインタテーブルメモリ
６２は、その入力データが“０”であるため、図３より
“０”を出力している。このため、大小比較回路５６
は、コード番号テーブルメモリ５５の出力値の方が、下
限コードポインタテーブルメモリ６２の出力値よりも大
なることをタイミング生成回路５７に出力する。タイミ
ング生成回路５７は、大小比較回路５６から、下限コー
ドポインタテーブルメモリ６２の出力値の方が、コード
番号テーブルメモリ５５の出力値よりも大きくなったこ
とが知らされるまで、バイナリカウンタ５８とレジスタ
６０とにクロック信号を供給し続ける。

【００６４】このため、タイミング生成回路５７は、バ
イナリカウンタ５８の出力値が“１２”になるまで、つ
まり下限コードポインタテーブルメモリ６２の出力値が
“３６”になるまで、クロック信号を出力し続ける。そ
して、下限コードポインタテーブルメモリ６２の出力値
が“３６”になると、タイミング生成回路５７は、選択
回路５９に対してレジスタ６０の出力データを選択させ
るように制御する。

【００６５】これにより、選択回路５９の出力値は“１
１”になり、下限コードポインタテーブルメモリ６２の
出力値は“３２”になり、下限コードテーブルメモリ６
３の出力値は図４より“0000111111100100（２進）”と
なる。したがって、加算回路６５からコード切り出し回
路６１に供給されるデータは“0000111111100100（２
進）”となる。

【００６６】一方、バイナリカウンタ５８からコード切
り出し回路６１に供給されるデータは“１２”であるか
ら、コード切り出し回路６１は、上記データ“00001111
11100100（２進）”の下位１２ビットを有効ビットとし
て切り出し、“111111100100（２進）”を合成回路６６
に出力する。合成回路６６は、コード切り出し回路６１
の出力データ“111111100100（２進）”に、付加ビット
切り出し回路５４から出力される有効ビットＢ［＝1000
（２進）］を接合して、データ“1111111001001000（２
進）”を出力する。このデータ“1111111001001000（２
進）”は、ｒ₀〜ｒ₂をハフマン符号化したことになる。
以下、同様にして、１画面分の全画像ブロック分に相当
するＡＣ係数ｒ_uvが順次ハフマン符号化される。

【００６７】次に、図５は、復号化回路を示している。
すなわち、上述した符号化回路で符号化された圧縮デー
タは、シリアルデータで入力端子６８を介してＳＩＰＯ
回路６９に供給され、タイミング信号生成回路７０から
出力されるクロック信号に基づいて、１６ビット幅のパ
ラレルデータに変換される。また、ＳＩＰＯ回路６９
は、タイミング信号生成回路７０から出力されるクリア
信号に基づいて、パラレル出力が零にセットされる。

【００６８】また、タイミング信号生成回路７０から出
力されるクロック信号及びクリア信号は、カウンタ７１
にも供給される。このカウンタ７１は、クロック信号に
よりカウント・アップされ、クリア信号により零にセッ
トされる。

【００６９】ここで、このＳＩＰＯ回路６９の出力デー
タは、大小比較回路７２，加算回路７３及び選択回路７
４にそれぞれ供給される。また、カウンタ７１の出力
は、上限コードテーブルメモリ７５，上限コードポイン
タテーブルメモリ７６及びタイミング信号生成回路７０
にそれぞれ供給される。このうち、上限コードテーブル
メモリ７５には、使用するハフマン符号において、同じ
コード長を持つコード群のうち最も大きな値を持つコー
ドが、コード長順に書き込まれている。

【００７０】図６は、上限コードテーブルメモリ７５に
書き込まれた上限コードテーブルの一例を示している。
ただし、存在しないコード長においては、存在する至近
かつ小なるコード長の上限を当てはめる。なお、至近か
つ小なるコード長が存在しない場合には、その上限コー
ドは任意とする。図６の例では、上限コードテーブルメ
モリ７５に（コード長−１）が入力されると、そのコー
ド長のうち最も大きな値を持つハフマン符号が出力され
る。

【００７１】また、大小比較回路７２は、ＳＩＰＯ回路
６９の出力データと上限コードテーブルメモリ７５の出
力データとの大小比較を行ない、その比較結果をタイミ
ング信号生成回路７０に出力している。さらに、上記上
限コードポインタテーブルメモリ７６には、上限コード
のコード番号がコード長順に書き込まれている。ただ
し、存在しないコード長においては任意とする。図７
は、上限コードポインタテーブルメモリ７６に書き込ま
れた上限コードポインタテーブルの一例を示している。
図７の例では、上限コードポインタテーブルメモリ７６
に（コード長−１）が入力されると、そのコード長の上
限コードのコード番号が出力される。

【００７２】さらに、上限コードポインタテーブルメモ
リ７６の出力データは、減算回路７７により、上限コー
ドテーブルメモリ７５の出力データが減算され、その減
算結果が加算回路７３によりＳＩＰＯ回路６９の出力デ
ータと加算され、その加算結果が逆変換テーブルメモリ
７８に供給される。

【００７３】この逆変換テーブルメモリ７８には、使用
するハフマン符号のグループ番号Ｓとゼロラン長Ｎとが
コード番号の昇順に書き込まれている。図８は、逆変換
テーブルメモリ７８に書き込まれた逆変換テーブルの一
例を示している。そして、逆変換テーブルメモリ７８の
出力のうち、グループ番号Ｓはタイミング信号生成回路
７０に供給され、ゼロラン長Ｎは大小比較回路７９に供
給される。

【００７４】この大小比較回路７９は、逆変換テーブル
メモリ７８から出力されるゼロラン長Ｎと、タイミング
信号生成回路７０から出力されるクロック信号によりカ
ウント・アップし、クリア信号により零にセットされる
カウンタ８０の出力データとを大小比較し、その比較結
果をタイミング信号生成回路７０に出力している。

【００７５】ここで、上記選択回路７４には、ＳＩＰＯ
回路６９の出力データと入力端子８１に供給された値
“０”とが供給されており、タイミング信号生成回路７
０から出力される選択信号に基づいて、いずれか一方が
選択されてレジスタ８２に出力される。このレジスタ８
２は、タイミング信号生成回路７０から出力されるクロ
ック信号により入力データをラッチする。そして、この
ラッチしたデータが、ハフマン復号化された画像のデー
タとして、出力端子８３から取り出される。

【００７６】なお、上記タイミング信号生成回路７０に
は、使用するハフマン符号のうち最小の符号長を示す
“最小コード長”データが、入力端子８４を介して設定
されている。

【００７７】実際の動作例として、前述した符号化デー
タ“1111111101001000（２進）”を復号化する動作につ
いて説明する。まず、ＳＩＰＯ回路６９及びカウンタ７
１，８０は、タイミング信号生成回路７０から出力され
るクリア信号により零にセットされる。次に、タイミン
グ信号生成回路７０から１クロック分のクロック信号
が、ＳＩＰＯ回路６９及びカウンタ７１にそれぞれ出力
される。このため、ＳＩＰＯ回路６９の出力は、その入
力データ“1111111101001000（２進）”のＭＳＢがＳＩ
ＰＯ回路６９のＬＳＢ位置にセットされることにより、
“0000000000000001（２進）”となって大小比較回路７
２に供給される。ここで、タイミング信号生成回路７０
は、カウンタ７１に対してのみ改めてクリア信号を発生
する。

【００７８】このため、カウンタ７１の出力は“０”と
なり、上限コードテーブルメモリ７５の出力は、図６よ
り任意となる。ただし、ここでは、“0000000000000000
（２進）”とし、この出力データが大小比較回路７２に
供給される。大小比較回路７２は、２つの入力データの
大小関係を比較し、その比較結果をタイミング信号生成
回路７０に出力する。タイミング信号生成回路７０は、
大小比較回路７２の比較結果がＳＩＰＯ回路６９の出力値≦上限コードテーブルメモリ
７５の出力値となるまで、ＳＩＰＯ回路６９とカウンタ７１とにクロ
ック信号を供給する。

【００７９】ただし、タイミング信号生成回路７０は、
カウンタ７１の出力値に１を加算した値と、“最小コー
ド長”とが一致するまでは、大小比較回路７２の比較結
果に無関係にＳＩＰＯ回路６９とカウンタ７１とにクロ
ック信号を供給する。

【００８０】この結果、タイミング信号生成回路７０は
１２個のクロックを発生した時点、つまりカウンタ７１
の出力値が“１１”となった時点でクロック信号の発生
を停止する。このとき、ＳＩＰＯ回路６９の出力は“00
00111111110100（２進）”であり、上限コードテーブル
メモリ７５及び上限コードポインタテーブルメモリ７６
は、カウンタ７１の出力が“１１”であるから、図６及
び図７よりそれぞれ“0000111111110111（２進）”及び
“３５”を出力している。

【００８１】そして、上限コードポインタテーブルメモ
リ７６の出力値“３５”から、上限コードテーブルメモ
リ７５の出力値“0000111111110111（２進）”が減算さ
れ、その減算結果にＳＩＰＯ回路６９の出力値“000011
1111110100（２進）”が加算され、その加算結果“0000
000000100000（２進）”（＝３２）が逆変換テーブルメ
モリ７８に供給される。

【００８２】このため、逆変換テーブルメモリ７８から
は、図８によりゼロラン長Ｎ＝２、グループ番号Ｓ＝４
が出力される。このうち、グループ番号Ｓ（＝４）は、
タイミング信号生成回路７０に供給される。これによ
り、タイミング信号生成回路７０は、クリア信号を発生
してＳＩＰＯ回路６９を零にセットした後、入力された
グループ番号Ｓの値分（ここでは４つ）のクロック信号
をＳＩＰＯ回路６９に供給する。このため、ＳＩＰＯ回
路６９の出力データは、“0000000000001000（２進）”
となる。なお、この出力データのうち、選択回路７４に
はＬＳＢ側から８ビット分が供給される。

【００８３】また、大小比較回路７９は、逆変換テーブ
ルメモリ７８から出力されるゼロラン長Ｎ（＝２）と、
カウンタ８０の出力値とが一致する場合に一致信号を、
そうでない場合に不一致信号をタイミング信号生成回路
７０に出力する。タイミング信号生成回路７０は、一致
信号が供給されたときは“０”を選択し、不一致信号が
供給されたときはＳＩＰＯ回路６９の出力を選択するよ
うに、選択回路７４を制御する。

【００８４】さらに、タイミング信号生成回路７０は、
一致信号が入力された時点まで、カウンタ８０とレジス
タ８２に対してクロック信号を与える。これにより、レ
ジスタ８２から出力されるデータは、“０，０，４”と
なり、元のデータに復元される。

【００８５】したがって、上記実施例のような構成によ
れば、まず、符号化回路に用いられるメモリとしては、
コード番号テーブルメモリ５５，下限コードポインタテ
ーブルメモリ６２及び下限コードテーブルメモリ６３の
３種類であり、各テーブルのアドレスビット幅とデータ
ビット幅とは、アドレスデータコード番号テーブルメモリ５５８８下限コードポインタテーブルメモリ６２４１６下限コードテーブルメモリ６３４８となる。

【００８６】一方、復号化回路に用いられるメモリとし
ては、上限コードテーブルメモリ７５，上限コードポイ
ンタテーブルメモリ７６及び逆変換テーブルメモリ７８
の３種類であり、各テーブルのアドレスビット幅とデー
タビット幅とは、アドレスデータ上限コードテーブルメモリ７５４８上限コードポインタテーブルメモリ７６４１６逆変換テーブルメモリ７８８８となる。

【００８７】すなわち、符号化処理用テーブルと復号化
処理用テーブルとは、その内容は異なるが、テーブル数
や各テーブルのアドレスビット幅及びデータビット幅は
同じである。このため、符号化処理時と復号化処理時と
で同じメモリを供用可能となる。したがって、符号化及
び復号化の双方の機能を持ちかつ双方の機能を同時に使
用しない装置では、テーブルメモリの大幅な削減が可能
になり回路規模の縮小化を図ることができるようにな
る。なお、この発明は上記実施例に限定されるものでは
なく、この外その要旨を逸脱しない範囲で種々変形して
実施することができる。

【００８８】

【発明の効果】以上詳述したようにこの発明によれば、
符号化処理時と復号化処理時とで同じメモリを供用でき
るようにした符号化及び復号化のアルゴリズムを実現
し、回路規模の縮小化を図り得る極めて良好な圧縮符号
化復号化装置を提供することができる。

【図面の簡単な説明】

【図１】この発明に係る圧縮符号化復号化装置の一実施
例を示すもので、符号化回路を示すブロック構成図。

【図２】同符号化回路におけるコード番号テーブルを示
す図。

【図３】同符号化回路における下限コードポインタテー
ブルを示す図。

【図４】同符号化回路における下限コードテーブルを示
す図。

【図５】この発明に係る圧縮符号化復号化装置の一実施
例を示すもので、復号化回路を示すブロック構成図。

【図６】同復号化回路における上限コードテーブルを示
す図。

【図７】同復号化回路における上限コードポインタテー
ブルを示す図。

【図８】同復号化回路における逆変換テーブルを示す
図。

【図９】符号化及び復号化処理の基本システムを示すブ
ロック構成図。

【図１０】同基本システムの符号化処理時におけるジグ
ザグスキャン順序を示す図。

【図１１】同基本システムにおけるハフマン符号化回路
を示すブロック構成図。

【図１２】同ハフマン符号化回路におけるグループ検出
回路の動作を示す図。

【図１３】同ハフマン符号化回路におけるゼロラン長Ｎ
及びグループ番号ＳとコードＨＣ及びコード長ＨＳとの
関係を示す図。

【図１４】同基本システムにおけるハフマン復号化回路
を示すブロック構成図。

【図１５】同ハフマン復号化回路における上限コードテ
ーブルを示す図。

【図１６】同ハフマン復号化回路における下限コードテ
ーブルを示す図。

【図１７】同ハフマン復号化回路におけるポインタテー
ブルを示す図。

【図１８】同ハフマン復号化回路における逆変換テーブ
ルを示す図。

【符号の説明】

１１…ＦＤＣＴ回路、１２…量子化回路、１３…量子化
テーブルメモリ、１４…ハフマン符号化回路、１５…ハ
フマンテーブルメモリ、１６…加算回路、１７…入力端
子、１８…伝送路、１９…蓄積装置、２０…減算回路、
２１…出力端子、２２…ハフマン復号化回路、２３…逆
量子化回路、２４…ＩＤＣＴ回路、２５…入力端子、２
６…ゼロラン長カウンタ、２７…グループ検出回路、２
８…付加ビット切り出し回路、２９…コード変換ＲＯ
Ｍ、３０…コード長変換ＲＯＭ、３１…コード切り出し
回路、３２…合成回路、３３…出力端子、３４…入力端
子、３５…ＳＩＰＯ回路、３６…タイミング信号生成回
路、３７…カウンタ、３８…大小比較回路、３９…加算
回路、４０…選択回路、４１…上限コードテーブルメモ
リ、４２…ポインタテーブルメモリ、４３…下限コード
テーブルメモリ、４４…減算回路、４５…逆変換テーブ
ルメモリ、４６…大小比較回路、４７…カウンタ、４８
…入力端子、４９…レジスタ、５０…出力端子、５１…
入力端子、５２…ゼロラン長カウンタ、５３…グループ
検出回路、５４…付加ビット切り出し回路、５５…コー
ド番号テーブルメモリ、５６…大小比較回路、５７…タ
イミング生成回路、５８…バイナリカウンタ、５９…選
択回路、６０…レジスタ、６１…コード切り出し回路、
６２…下限コードポインタテーブルメモリ、６３…下限
コードテーブルメモリ、６４…減算回路、６５…加算回
路、６６…合成回路、６７…出力端子、６８…入力端
子、６９…ＳＩＰＯ回路、７０…タイミング信号生成回
路、７１…カウンタ、７２…大小比較回路、７３…加算
回路、７４…選択回路、７５…上限コードテーブルメモ
リ、７６…上限コードポインタテーブルメモリ、７７…
減算回路、７８…逆変換テーブルメモリ、７９…大小比
較回路、８０…カウンタ、８１…入力端子、８２…レジ
スタ、８３…出力端子、８４…入力端子。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０３Ｍ 7/30 Ａ 8842−5ＪＨ０４Ｎ 1/41 Ｂ 7/30

Claims

【特許請求の範囲】

【請求項１】所定のブロック単位で直交変換処理及び
量子化処理が施された入力データに対し、連続する零デ
ータの個数と該零データに続く非零データの有効ビット
長とに基づいたエントロピー符号で符号化処理を施すと
ともに、この符号化処理が施されたデータに対し前記符
号化処理前の元のデータに復元する復号化処理を施す圧
縮符号化復号化装置において、前記入力データにおける連続する零データの個数を計数
する計数手段と、前記入力データにおける零データに続
く非零データの有効ビット長を検出する第１の検出手段
と、前記エントロピー符号をそのコード長及び値に基づ
いて分類したコード番号を所定の順序で配列してなるコ
ード番号テーブルが格納され、前記計数手段で計数され
た零データの個数及び前記第１の検出手段で検出された
有効ビット長に基づいて、対応するコード番号が読み出
されるコード番号テーブルメモリと、前記エントロピー
符号のうち各コード長における最小の値を有する符号の
コード番号である下限コードポインタを所定の順序で配
列してなる下限コードポインタテーブルが格納され、前
記入力データに同期したタイミングで前記下限コードポ
インタが配列順に読み出される下限コードポインタテー
ブルメモリと、この下限コードポインタテーブルメモリ
から出力される下限コードポインタと前記コード番号テ
ーブルメモリから出力されるコード番号とを大小比較
し、その比較結果に基づいて下限コードポインタテーブ
ルメモリから出力される下限コードポインタの中で最大
のものを取り出す第１の比較手段と、この第１の比較手
段で取り出された下限コードポインタに対応する前記エ
ントロピー符号のコード長を検出する第２の検出手段
と、前記エントロピー符号のうち各コード長における最
小の値を有する符号である下限コードを所定の順序で配
列してなる下限コードテーブルが格納され、前記第２の
検出手段で検出されたコード長に対応する下限コードが
読み出される下限コードテーブルメモリと、この下限コ
ードテーブルメモリから出力される下限コードと下限コ
ードポインタテーブルメモリから出力される下限コード
ポインタとの差分に、前記コード番号テーブルメモリか
ら出力されるコード番号を加算してエントロピー符号化
信号を得る第１の演算手段と、前記第１の検出手段で検
出された非零データの有効ビット長に基づいて、入力デ
ータから非零データの有効ビットを切り出す切り出し手
段と、前記第１の演算手段から出力されるエントロピー
符号化信号に、前記切り出し手段から出力される有効ビ
ットを接合して符号化データを得る合成手段とを備えた
符号化手段と、この符号化手段から出力される符号化データをビット単
位で取り込む取り込み手段と、前記エントロピー符号の
うち各コード長における最大の値を有する符号である上
限コードを所定の順序で配列してなる上限コードテーブ
ルが格納され、前記符号化データのビット長と同じデー
タ長を持つ上限コードが読み出される上限コードテーブ
ルメモリと、この上限コードテーブルメモリから出力さ
れる上限コードと前記取り込み手段で取り込まれた符号
化データとを大小比較し、その比較結果に基づいて前記
符号化データよりも大なる前記上限コードのコード長を
取り出す第２の比較手段と、前記上限コードのコード番
号である上限コードポインタを所定の順序で配列してな
る上限コードポインタテーブルが格納され、前記第２の
比較手段で取り出されたコード長に対応する上限コード
ポインタが読み出される上限コードポインタテーブルメ
モリと、この上限コードポインタテーブルメモリから出
力される上限コードポインタと前記下限コードテーブル
メモリから出力される上限コードとの差分に、前記取り
込み手段で取り込まれた符号化データを加算して、前記
符号化データに含まれるエントロピー符号のコード番号
を得る第２の演算手段と、前記コード番号とそれに対応
する連続する零データの個数及び非零データの有効ビッ
ト長を対応させた逆変換テーブルが格納され、前記第２
の演算手段から出力されるコード番号に対応した零デー
タの個数及び非零データの有効ビット長が読み出される
逆変換テーブルメモリと、この逆変換テーブルメモリか
ら読み出された零データの個数分の零データを発生する
発生手段と、前記逆変換テーブルメモリから読み出され
た非零データの有効ビット長分の符号化データを前記取
り込み手段から抽出する抽出手段とを備えた復号化手段
とを具備し、前記符号化手段に使用されるメモリと前記復号化手段に
使用されるメモリとを、符号化処理時と復号化処理時と
で供用することを特徴とする圧縮符号化復号化装置。