JP2802136B2 - 画像データ符号化方法及び装置 - Google Patents
画像データ符号化方法及び装置Info
- Publication number
- JP2802136B2 JP2802136B2 JP2056002A JP5600290A JP2802136B2 JP 2802136 B2 JP2802136 B2 JP 2802136B2 JP 2056002 A JP2056002 A JP 2056002A JP 5600290 A JP5600290 A JP 5600290A JP 2802136 B2 JP2802136 B2 JP 2802136B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- dct
- address
- zero
- zero coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 ［概要］ 原画像を複数の画素からなるブロックに分割して得ら
れる各ブロック毎に、該ブロック内の画素の階調値を２
次元離散コサイン変換（DCT変換）した後に量子化し、
この量子化計数を符号化して出力する画像データ符号化
方法及び装置に関し、 DCT係数の量子化を高速化することを目的とし、 DCT係数の入力と同時にDCT係数が零か否かを検出して
非零係数のアドレスを保持し、零でないDCT係数に対し
てのみ量子化を行うように構成する。
れる各ブロック毎に、該ブロック内の画素の階調値を２
次元離散コサイン変換（DCT変換）した後に量子化し、
この量子化計数を符号化して出力する画像データ符号化
方法及び装置に関し、 DCT係数の量子化を高速化することを目的とし、 DCT係数の入力と同時にDCT係数が零か否かを検出して
非零係数のアドレスを保持し、零でないDCT係数に対し
てのみ量子化を行うように構成する。
［産業上の利用分野］ 本発明は、多値画像を複数の画素からなるブロックに
分割し、ブロック内の画素を直交変換した後に量子化
し、さらに量子化計数を符号化して出力する画像データ
符号化方法及び装置に関する。
分割し、ブロック内の画素を直交変換した後に量子化
し、さらに量子化計数を符号化して出力する画像データ
符号化方法及び装置に関する。
多値の画像データを高能率で圧縮する画像データ圧縮
方式として、例えば、適応離散コサイン変換符号化方式
（Adaptive Discrete Cosine Trans−form以下「ADCT」
と称する）が知られている。
方式として、例えば、適応離散コサイン変換符号化方式
（Adaptive Discrete Cosine Trans−form以下「ADCT」
と称する）が知られている。
ADCT方式は、画像を８×８画素からなるブロックに分
割し、各ブロックの画信号を２次元離散コサイン変換
（以下、「DCT」を称する）により空間周波数分布の係
数に変換し、視覚に適応した閾値で量子化し、求めた量
子化係数を統計的に求めたハフマン・テーブルにより符
号化するものである。
割し、各ブロックの画信号を２次元離散コサイン変換
（以下、「DCT」を称する）により空間周波数分布の係
数に変換し、視覚に適応した閾値で量子化し、求めた量
子化係数を統計的に求めたハフマン・テーブルにより符
号化するものである。
第６図に示すADCT方式の基本ブロック図に従って、符
号化動作を詳細に説明する。
号化動作を詳細に説明する。
まず画像を第10図に示す８×８画素からなるブロック
に分割し、端子10からDCT変換部12に入力する。DCT変換
部12では、入力された画信号をDCTにより直交変換し
て、第11図に示す空間周波数分布の係数に変換し、線形
量子化部14に出力する。
に分割し、端子10からDCT変換部12に入力する。DCT変換
部12では、入力された画信号をDCTにより直交変換し
て、第11図に示す空間周波数分布の係数に変換し、線形
量子化部14に出力する。
具体的には、第７図に示すように、端子48より入力さ
れた画信号は１次元DCT変換部50で１次元DCT変換され、
転置部52でブロック内の係数の行と列を入れ換え（転
置）、１次元DCT変換部54に出力される。一次元DCT変換
部54では、１次元DCT変換部50と同様に１次元DCT変換さ
れ、転置部56に出力する。転置部56では、転置部52と同
様の転置処理を行い端子58に出力する。
れた画信号は１次元DCT変換部50で１次元DCT変換され、
転置部52でブロック内の係数の行と列を入れ換え（転
置）、１次元DCT変換部54に出力される。一次元DCT変換
部54では、１次元DCT変換部50と同様に１次元DCT変換さ
れ、転置部56に出力する。転置部56では、転置部52と同
様の転置処理を行い端子58に出力する。
このように、画像データの全ブロックについてDCT変
換処理を行うことでDCT係数に変換される。線形量子化
部14では、入力されたDCT係数を、視覚実験により決め
られた第12図に示す閾値で構成する量子化マトリクス16
により線形量子化する。この結果を第13図に示す。
換処理を行うことでDCT係数に変換される。線形量子化
部14では、入力されたDCT係数を、視覚実験により決め
られた第12図に示す閾値で構成する量子化マトリクス16
により線形量子化する。この結果を第13図に示す。
この13図に示す量子化係数は、閾値より小さい値のDC
T係数は０となり、DC成分とわずかのAC成分のみが値を
持つ量子化数として生成される。
T係数は０となり、DC成分とわずかのAC成分のみが値を
持つ量子化数として生成される。
２次元的に配列された量子化係数は、第14図に示すジ
グザグスキャンと呼ばれる走査順序に従って１次元に変
換され、可変長符号化部18に入力される。可変長符号化
部18は、各ブロック先頭のDC成分と前ブロックのDC成分
との差分を可変長符号化する。AC成分については、有効
係数（値が０でない係数）の値（以下「インデックス」
と称する）とインデックスまでの無効係数（値が０の係
数）のランの長さ（以下「ラン」と称する）を、ブロッ
ク毎に可変長符号化する。更にDC,AC各成分は、画像毎
の統計量をもとに作成するハフマン・テーブルで構成す
る符号表20を用いて符号化され、得られた符号データは
順次、端子22より出力される。
グザグスキャンと呼ばれる走査順序に従って１次元に変
換され、可変長符号化部18に入力される。可変長符号化
部18は、各ブロック先頭のDC成分と前ブロックのDC成分
との差分を可変長符号化する。AC成分については、有効
係数（値が０でない係数）の値（以下「インデックス」
と称する）とインデックスまでの無効係数（値が０の係
数）のランの長さ（以下「ラン」と称する）を、ブロッ
ク毎に可変長符号化する。更にDC,AC各成分は、画像毎
の統計量をもとに作成するハフマン・テーブルで構成す
る符号表20を用いて符号化され、得られた符号データは
順次、端子22より出力される。
一方、符号化データは以下の方法により画像に復元さ
れる。
れる。
第８図にADCTの復元回路のブロック図を示す。また、
第９図に２次元逆DCT変換部のブロック図を示す。
第９図に２次元逆DCT変換部のブロック図を示す。
第８図において、端子60から入力された符号データ
は、可変長複号部62に入力される。可変長復号部62で
は、第６図の符号表20のハフマン・テーブルと逆のテー
ブルで構成する復号表64により、入力された符号データ
をインデックスとランの固定長データに複号し、逆量子
部66に出力する。逆量子部66は、量子化マトリクス16の
各々で乗算することにより、入力された量子化係数を逆
量子化してDCT係数を復元し、２次元逆DCT変換部70に出
力する。２次元逆DCT変換部70は、入力されたDCT係数を
逆DCT変換により直交変換し、空間周波数分布の係数を
画信号に変換する。
は、可変長複号部62に入力される。可変長復号部62で
は、第６図の符号表20のハフマン・テーブルと逆のテー
ブルで構成する復号表64により、入力された符号データ
をインデックスとランの固定長データに複号し、逆量子
部66に出力する。逆量子部66は、量子化マトリクス16の
各々で乗算することにより、入力された量子化係数を逆
量子化してDCT係数を復元し、２次元逆DCT変換部70に出
力する。２次元逆DCT変換部70は、入力されたDCT係数を
逆DCT変換により直交変換し、空間周波数分布の係数を
画信号に変換する。
具体的には、第９図に示すように、端子74より入力さ
れたDCT係数は１次元逆DCT変換部76で１次元逆DCT変換
され、転置部78に出力される。転置部78は、１ブロック
内の係数の行と列を入れ換えて１次元逆DCT変換部80に
出力する。１次元逆DCT変換部80は、入力された転置後
の係数を再び１次元逆DCT変換し、転置部82に出力す
る。転置部82は、転置部78と同様に再度１ブロック内の
係数の行と列を入れ変え、得られた信号を端子84から出
力することにより、画像が復元される。
れたDCT係数は１次元逆DCT変換部76で１次元逆DCT変換
され、転置部78に出力される。転置部78は、１ブロック
内の係数の行と列を入れ換えて１次元逆DCT変換部80に
出力する。１次元逆DCT変換部80は、入力された転置後
の係数を再び１次元逆DCT変換し、転置部82に出力す
る。転置部82は、転置部78と同様に再度１ブロック内の
係数の行と列を入れ変え、得られた信号を端子84から出
力することにより、画像が復元される。
［従来の技術］ ADCT方式において、量子化係数は、DCT係数を量子化
閾値で量子化することで求まる。
閾値で量子化することで求まる。
第15図に従来の線形量子化回路の構成例を示す。
第15図において、端子86より入力されるDCT係数は、D
CT係数入力部24に保持される。DCT係数入力部24は、タ
イミング制御部28からのデータ読出し信号（RED）に従
って、入力されたDCT係数を１画素毎に順次、量子化部
（除去部）32に出力する。また、量子化閾値保持部34は
同様にタイミング制御部28からのデータ読出し信号（RE
D）に従って、保持している各画素に対応した量子化閾
値に順次、量子化部32に出力する。量子化部32は、入力
された各画素のDCT係数を量子化閾値で量子化（除算）
し、結果を量子化係数（QUD）としてラッチ部38に出力
する。タイミング制御部28は、量子化部32のアクセス時
間を計算し、ラッチ部38にデータのラッチ信号（LAT）
を発生する。このラッチ信号（LAT）によりラッチ部38
に量子化係数がラッチされ、端子88から出力される。
CT係数入力部24に保持される。DCT係数入力部24は、タ
イミング制御部28からのデータ読出し信号（RED）に従
って、入力されたDCT係数を１画素毎に順次、量子化部
（除去部）32に出力する。また、量子化閾値保持部34は
同様にタイミング制御部28からのデータ読出し信号（RE
D）に従って、保持している各画素に対応した量子化閾
値に順次、量子化部32に出力する。量子化部32は、入力
された各画素のDCT係数を量子化閾値で量子化（除算）
し、結果を量子化係数（QUD）としてラッチ部38に出力
する。タイミング制御部28は、量子化部32のアクセス時
間を計算し、ラッチ部38にデータのラッチ信号（LAT）
を発生する。このラッチ信号（LAT）によりラッチ部38
に量子化係数がラッチされ、端子88から出力される。
１画素分のDCT係数の量子化が終了したら、タイミン
グ制御部28は、DCT係数入力部24と量子化閾保持部34に
次の画素のDCT係数と量子化閾値の読出しを指示４し、
次の画素のDCT係数の量子化を行う。
グ制御部28は、DCT係数入力部24と量子化閾保持部34に
次の画素のDCT係数と量子化閾値の読出しを指示４し、
次の画素のDCT係数の量子化を行う。
このようにDCT係数入力部24に保持されているDCT係数
を１画素単位で読出し、量子化閾値保持部34に保持され
ている量子化閾値で除算して、その結果を対象画素の量
子化係数として出力する処理を１画素毎に、ブロック単
位に１画面分繰り返すことにより、１画面分のDCT係数
が量子化される。
を１画素単位で読出し、量子化閾値保持部34に保持され
ている量子化閾値で除算して、その結果を対象画素の量
子化係数として出力する処理を１画素毎に、ブロック単
位に１画面分繰り返すことにより、１画面分のDCT係数
が量子化される。
［発明が解決しようとする問題点］ しかしながら、このような従来方式にあっては、DCT
係数を量子化する際に、全ての画素のDCT係数を量子化
閾値で除算していたため、高速化が困難であるという問
題があった。即ち、DCT係数を量子化する場合、一般に
除算器のアクセス速度は遅く、また、除算器をROM等の
メモリで構成した場合でも、除算に必要な信号のビット
数が多いためメモリの容量が大きく、メモリのアクセス
速度で量子化速度が決定されるため、高速化が困難であ
るという問題があった。
係数を量子化する際に、全ての画素のDCT係数を量子化
閾値で除算していたため、高速化が困難であるという問
題があった。即ち、DCT係数を量子化する場合、一般に
除算器のアクセス速度は遅く、また、除算器をROM等の
メモリで構成した場合でも、除算に必要な信号のビット
数が多いためメモリの容量が大きく、メモリのアクセス
速度で量子化速度が決定されるため、高速化が困難であ
るという問題があった。
本発明の目的は、このような従来の問題に鑑みてなさ
れたもので、DCT係数の量子化を高速化できる画素デー
タ符号化方法及び装置を提供することを目的とする。
れたもので、DCT係数の量子化を高速化できる画素デー
タ符号化方法及び装置を提供することを目的とする。
［問題点を解決するための手段］ 第１図は本発明の原理説明図である。
本発明の原理を装置を中心に説明すると次のようにな
る。
る。
まず本発明は、原画像をそれぞれが複数の画素からな
る複数のブロックに分割して得られる各ブロック毎に、
該ブロック内の前記複数の画素の階調値を２次元離散コ
サイン変換（DCT変換）して得られたDCT係数を量子化
し、該量子化係数を符号化して出力する画像データ符号
化装置を対象とする。
る複数のブロックに分割して得られる各ブロック毎に、
該ブロック内の前記複数の画素の階調値を２次元離散コ
サイン変換（DCT変換）して得られたDCT係数を量子化
し、該量子化係数を符号化して出力する画像データ符号
化装置を対象とする。
このような画像データ符号化装置につき本発明にあっ
ては、DCT変換後のDCT係数を一時的に保持するDCT係数
保持手段100と、前記DCT係数の内、零でない係数として
の非零係数（第１図（ｂ）の網掛け部分を除いた係数）
を検出する非零係数検出手段200と、非零形成検出手段2
00で検出された非零係数のブロック内でのアドレスを保
持する非零係数アドレス保持手段300と、非零係数アド
レス保持手段300に保持された非零係数アドレスのDCT係
数のみをDCT係数保持手段100から読出して量子化係数を
算出する量子化手段400とを具備し、非零係数アドレス
保持手段200に保持した非零係数アドレスと量子化手段4
00で算出した量子化係数を一組にして出力するように構
成する。
ては、DCT変換後のDCT係数を一時的に保持するDCT係数
保持手段100と、前記DCT係数の内、零でない係数として
の非零係数（第１図（ｂ）の網掛け部分を除いた係数）
を検出する非零係数検出手段200と、非零形成検出手段2
00で検出された非零係数のブロック内でのアドレスを保
持する非零係数アドレス保持手段300と、非零係数アド
レス保持手段300に保持された非零係数アドレスのDCT係
数のみをDCT係数保持手段100から読出して量子化係数を
算出する量子化手段400とを具備し、非零係数アドレス
保持手段200に保持した非零係数アドレスと量子化手段4
00で算出した量子化係数を一組にして出力するように構
成する。
ここで非零係数検出手段200による非零係数の検出
は、DCT係数保持手段100へのDCT係数の格納処理と同時
に行う。
は、DCT係数保持手段100へのDCT係数の格納処理と同時
に行う。
また非零係数アドレス保持手段300は、非零係数検出
手段200によ零でないことを検出したDCT係数のみを保持
する。
手段200によ零でないことを検出したDCT係数のみを保持
する。
更に量子化手段400は、非零係数アドレス保持手段300
に保持された非零係数アドレスに対応するDCT係数に対
してのみ量子化係数を算出する。
に保持された非零係数アドレスに対応するDCT係数に対
してのみ量子化係数を算出する。
更にまた、非零係数アドレス保持手段300は、非零係
数検出手段200による非零係数の検出時に該非零係数の
検出の順番をアドレスポインタとして非零係数アドレス
を格納するメモリテーブルと非零係数の検出個数を係数
する係数手段を備え、量子化手段400による量子化係数
の算出時には、前記係数手段の検出個数に達するまでの
計数動作を行い、該係数動作の各係数異に前記アドレス
テーブルをアクセスして対応する非零アドレスを読出す
ように構成する。
数検出手段200による非零係数の検出時に該非零係数の
検出の順番をアドレスポインタとして非零係数アドレス
を格納するメモリテーブルと非零係数の検出個数を係数
する係数手段を備え、量子化手段400による量子化係数
の算出時には、前記係数手段の検出個数に達するまでの
計数動作を行い、該係数動作の各係数異に前記アドレス
テーブルをアクセスして対応する非零アドレスを読出す
ように構成する。
［作用］ このような構成を備えた本発明の画像データ符号化方
法及び装置によれば、零でないDCT係数の個数は少な
く、またDCT係数が零の場合は量子化処理は不要である
という事実に基づき、例えば、第１図（ｂ）に示すDCT
係数の場合、64個のDCT係数のうち非零係数は28個であ
り、全体の44％に過ぎず、従って、本発明により２倍以
上の高速化が期待できる。
法及び装置によれば、零でないDCT係数の個数は少な
く、またDCT係数が零の場合は量子化処理は不要である
という事実に基づき、例えば、第１図（ｂ）に示すDCT
係数の場合、64個のDCT係数のうち非零係数は28個であ
り、全体の44％に過ぎず、従って、本発明により２倍以
上の高速化が期待できる。
［実施例］ 第２図は本発明のADCT方式用いる線形量子化回路の一
実施例を示した実施例構成図である。
実施例を示した実施例構成図である。
第２図において、DCT係数入力部24、除算部32、量子
化閾値保持部34及びラッチ部38は第15図と同じであり、
これに加えて本発明にあっては、新たに非零係数アドレ
ス検出部26、量子化処理済個数発生部30及びラッチ部36
が設けられる。検出タイミング制御部28はこれらの回路
部を動作させる制御信号を出力する。
化閾値保持部34及びラッチ部38は第15図と同じであり、
これに加えて本発明にあっては、新たに非零係数アドレ
ス検出部26、量子化処理済個数発生部30及びラッチ部36
が設けられる。検出タイミング制御部28はこれらの回路
部を動作させる制御信号を出力する。
勿論、本発明のADCT方式の全体構成は、第６図のブロ
ック図と同じになる。
ック図と同じになる。
第３図は第２図に示した非零係数アドレス検出部26の
一実施例を示た実施例構成図であり、DCT係数入力部24
及び検出タイミング制御部28を併せて示している。
一実施例を示た実施例構成図であり、DCT係数入力部24
及び検出タイミング制御部28を併せて示している。
第３図において、非零係数アドレス検出部26は、ジグ
ザグアドレス発生部40、零検出器42、及び非零係数アド
レス保持部44で構成される。
ザグアドレス発生部40、零検出器42、及び非零係数アド
レス保持部44で構成される。
その構成を作用と共に説明すると、まずDCT係数の量
子化に先立ち、検出タイミング制御部28より出力された
読出し信号REDに従って、ジグザグアドレス発生部４か
ら走査アドレスがDCT変換部12（第６図参照）、DCT係数
入力部24,および非零係数アドレス保持部44に出力され
る。ジグザグアドレス発生部40からの走査アドレスに従
ってDCT変換部12から読出されたDCT係数は、端子25より
入力される。入力されたDCT係数はDCT係数入力部24に走
査アドレスに従って保持されると共に、零検出器42に入
力される。零検出器42は入力されたDCT係数が“0"か否
かを判別し、判別信号ZEROを検出タイミング制御部28に
転送する。DCT係数が零でなかった場合、タイミング制
御部28は非零係数アドレス保持部44にラッチ信号LATを
送る。非零係数アドレス保持部44はラッチ信号LATを受
信すると、そのときジグザグアドレス発生部40で発生し
た走査アドレスをメモリの格納すると共に、メモリの格
納アドレスを更新する。また、格納したアドレスの数を
計数するカウンタNUM、即ち零でない非零係数の検出個
数を係数するカウンタを１つインクリメントし、計数値
NUMを検出タイミング制御部28に送出する。
子化に先立ち、検出タイミング制御部28より出力された
読出し信号REDに従って、ジグザグアドレス発生部４か
ら走査アドレスがDCT変換部12（第６図参照）、DCT係数
入力部24,および非零係数アドレス保持部44に出力され
る。ジグザグアドレス発生部40からの走査アドレスに従
ってDCT変換部12から読出されたDCT係数は、端子25より
入力される。入力されたDCT係数はDCT係数入力部24に走
査アドレスに従って保持されると共に、零検出器42に入
力される。零検出器42は入力されたDCT係数が“0"か否
かを判別し、判別信号ZEROを検出タイミング制御部28に
転送する。DCT係数が零でなかった場合、タイミング制
御部28は非零係数アドレス保持部44にラッチ信号LATを
送る。非零係数アドレス保持部44はラッチ信号LATを受
信すると、そのときジグザグアドレス発生部40で発生し
た走査アドレスをメモリの格納すると共に、メモリの格
納アドレスを更新する。また、格納したアドレスの数を
計数するカウンタNUM、即ち零でない非零係数の検出個
数を係数するカウンタを１つインクリメントし、計数値
NUMを検出タイミング制御部28に送出する。
尚、カウンタNUMはブロックの処理開始時にゼロにリ
セットしている。
セットしている。
DCT係数が零の場合、検出タイミング制御部28は非零
係数アドレス保持部44へのラッチ信号LATの送出は行わ
ない。
係数アドレス保持部44へのラッチ信号LATの送出は行わ
ない。
このようなDCT係数に対する非零係数の検出処理は、
１ブロックを構成する64個のDCT係数に対して同様の処
理を繰り返し、64個のDCT係数をDCT係数入力部３に格納
すると共に、全ての非零係数アドレスを非零係数アドレ
ス保持部44に保持する。以上の処理の間、検出タイミン
グ制御部28は非零係数アドレスのセットモードである旨
をSET信号により非零係数アドレス保持部44に通知して
いる。
１ブロックを構成する64個のDCT係数に対して同様の処
理を繰り返し、64個のDCT係数をDCT係数入力部３に格納
すると共に、全ての非零係数アドレスを非零係数アドレ
ス保持部44に保持する。以上の処理の間、検出タイミン
グ制御部28は非零係数アドレスのセットモードである旨
をSET信号により非零係数アドレス保持部44に通知して
いる。
第４図は第３図で64個のDCT係数に対する処理が終了
した時の非零係数アドレス保持部44における非零係数ア
ドレスの保持状態を示したメモリテーブル46の説明図で
ある。
した時の非零係数アドレス保持部44における非零係数ア
ドレスの保持状態を示したメモリテーブル46の説明図で
ある。
第４図において、メモリテーブル46のアドレスは非零
係数の検出回路を係数しているカウンタNUMの計数値で
指定され、指定されたアドレスに非零係数アドレス、即
ちジグザグ走査アドレスが格納される。例えば第５図
（ａ）に示す本発明が有効な画像データの場合、DCT変
換により同図（ｂ）に示すDCT係数が得られる。第５図
（ｂ）のDCT係数の内、網掛け部分で示す係数は全てゼ
ロであり、網掛け以外の部分のDCT係数が非零係数とし
て検出され、そのジグザグ走査アドレスがデータとして
メモリテーブル46に格納される。
係数の検出回路を係数しているカウンタNUMの計数値で
指定され、指定されたアドレスに非零係数アドレス、即
ちジグザグ走査アドレスが格納される。例えば第５図
（ａ）に示す本発明が有効な画像データの場合、DCT変
換により同図（ｂ）に示すDCT係数が得られる。第５図
（ｂ）のDCT係数の内、網掛け部分で示す係数は全てゼ
ロであり、網掛け以外の部分のDCT係数が非零係数とし
て検出され、そのジグザグ走査アドレスがデータとして
メモリテーブル46に格納される。
第５図（ｂ）にの場合、非零係数の数は64個の内の28
個であり、１ブロックの処理を終了した際に、非零係数
の検出個数を示すカウンタ値NUMは、 NUM＝28 となり、NUMで指定されるアドレスに対応するジグザグ
走査アドレスの値がデータとして格納される。
個であり、１ブロックの処理を終了した際に、非零係数
の検出個数を示すカウンタ値NUMは、 NUM＝28 となり、NUMで指定されるアドレスに対応するジグザグ
走査アドレスの値がデータとして格納される。
次に第２図に示す線形量子化回路の構成を作用と共に
説明する。
説明する。
まず１ブロックのDCT係数の量子化に先立ち、第３図
に具体的に示した非零係数アドレス検出部部26により、
入力するDCT係数の中から非零係数を検出して非零係数
アドレスを保持し、且つ非零係数の検出回数NUMを計数
する処理がDCT計数入力部24に対する入力と同時に行わ
れる。
に具体的に示した非零係数アドレス検出部部26により、
入力するDCT係数の中から非零係数を検出して非零係数
アドレスを保持し、且つ非零係数の検出回数NUMを計数
する処理がDCT計数入力部24に対する入力と同時に行わ
れる。
非零計数アドレス検出部26の処理が終了すると、検出
タイミング制御部28は非零計数アドレス保持部28から送
出される非零係数の検出個数NUMに基づいてデータ読出
し信号REDを量子化処理済個数発生部10に送出する。量
子化処理済個数発生部10はデータ読出信号REDの発生回
数をゼロから順次計数し、計数結果をアドレスポインタ
として非零計数アドレス検出部26に設けた第３図の非零
係数アドレス保持部22に出力する。
タイミング制御部28は非零計数アドレス保持部28から送
出される非零係数の検出個数NUMに基づいてデータ読出
し信号REDを量子化処理済個数発生部10に送出する。量
子化処理済個数発生部10はデータ読出信号REDの発生回
数をゼロから順次計数し、計数結果をアドレスポインタ
として非零計数アドレス検出部26に設けた第３図の非零
係数アドレス保持部22に出力する。
第３図の非零係数アドレス保持部22では、量子化処理
済個数発生部30からの係数結果をアドレスポインタとし
て第４図に示したメモリテーブルをアクセスし、保持さ
れた非零係数アドレス、即ちジグザグ走査アドレスを読
出してDCT係数入力部24,量子化閾値保持部34,及びラッ
チ部36の各々に送出する。
済個数発生部30からの係数結果をアドレスポインタとし
て第４図に示したメモリテーブルをアクセスし、保持さ
れた非零係数アドレス、即ちジグザグ走査アドレスを読
出してDCT係数入力部24,量子化閾値保持部34,及びラッ
チ部36の各々に送出する。
非零係数アドレス検出部26からの非零係数アドレスの
送出を受けたDCT係数入力部24及び量子化閾値保持部34
は、格納されたDCT係数及び量子化閾値を量子化部とし
ての除算部32に送出し、DCT係数を量子化閾値で除算す
る。除算部32の算出結果は量子化係数QUDとしてラッチ
部38に出力される。このとき検出タイミング制御部28は
ラッチ部36及びラッチ部38にデータのラッチ信号LATを
送出する。このラッチ信号LATにより、ラッチ部36に非
零係数アドレスNZAがラッチされ、同時にラッチ部38に
量子化係数QUDがラッチされ、端子35及び端子45から出
力される。
送出を受けたDCT係数入力部24及び量子化閾値保持部34
は、格納されたDCT係数及び量子化閾値を量子化部とし
ての除算部32に送出し、DCT係数を量子化閾値で除算す
る。除算部32の算出結果は量子化係数QUDとしてラッチ
部38に出力される。このとき検出タイミング制御部28は
ラッチ部36及びラッチ部38にデータのラッチ信号LATを
送出する。このラッチ信号LATにより、ラッチ部36に非
零係数アドレスNZAがラッチされ、同時にラッチ部38に
量子化係数QUDがラッチされ、端子35及び端子45から出
力される。
以上の処理によりDCT係数１個分の量子化が終了す
る。以後、非零係数アドレス保持部44で検出された非零
係数の検出個数NUMの回数だけ、上記の処理が繰り返さ
れる。このように量子化処理を１ブロック単位に１画面
分繰り返すことにより、１画面分のDCT係数が量子化さ
れる。
る。以後、非零係数アドレス保持部44で検出された非零
係数の検出個数NUMの回数だけ、上記の処理が繰り返さ
れる。このように量子化処理を１ブロック単位に１画面
分繰り返すことにより、１画面分のDCT係数が量子化さ
れる。
尚、上記の実施例ではDCT係数入力部24に入力した全
てのDCT係数を保持しているが、本発明の他の実施例と
しては、入力されたDCT係数が零検出器42により零でな
いことを検出された場合にのみ、DCT係数入力部24に保
持する構成とすることができる。この場合、量子化段階
におけるDCT係数入力部24の読出アドレスは、量子化処
理済個数発生部10の計数結果となる。
てのDCT係数を保持しているが、本発明の他の実施例と
しては、入力されたDCT係数が零検出器42により零でな
いことを検出された場合にのみ、DCT係数入力部24に保
持する構成とすることができる。この場合、量子化段階
におけるDCT係数入力部24の読出アドレスは、量子化処
理済個数発生部10の計数結果となる。
［発明の効果］ 以上説明したように本発明によれば、原画像から分割
された複数画素でなる複数ブロック毎に、DCT係数が零
とならない非零係数のアドレスを予め求め、非零係数に
対してのみ量子化のための除算を行うことで、効率よく
高速に量子化処理を行うことができる。
された複数画素でなる複数ブロック毎に、DCT係数が零
とならない非零係数のアドレスを予め求め、非零係数に
対してのみ量子化のための除算を行うことで、効率よく
高速に量子化処理を行うことができる。
第１図は本発明の原理説明図； 第２図は本発明に係る線形量子化回路の実施例構成図； 第３図は第２図の線形量子化回路に用いられた非零係数
アドレス検出部の実施例構成図； 第４図は第３図の非零係数アドレス保持部のメモリテー
ブル説明図； 第５図は本発明の処理における原画像データ及びDCT係
数を示した説明図； 第６図はADCT方式の符号化回路のブロック図、 第７図は第６図の２次元DCT変換部のブロック図； 第８図はADCT方式の復元回路のブロック図； 第９図は第８図の２次元逆DCT変換部のブロック図； 第10図は１ブロックの原画像信号の例を示した説明図； 第11図は第10図の画像信号をDCT変換したときのDCT係数
説明図； 第12図は視覚に適応したDCT係数に対する閾値説明図； 第13図は第12図の閾値を用いて第10図のDCT係数を量子
化したときの量子化係数説明図； 第14図はジグザグアドレスによる量子化走査順序を示す
説明図； 第15図は従来の線形量子化回路のブロック図である。 図中： 12:2次元DCT変換部 14:線形量子化部 16:量子化マトリクス 18:可変長符号化部 20:符号表 24;DCT係数入力部 26:非零係数アドレス検出部 28:タイミング制御部 30:量子化処理済み個数発生部 32:除算部（量子化部） 34:量子化示威地保持部 36,38:ラッチ部 40;ジグザグアドレス発生部 42;零検出器 44:非零係数アドレス保持部
アドレス検出部の実施例構成図； 第４図は第３図の非零係数アドレス保持部のメモリテー
ブル説明図； 第５図は本発明の処理における原画像データ及びDCT係
数を示した説明図； 第６図はADCT方式の符号化回路のブロック図、 第７図は第６図の２次元DCT変換部のブロック図； 第８図はADCT方式の復元回路のブロック図； 第９図は第８図の２次元逆DCT変換部のブロック図； 第10図は１ブロックの原画像信号の例を示した説明図； 第11図は第10図の画像信号をDCT変換したときのDCT係数
説明図； 第12図は視覚に適応したDCT係数に対する閾値説明図； 第13図は第12図の閾値を用いて第10図のDCT係数を量子
化したときの量子化係数説明図； 第14図はジグザグアドレスによる量子化走査順序を示す
説明図； 第15図は従来の線形量子化回路のブロック図である。 図中： 12:2次元DCT変換部 14:線形量子化部 16:量子化マトリクス 18:可変長符号化部 20:符号表 24;DCT係数入力部 26:非零係数アドレス検出部 28:タイミング制御部 30:量子化処理済み個数発生部 32:除算部（量子化部） 34:量子化示威地保持部 36,38:ラッチ部 40;ジグザグアドレス発生部 42;零検出器 44:非零係数アドレス保持部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 - 1/419
Claims (9)
- 【請求項１】原画像をそれぞれが複数の画素からなる複
数のブロックに分割して得られる各ブロック毎に、該ブ
ロック内の前記複数の画素の階調値を２次元離散コサイ
ン変換して得られたDCT係数を量子化し、該量子化係数
を符号化して出力する画像データ符号化方法に於いて、 前記２次元離散コサイン変換後のDCT係数を一次的に保
持する第１過程と； 前記第１過程で得られたDCT係数の内、零でない係数と
しての非零係数のブロック内でのアドレスを示す非零係
数アドレスを検出する第２過程と； 前記第２過程で検出された非零係数アドレスを保持する
第３過程と； 前記第３過程で保持された非零係数アドレスに対しての
み前記第１過程で保持されたDCT係数を読出して量子化
係数を算出する第４過程と； を具備したことを特徴とする画像データ符号化方法。 - 【請求項２】請求項１記載の画像データ符号化方法に於
いて、 前記第２過程における非零係数アドレスの検出は、ブロ
ック内のDCT係数を低次さら高次にジグザグ走査して検
出することを特徴とする画像データ符号化方法。 - 【請求項３】請求項１記載の画像データ符号化方法に於
いて、 前記第１過程のDCT係数の保持と前記第２過程の非零係
数の検出を、同時に行うことを特徴とする画像データ符
号化方法。 - 【請求項４】請求項１記載の画像データ符号化方法に於
いて、 前記第４過程で算出された量子化係数に、前記過程で保
持した対応する非零係数アドレスを付加して出力するこ
とを特徴とする画像データ符号化方法。 - 【請求項５】原画像をそれぞれが複数の画素からなる複
数のブロックに分割して得られる各ブロック毎に、該ブ
ロック内の前記複数の画素の階調値を２次元離散コサイ
ン変換して得られたDCT係数を量子化し、該量子化係数
を符号化して出力する画像データ符号化装置に於いて、 DCT変換後のDCT係数を一時的に保持すDCT係数保持手段
（100）と； 前記DCT係数の内、零でない係数としての非零係数を検
出する非零係数検出手段（200）と； 該非零係数検出手段（200）で検出された非零係数のブ
ロック内でのアドレスを保持する非零係数アドレス保持
手段（300）と； 前記非零係数アドレス保持手段（300）に保持されたDCT
係数のみを前記DCT係数保持手段（300）から読出して量
子化係数を算出する量子化手段（400）と； を具備し、前記非零係数アドレス保持手段（300）から
読出された非零係数アドレスと前記量子化手段（400）
で算出された量子化係数を一組にして出力することを特
徴とする画像データ符号化装置。 - 【請求項６】請求項５記載の画像データ符号化装置に於
いて、 前記非零係数検出手段（200）による非零係数の検出
は、前記DCT係数保持手段（100）へのDCT係数格納処理
と同時に行うことを特徴とする画像データ符号化装置。 - 【請求項７】請求項５記載の画像データ符号化装置に於
いて、 前記非零係数アドレス保持手段（300）は、前記非零係
数検出手段（200）により零でないことを検出したDCT係
数のみを保持することを特徴とする画像データ符号化装
置。 - 【請求項８】請求項５記載の画像データ符号化装置に於
いて、 前記量子化手段（400）は、前記非零係数アドレス保持
手段（300）に保持された非零係数アドレスに対応するD
CT係数に対してのみ量子化係数を算出することを特徴と
する画像データ符号化装置。 - 【請求項９】請求項５記載の画像データ符号化装置に於
いて、 前記非零係数アドレス保持手段（300）は、前記非零係
数検出手段（200）で検出された非零係数のブロック内
のアドレスを検出の順番をアドレスポインタとして格納
するメモリテーブルと非零係数の検出個数を計数する計
数手段を備え、 前記量子化手段（400）による量子化係数の算出時に
は、前記計数手段の検出個数に達するまでの計数動作を
行い、該計数動作の各計数値毎に前記アドレステーブル
をアクセスして対応する非零アドレスを読出すことを特
徴とする画像データ符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056002A JP2802136B2 (ja) | 1990-03-07 | 1990-03-07 | 画像データ符号化方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056002A JP2802136B2 (ja) | 1990-03-07 | 1990-03-07 | 画像データ符号化方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03258080A JPH03258080A (ja) | 1991-11-18 |
| JP2802136B2 true JP2802136B2 (ja) | 1998-09-24 |
Family
ID=13014865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2056002A Expired - Lifetime JP2802136B2 (ja) | 1990-03-07 | 1990-03-07 | 画像データ符号化方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802136B2 (ja) |
-
1990
- 1990-03-07 JP JP2056002A patent/JP2802136B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03258080A (ja) | 1991-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643408B2 (en) | Image coding and decoding apparatus, method of image coding and decoding, and recording medium for recording program for image coding and decoding | |
| JP3447771B2 (ja) | 画像データの符号化方法及び復元方法並びに装置 | |
| JPH08116447A (ja) | 画像信号の符号化装置 | |
| JPH07184057A (ja) | 最小圧縮比のａｄｃｔ圧縮方法 | |
| JPH0832037B2 (ja) | 画像データ圧縮装置 | |
| JPH07123269A (ja) | 画像信号の符号化装置 | |
| JP2625012B2 (ja) | 画像信号圧縮符号化装置 | |
| JP2839943B2 (ja) | 画像データ復元方法及び装置 | |
| JP3105906B2 (ja) | 画像処理装置 | |
| JP3217507B2 (ja) | 画像圧縮装置 | |
| JPH04229382A (ja) | ディジタル画像データの解像度交換装置 | |
| JP2802136B2 (ja) | 画像データ符号化方法及び装置 | |
| JP2871139B2 (ja) | 画像デ―タの符号化装置および復号化装置 | |
| JP2841197B2 (ja) | 階調画像データの圧縮方法 | |
| JPH04220081A (ja) | 画像データ復元方法及び装置 | |
| JP2887843B2 (ja) | 画像データ復元方法および装置 | |
| JP3049265B2 (ja) | 画像データ符号化回路 | |
| JPH0711832B2 (ja) | 高能率画像符号化装置 | |
| JP3132171B2 (ja) | 縮小画像の復号装置 | |
| JP2511669B2 (ja) | 階調画像デ−タの圧縮装置 | |
| JPH02104180A (ja) | 画像データ圧縮処理方法および装置 | |
| JP3017334B2 (ja) | 画像データ符号化方法及び装置 | |
| JP2937455B2 (ja) | 画像データ圧縮装置および画像データ復元装置 | |
| JP3200073B2 (ja) | 画像処理装置 | |
| JP3011811B2 (ja) | 画像データの可変長符号の復号装置 |