JP2753091B2

JP2753091B2 - 画像データ伸張回路

Info

Publication number: JP2753091B2
Application number: JP2001084A
Authority: JP
Inventors: 弘文阪上; 正文田中; 英一前田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1990-01-09
Filing date: 1990-01-09
Publication date: 1998-05-18
Anticipated expiration: 2013-05-18
Also published as: JPH03207166A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は静止画像データを圧縮して伝送または記録
した後、この圧縮した画像データを伸張する画像データ
伸張回路に関する。

〔従来の技術〕

自然画符号化方式の標準化を図るために“Baseline S
ystem"や“Extended System"等の各種国際標準化方式が
提案されている。

第３図は国際標準化方式のうちの“Baseline System"
の処理手順を示す概略図である。このシステムは一枚の
入力画像を１ブロック８×８画素からなる複数のブロッ
クに分割し、各ブロック毎に離散コサイン変換（DCT:Di
screte Cosine Transform）を行い（処理P1）、得られ
るDCT計数を８×８個の閾値からなる量子化マトリクス
の各閾値によって除算することで量子化を行う（処理P
2）。第４図および第５図は輝度信号用および色差信号
用の量子化マトリクスの各閾値の一例である。

量子化されたDCT係数のDC成分は前のブロックで量子
化されたDC成分と差分が取られ、その差分のビット数が
ハフマン符号化される。AC成分はブロック内でジグザグ
スキャンされて一次元の数列に変換されたのち、連続す
る零（無効係数）の個数と有効係数のビット数とで２次
元のハフマン符号化が行われる（処理P3およびP4）。第
６図はジグザグスキャンのテーブルの一例である。

なお、処理P2における量子化の際には、量子化マトリ
クスの各閾値に対してある係数（スケールファクタ）を
乗算したのち量子化を行う。このスケールファクタは圧
縮する画像の画質および圧縮率を調整するために使用さ
れる。

また、処理P4におけるハフマン符号化はDC成分および
AC成分共に量子化された係数値そのものを使用せず、そ
の値を表現するのに必要なビット数がハフマン符号化の
対象とする。そしてハフマン符号とは別にそのビットデ
ータが付加データとして付け加えられる。例えば、量子
化される係数が10進数で「３」とした場合、２進数で表
現すると“000…011"となるが、これを表現するのに必
要なビット数２がこの値を代表する値としてハフマン符
号化される。そして、付加データとして２ビットのみの
データ“11"が付け加えられる。

量子化された係数が負の場合は付加データから「１」
を引いたデータが付加される。例えば、量子化された係
数が10進数で「−２」とした場合、２進数（２の補数表
示）で表現すると“111…110"となり、下２ビットが付
加ビットとなるが、“10"から「１」を引いた“01"が付
加データとして付加される。こうすることにより、量子
化された係数が正のときは付加データは１で始まり、負
であれば０で始まることになり、正負の判別が容易に行
える。

こうして圧縮されたデータは、処理P1〜P4とは逆の処
理によって伸張される。すなわち、処理P5におけるハフ
マン復号化、処理P6におけるDC成分およびAC成分の復号
化、処理P7における逆量子化および処理P8における逆DC
T（IDCT）である。

〔発明が解決しようとする課題〕

ところで、前述した“Baseline System"による画像デ
ータの圧縮・伸張処理は、まだコンピュータ・シミュレ
ーションによるアルゴリズムが検討されている段階で、
DSP（Digital Signal Processor）を使用してハードウ
ェア化した例も報告されてはいるが、処理に時間が係り
実用的ではない。

この発明は前述の処理手順をハードウェア化すること
により、圧縮した画像データの高速な伸張処理を可能と
する画像データ伸張回路を提供することを目的とする。

〔課題を解決するための手段〕

この発明による画像データ伸張回路は、ハフマン符号
化されたDC成分およびAC成分の有効ビット数を、ハフマ
ン復号化するためのDCハフマンテーブルおよびACハフマ
ンテーブルの記憶された記憶手段と、DC成分およびAC成
分の付加データの中から記憶手段で復号されたビット数
を有するデータを抽出するデータ検出手段と、データ検
出手段で抽出されたDC成分の有効データを、差分復号化
するレジスタおよび加算回路からなる差分復号手段と、
データ検出手段で抽出されたAC成分の有効データに、記
憶手段で復号された連続する例の個数分の例データを付
加する零データ付加手段と、差分復号手段から得られる
DCデータおよび零データ付加手段から得られるACデータ
に、量子化マトリクスの各閾値を乗算して逆量子化を行
う乗算手段と、乗算手段で逆量子化されたデータを一時
的に記憶するバッファメモリと、バッファメモリに記憶
されたデータに逆離散コサイン変換を施す離散コサイン
変換手段とから構成する。

〔作用〕

この構成によると、入力される圧縮データは、まずDC
ハフマンテーブルおよびACハフマンテーブルの記憶され
た記憶手段で、DC成分のビット数データと、AC成分のビ
ット数データおよび連続する零の個数データとが復号さ
れる。

次いで、入力されるDC成分およびAC成分の付加データ
の中から、復号されたDC成分およびAC成分のビット数デ
ータによって指定されるビット数の有効データを、デー
タ検出手段で抽出する。

抽出されたDC成分の有効データは、前のブロックのDC
成分と差分符号化されたデータであるので、差分復号手
段によって前のブロックのDC成分と加算され復号され
る。

また、抽出されたAC成分の有効データは、零データ付
加手段によって、復号された連続する零の個数データの
零データが付加され、所定の順序の一次元の数列として
復号される。

こうして復号されたDCデータおよびACデータは、乗算
手段で量子化マトリクスの各閾値が乗算されて逆量子化
され、バッファメモリに一時的に記憶されたのち逆離間
コサイン変換されて出力される。

〔実施例〕

第１図はこの発明による画像データ伸張回路の一実施
例を示すブロック図で、第３図の処理P5〜P8をハードウ
ェア化したものである。

この伸張回路は圧縮データのうちのDCデータを復号す
るDCデータ復号部１と、ACデータを復号するACデータ復
号部２とを備え、DCデータ復号部１はハフマン符号化さ
れているビット数データを復号するためのDCハフマンテ
ーブルが記憶されているROM10、付加データの中からROM
10によって復号されたビット数のデータを取り出すデー
タ検出回路11、差分符号化されているDCデータを復号す
る２段レジスタ12および加算回路13から構成される。

また、ACデータ復号部２はハウマン符号化されている
ビット数データと零の連続数データとを復号するための
ACハフマンテーブルが記憶されたROM20、付加データの
中から復号されたビット数のデータを取り出すデータ検
出回路21、復号された零の連続数データをロードするカ
ウンタ22、データ検出回路21で取り出されたACデータに
カウンタ22にロードされた値の個数だけ零データを付け
足し、零ではないACデータの値は保持するラッチ回路23
からなる。

復号されたDCデータおよびACデータは切換回路S1を経
て乗算回路３に入力される。乗算回路３の他方の入力に
は、ROM4から出力されビットシフト回路５でスケールフ
ァクタと乗算された量子化マトリクスの各閾値が入力さ
れており、乗算回路３で両データの逆量子化が行われ
る。

乗算回路３で逆量子化されたデータは切換回路S2を経
て一対のバッファメモリ（RAM）6aおよび6bに一時的に
記憶される。RAM6a,6bはアドレスカウンタ７およびACデ
ータをジグザグスキャンするアドレス変換テーブルの記
憶されたROM8によってアドレス制御される。アドレスカ
ウンタ7,ROM8の出力は切換回路S3を経てRAM6a,6bのアド
レス端子に入力される。

RAM6a,6bに一時的に記憶されたデータは、アドレスカ
ウンタ7,ROM8からのアドレス信号によって読み出され、
切換回路S2を経てIDCT回路９に入力されて逆離散コサイ
ン変換されたのち出力される。

この構成において、圧縮データが入力されると、ハフ
マン符号はROM10,20に記憶されている復号用のハフマン
テーブルによってハフマン復号化される。入力データが
DCデータであれば、復号するデータのビット数データが
ROM10から出力されデータ検出回路11に入力される。ま
た、入力データがACデータであれば、復号するデータの
ビット数データと連続する零の個数データとがROM20か
ら出力され、ビット数データはデータ検出回路21に、零
の個数データはカウンタ22に入力される。

データ検出回路11,21は入力される付加データの中か
ら、ハフマン復号によって得られたビット数分のデータ
を抽出し、抽出した付加データのMSBビットが「１」で
あれば整数であるためMSB側に「０」を付け加え、MSBビ
ットが「０」であれば負数であるためMSB側に「１」を
付け加えたうえ「１」を加算して元のデータに変換す
る。

DCデータは差分データであるので、２段レジスタ12と
加算回路13とによって前のブロックのDCデータと加算
し、このブロックのDCデータとする。ACデータについて
は、ラッチ回路23によってカウンタ22にロードされた連
続する零の個数データだけ零を追加して出力する。

こうして得られたDCデータおよびACデータは乗算回路
３でスケールファクタの乗算された量子化マトリクスの
各閾値が乗算されて逆量子化される。逆量子化されたデ
ータはRAM6a,6bに一時的に記憶され、さらにDCT回路９
で逆離散コサイン変換されて出力される。この場合、AC
データについてはROM8に記憶されているアドレス変換テ
ーブルによってジグザグスキャンを行った後、逆離散コ
サイン変換を行う。

第２図はデータ検出回路11（または21）の構成を示す
ブロック図である。

この回路は入力データをパラレルデータに変換するシ
フトレジスタ30、シフトレジスタ30のシフトクロックφ
を計数してシフトレジスタ30でのシフトビット数を計数
するカウンタ31、このカウンタ31の計数値とROM10（ま
たは20）から入力されるビット数データとを比較するコ
ンパレータ32、シフトレジスタ30のMSBビットのデータ
を保持するラッチ回路33、入力される付加データまたは
ラッチ回路33の反転出力の何れか一方を選択してシフト
レジスタ30の入力データとする切換回路34、カウンタ31
のキャリーアウト信号とコンパレータ32の一致信号とに
よってラッチ回路33のラッチタイミングおよび切換回路
34の切り換えタイミングを制御する制御回路35、シフト
レジスタ30の出力パラレルデータにラッチ回路33の反転
出力をLSBビットとして加算する加算回路36とから構成
される。

このデータ検出回路11（または21）では、まず、切換
回路34の可動端子を固定端子ａ側に切り換え、同時にカ
ウンタ31をリセットした後、シフトクロックφによって
付加データの各ビットをシフトレジスタ30に順次入力す
る。カウンタ31におけるクロックφの計数値とシフトレ
ジスタ30におけるビットシフト数とは一致しているの
で、コンパレータ32から一致信号が出力されると、必要
とする有効データが付加データからシフトレジスタ30に
入力されたことになる。

次いで、制御回路35から制御信号が発生し、切換回路
34の可動端子を固定端子ｂ側に切り換え、同時にシフト
レジスタ30のMSBビットをラッチ回路33にラッチする。
従って、シフトレジスタ30には、付加データに代わって
ラッチ回路33にラッチされたMSBビットの反転ビットが
入力されることになる。

シフトレジスタ30はこの状態でシフトクロックφによ
るシフト動作を継続し、入力された有効データのMSB側
にラッチ回路33からの反転ビットを付け足していく。シ
フトレジスタ30のビット数とカウンタ31の進数とは一致
しているので、カウンタ31からキャリイアウト信号が出
力されると、有効データがシフトレジスタ30で所定のビ
ット数（シフトレジスタ30のビット数）のパラレルデー
タに変換されたことになる。

例えば、３ビットの付加データを、11ビットのパラレ
ルデータに変換する場合、付加データが“101"の正数で
あれば、パラレルデータは“00000000101"となる。付加
データが“011"の負数であれば、パラレルデータは“11
111111011"となる。付加データが負のときには、加算回
路36でこのデータにラッチ回路33の反応出力である
「１」を加算して出力する。なお、カウンタ31として
は、モジュロ12のカウンタを使用する。

〔発明の効果〕

この発明によれば、静止画像を高速で伸張処理するこ
とが可能なハードウェア化された画像データ伸張回路を
提供することが出来る。

【図面の簡単な説明】

第１図はこの発明による画像データ伸張回路の一実施例
を示すブロック図、第２図は第１図におけるデータ検出回路の一実施例を示
すブロック図、第３図は“Baseline System"の処理手順を示す概略図、第４図は輝度記号の量子化マトリクスを示す図、第５図は色差記号の量子化マトリクスを示す図、第６図はジグザグスキャンのテーブルを示す図である。

Claims

(57)【特許請求の範囲】

【請求項１】一枚のディジタル画像を、１ブロックＮ×
Ｎ画素からなる複数のブロックに分割し、各ブロック毎
に離散コサイン変換を行い、変換して得られるＮ×Ｎ個
の変換係数にＮ×Ｎ個の閾値からなる量子化マトリクス
の各閾値を除算して量子化を行い、DC成分については符
号化するデータの有効ビット数を差分符号化したのちハ
フマン符号化すると共に有効ビットを付加データとして
出力し、AC成分については所定の順序で一次元の数列に
変換したのち各符号化するデータの有効ビット数と連続
する零の個数とで２次元ハフマン符号化すると共に有効
ビットを付加データとして出力し、これらハフマン符号
化されたデータと付加データとによって生成された圧縮
データを伸張するデータ伸張回路であって、上記ハフマン符号化されたDC成分およびAC成分の有効ビ
ット数を、ハフマン復号化するためのDCのハフマンテー
ブルおよびACハフマンテーブルの記憶された記憶手段
と、上記DC成分およびAC成分の付加データの中から上記記憶
手段で復号されたビット数を有するデータを抽出するデ
ータ検出手段と、上記データ検出手段で抽出されたDC成分の有効データ
を、差分復号化するレジスタおよび加算回路からなる差
分復号手段と、上記データ検出手段で抽出されたAC成分の有効データ
に、上記記憶手段で復号された連続する零の個数分の零
データを付加する零データ付加手段と、上記差分復号手段から得られるDCデータおよび上記零デ
ータ付加手段から得られるACデータに、量子化マトリク
スの各閾値を乗算して逆量子化を行う乗算手段と、上記乗算手段で逆量子化されたデータを一時的に記憶す
るバッファメモリと、上記バッファメモリに記憶されたデータに逆離散コサイ
ン変換を施す離散コサイン変換手段とを有することを特
徴とする画像データ伸張回路。