JP2002237754A - 可変長復号化装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 付加ビット処理手段の提供、外部制御の負担
軽減及び符号化データのシフト手段の明確化により、可
変長符号のパイプライン復号化処理をハードウェア化す
ること。 【解決手段】 符号長及び付加ビット長を確定するため
の、２種類のデコード処理すると共に、全体の処理を符
号データの頭出しのためのステージと、デコード処理ス
テージと、シンボル確定及び付加ビット処理ステージの
３ステージに分離し、パイプライン的に実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】静止画像及び動画像に対する
符号化データの復号化装置及び方法に関するものであ
る。

【０００２】

【従来の技術】従来から、静止画像や動画像の圧縮符号
化技術の一部として可変長符号によるエントロピー符号
化技術を使用する方式が良く知られており、この技術は
国際標準であるJPEG(Joint Photographic Expert Grou
p)符号化方式においても採用されている。近年、特に可
変長符号としてハフマン符号表を用いたハードウェア化
に対する実現手段が数多く提案されて来た。その従来例
を以下に説明する。

【０００３】従来の復号化装置は、入力符号化データを
ビット単位にシフト動作を行う事が可能な回路によって
構成されるシフト手段、該シフト手段から出力される符
号化データと、予め記憶しておいた各符号長の最小符号
語もしくは最大符号語との比較を行う事によってシフト
手段から出力されている先頭符号の符号長及び発生頻度
を求めるデコーダと、発生頻度順に復号化データ(シン
ボル・データ)を格納してあるシンボル・メモリと、付加
ビット処理を行う付加ビット処理部と、前記シフト手段
のシフト量を制御するシフト量選択手段から構成され
る。

【０００４】シフト量選択手段では、例えば、奇数サイ
クルにおいてはデコーダより得られた符号長を選択し、
偶数サイクルではシンボル・メモリから出力される付加
ビット長を選択して、前記シフト手段に対するシフト量
とする。この例において復号化処理のスループットは常
時０.５シンボル/サイクルとなる。またこれに加えて復
号化処理のスループットを向上させる技術として、例え
ば以下に説明するようなものがある。

【０００５】ここでは、復号化装置は２種類のデコーダ
を備え、第一のデコーダにおいては前記デコーダと同様
の動作を行うものとする。一方、第二のデコーダにおい
ては発生頻度の高い符号語とその符号語に対応するシン
ボル・データを予め記憶しておき、発生頻度が高い符号
語については第二のデコーダによってシンボル・データ
を１サイクルで出力する。

【０００６】それ以外の符号語については第一のデコー
ダにおいてシンボル・メモリへのアドレスを生成して次
のサイクルでシンボル・メモリから出力されるシンボル・
データを復号データとして出力する。この例によれば、
最大１シンボル/サイクルのスループットを得る事が可
能である。

【０００７】

【発明が解決しようとする課題】復号化処理を高速に実
現するためには、特定の復号化手段をハードウエア化
し、回路を高速周波数で動作させることが必要となる
が、前記の従来装置には以下のような課題が存在する。

【０００８】従来は、前記復号化処理において付加ビッ
ト処理手段が不明であったため、ハードウェア化が困難
であった。特に、最大１シンボル／サイクルで処理を行
う場合には、付加ビット処理部も最低でもこの処理速度
に対応できなければならないので、付加ビット処理部の
ハードウエアでの実現手段は、回路の高速化において非
常に重要な意味をもつ。

【０００９】入力される符号化データに依存して復号デ
ータが出力されるブロックが、第二のデコーダ、あるい
はシンボル・メモリの２通り存在するところ、それぞれ
のレイテンシ（実行時間）が異なるので、シンボル・デ
ータの選択器への入力タイミングがずれてしまう。よっ
て、このタイミングのずれを考慮した制御が必要とな
り、制御が複雑化してしまう。

【００１０】パイプライン処理を実現する事が困難であ
る。仮に前記課題において、予め第二のデコーダに記憶
してある符号語に相当する符号長を記憶しておき、選択
された符号語に対する符号長を１サイクルでシフト手段
からシフト・アウトしたとしても、復合化装置からの出
力は１サイクルであるので、復号化処理のための演算、
例えば付加ビットの演算は１サイクルで行わなければな
らず、同期式の回路設計におけるパイプライン化が困難
である。

【００１１】処理の効率化、高速化を図るためには、処
理単位を符号化データ単位でシフトさせるべきところ、
従来は、復号装置に対する入力手段へのシフト量の制御
が不明であった。

【００１２】

【課題を解決するための手段】符号化データを復号化す
る可変長復号化装置であって、入力された符号化データ
に対して、サイクル毎に符号語と、前記符号語に対応す
る付加ビットの頭出しを行うシフト手段と入力される符
号化データに含まれるＮ個の複数の符号語に対応する復
号化データを格納しておくシンボル・メモリと、前記シ
フト手段より入力される符号語のうち、前記符号語数Ｎ
個よりも少ないＮｔ個の符号語について、前記シンボル
・メモリへのアドレス、符号長及び付加ビット長を生成
するための第一のデコード処理手段と、前記Ｎ個の符号
語について、その符号長及び前記シンボル・メモリへの
アドレスを生成するための第二のデコード処理手段と、
前記第一のデコード処理手段及び第二のデコード処理手
段から入力される２つの前記シンボル・メモリへのアド
レスのうち、いずれか一方を選択するアドレス選択手段
と、前記シフト手段の出力について、前記第一のデコー
ド処理手段と前記第二のデコード処理手段から入力され
る符号長のいずれかにもとづいて、その符号長分だけ左
にビット・シフトを行う第一の付加ビット処理手段と、
前記第一の付加ビット処理手段の出力を、前記シンボル
・メモリから出力されるシンボル・データ分右にビット・
シフトを行う第二の付加ビット処理手段と、前記シフト
手段に対してシフト量を出力する動作制御手段とを有す
る。

【００１３】

【発明の実施の形態】次に本発明の好適な実施形態を詳
細に説明する。図１は、本発明を用いた可変長復号化装
置の一実施形態である。シフト手段１０１においては可
変長符号化された符号データに対して左ビット・シフト
処理回路を用いて符号化データの頭出しを毎サイクル行
う。シフト手段１０１においてはフリップ・フロップを
使用する事で、サイクル毎に前記左ビット・シフト処理
回路の出力データをラッチする。この処理をパイプライ
ン処理のステージ１とする。

【００１４】次にステージ２の処理の詳細を説明する。
デコード処理部１（１０３）の内部構成を図２に示す。
また、図６はデコード処理部１における処理の流れを示
したフローチャートである。テーブル記憶手段はフリッ
プ・フロップから構成され、予め可変長符号表に存在す
るＮ個(Ｎ≧１)の符号語のうちＮt個(Ｎ≧Ｎt≧０)の符
号語を記憶しておく符号語アレイ４０２、符号語アレイ
４０２に対応するＮt個の符号長及びＮt個の符号長+付
加ビット長M(Ｍ≧０)の２種類のビット数を記憶する符
号長及び符号長+付加ビット長アレイ４０４、及びシン
ボル・メモリ１０８へのアドレスをＮt個記憶するアドレ
ス・アレイ４０３から構成される。前記テーブル記憶手
段内の符号語アレイ４０２から出力される符号語とシフ
ト手段１０１の出力が、比較器群４０８においてＮt個
の比較器において一致しているか否かを判定する。この
判定において、符号語アレイ４０２に存在している符号
語群のそれぞれの符号長が予め分かっているので、Ｎt
個比較器それぞれにおいて比較すべき符号長分の比較の
みを行う。すなわち、比較器群４０８内の比較器は最小
１ビットから最大符号長分のビット数まで比較すべき符
号長に応じたビット数分の比較を行う。

【００１５】これらＮt本の比較器群４０８の出力信号
はデコーダ４０１に入力され、デコーダ４０１において
アドレス・アレイ４０３及び符号長及び符号長+付加ビッ
ト長アレイ４０４のそれぞれＮt個の中から一つを選択
する選択信号が生成される。MUX４０６の出力は符号長
と前記Mビットを示す２種類の信号であり、前記Mビット
を示す信号は図１の動作制御部１０６に対して出力され
て、符号長は付加ビット処理部１（１０２）に対して出
力される。また、MUX４０５の出力データはシンボル・メ
モリ１０８へのアドレスとなる。

【００１６】一方デコード処理部２（１０４）の構成
は、図５に示す通りである。また、デコード処理部２に
おける処理の流れは図７に示すフローチャートのように
なる。ここでは、符号長毎に最大符号語、又は最小符号
語を符号語アレイ５０２に予め記憶しておき、入力され
た符号化データに対し（Ｓ７０１）、比較器５０３及び
プライオリティ・エンコーダ５０４を用いて符号長を求
める（Ｓ７０２）。プライオリティ・エンコーダの優先
順位は符号語アレイ５０２に記憶されている符号語が最
大符号語である場合には符号長が長いものから優先順位
が高く、最小符号語が記憶されている場合には符号長が
短いものから優先順位が低くなっている。比較器は、符
号長の数（N_l）だけ存在するので、ゲート規模は一定で
ある。また、初期データアレイ５０５は、符号語アレイ
５０２上の符号長毎の最大符号語、又は最小符号語のそ
れぞれに対応する初期データをに予め記憶している。初
期データアレイへのアクセスは、求められた符号長に基
づきデコーダ５０１を利用して行う（Ｓ７０３）。シン
ボル・メモリ１０８へのアドレスは、求められた符号長
に相当する初期データと入力符号化データを演算器５０
６において加算演算する事によって求める（Ｓ７０
４）。

【００１７】ここでシンボル・・メモリのアドレスは、
例えば最小符号語の初期データを記憶しておく場合に
は、符号長毎に以下の式より求められる。 ここで、ADDRはシンボル・メモリへのアドレス、VLCinは
現在シフト手段１０１にて頭出しされている符号語の下
位８ビット、VLCminは同一符号長における最小符号語、
ADDRbaseは最小符号語のシンボル・メモリのアドレスで
ある。右辺の(ADDRbase −VLCmin)を演算した下位８ビ
ットが初期データに相当する。もしシフト手段１０１に
て頭出しされている符号語が８ビットに満たない場合に
は、上位ビットに０をパディングする。

【００１８】ここで、デコード処理部１（１０３）とデ
コード処理部２（１０４）とを比較すると図９の通りで
ある。デコード処理部１（１０３）により符号化データ
を復号化が可能なサイクルにおいては、シフト手段１０
１に対して１サイクルで可変長符号と付加ビットをシフ
ト・アウトする事が可能であるために、次のサイクルに
おいて連続する符号化データの復号化処理を行う事が可
能となる。

【００１９】一方デコード処理部２において復号化を行
う場合には、最初のサイクルでは求められた符号長を記
憶しておき、次のサイクルでシンボル・メモリ１０８か
ら得られる付加ビット長とを加算してシフト・アウトを
行うので、続く符号化データの復号化処理は２サイクル
後に行われる。

【００２０】アドレス選択手段１０６ではデコード処理
部１（１０３）内のＮｔ個の比較器において一つでも一
致を検出したサイクルにおいてはデコード処理部１（１
０３）からの出力を選択して、それ以外のサイクルでは
デコード処理部２（１０４）からの出力を選択する。一
方付加ビット処理部１（１０２）においてはデコード処
理部１（１０３）及びデコード処理部２（１０４）から
それぞれ符号長が入力される。図８に付加ビット処理部
１における処理のフローチャートを示す。

【００２１】付加ビット処理部１における処理では、デ
コード処理部１（１０３）内のＮｔ個の比較器において
一つでも一致を検出したサイクルにおいてはデコード処
理部１（１０３）からの入力される符号長が選択されて
左にビット・シフト動作を行う（Ｓ８０２、Ｓ８０４、
Ｓ８０５）。それ以外の場合については、デコード処理
部２から入力される符号長を選択してビット・・シフト
動作を行う（Ｓ８０３）。その際、ビット・シフト処理
を行った結果をフリップ・フロップにおいて毎サイクル
記憶する（Ｓ８０６）。以上の動作がパイプライン処理
のステージ２に行われる処理である。

【００２２】続いて、パイプライン処理のステージ３に
行われる処理を説明する。ステージ３においてはシンボ
ル・メモリ１０８からの出力、及び付加ビット処理部１
（１０２）からの出力を使用する。付加ビット処理部２
（１０７）においては、付加ビット処理部１（１０２）
のフリップ・フロップからの入力データに対して、シン
ボル・メモリ１０８から出力されるシンボル・・データの
一部である付加ビット長をシフト量として右にビット・
シフト動作を行う。

【００２３】その結果が本復号化装置の出力付加ビット
データとなる。またシンボル・メモリ１０８から出力さ
れるシンボル・・データはそのまま本復号化装置の出力
シンボル・・データとなる。もし前サイクルにおいてデ
コード処理部２（１０４）から出力されたアドレスを使
用した場合には、動作制御部１０５において前サイクル
にて記憶しておいた符号長とシンボル・・メモリ１０８
からの出力されるシンボル・・データの一部である付加
ビット長を加算してシフト手段１０１へと出力される。

【００２４】本実施形態における可変長復号化装置のタ
イミング・チャートを図３に、本復号化装置に入力され
る符号化データの一例を図４に示す。

【００２５】サイクル１においてシフト手段１０１にお
いて可変長符号１が左詰めで頭出しされている状態であ
る。デコード処理部１（１０３）及びデコード処理部２
（１０４）に対しては同一符号化データが入力されてい
る。可変長符号１は、デコード処理部１（１０３）の前
記テーブル記憶手段には存在せずに比較器群４０８の出
力はすべて偽となる。

【００２６】一方、デコード処理部２（１０４）におい
ては可変長符号１の符号長及びシンボル・メモリ１０８
に対するアドレスが演算されそれぞれ出力される。付加
ビット処理部１（１０２）においてはデコード処理部２
（１０４）から入力される符号長からシフト手段１の出
力データに対して左ビット・シフト処理を行いフリップ・
フロップに記憶する。また動作制御部１０５において
は、デコード処理部２（１０４）から入力される符号長
をフリップ・フロップに記憶しておく。

【００２７】サイクル２においては、シンボル・メモリ
１０８より出力される可変長符号１に対するシンボル・
データが復号データとして出力される。付加ビット処理
部２においてはシンボル・データの一部をシフト量とし
て付加ビット処理部１（１０２）から入力されるデータ
に対して右ビット・シフト処理が行われて付加ビット・デ
ータとして出力される。動作制御部１０５に対してもシ
ンボル・データの一部である付加ビット長が入力され、
前サイクルにおいて記憶しておいた符号長と加算を行
い、その結果がシフト量としてシフト手段１０１へと出
力される。

【００２８】サイクル３，サイクル４においてはそれぞ
れサイクル１、サイクル２と同様の動作が行われる。次
ぎにサイクル５において、シフト手段１０１において頭
出しされている可変長符号３が、デコード処理部１（１
０３）内のフリップ・フロップに予め記憶されている符
号語と一致する。付加ビット処理部１（１０２）におい
てはデコード処理部１（１０３）から入力される符号長
から左ビット・シフト処理が行われる。また、動作制御
部１０５においてはデコード処理部１（１０３）より入
力される符号長+付加ビット長がシフト量としてシフト
手段１０１へと出力される。

【００２９】すなわち、次ぎのサイクル６においてはシ
フト手段１０１の出力はすでに付加ビットがシフト・ア
ウトされ、次の可変長符号５が頭出しされている状態と
なる。このサイクルにおいてもデコード処理部１（１０
３）においてハフマン符号語の一致が検出されてサイク
ル５と同様の動作が付加ビット処理部１（１０２）及び
動作制御部１０５において行われる。一方パイプライン
処理のステージ３においては、サイクル５においてシン
ボル・メモリ１０８から可変長符号３に対応するシンボ
ル・データが複号化データとして出力され、また付加ビ
ット処理部２（１０７）においてはシンボル・データの
一部をシフト量として、右ビット・シフト処理を行い付
加ビット・データとして出力する。

【００３０】サイクル７からサイクル９においても同様
の処理が行われる。サイクル１０においては、パイプラ
イン処理のステージ２においてデコード処理部１（１０
３）においては符号語と一致せずにデコード処理部２
（１０４）の符号長とシンボル・メモリのアドレスが有
効となるがパイプライン処理のステージ３においては可
変長符号７に対応するシンボル・データと付加ビットが
出力されている。

【００３１】[発明の他の実施形態]なお、本発明は、複
数の機器（例えばホストコンピュータ、インタフェイス
機器、リーダ、プリンタなど）から構成されるシステム
に適用しても、一つの機器からなる装置（例えば、複写
機、ファクシミリ装置など）に適用してもよい。

【００３２】

【発明の効果】本発明によって、高速動作が非常に困難
である可変長復号化装置を、同期式ＲＡＭを使用した同
期設計により３ステージから構成されるパイプライン処
理として実現する事が可能である。また付加ビット処理
回路及び復号データの記憶手段を、２種類のデコーダで
共有する事が可能となり回路規模の増加を最小限に押さ
えながらスループットの向上を行う事が可能となった。

【図面の簡単な説明】

【図１】本発明による実施形態の可変長復号化装置ブロ
ック図である。

【図２】本発明による実施形態の図１におけるデコード
処理部１（１０３）の内部構成を示す図である。

【図３】本発明による実施形態のタイミング・チャート
を示す図である。

【図４】符号化データを示す図である。

【図５】本発明による実施形態の図１におけるデコード
処理部２の内部構成を示す図である。

【図６】本発明の実施形態におけるデコード処理部１に
おける処理の流れを示すフローチャートである。

【図７】本発明の実施形態におけるデコード処理部２に
おける処理の流れを示すフローチャートである。

【図８】本発明の実施形態における付加ビット処理部１
における処理の流れを示すフローチャートである。

【図９】デコード処理部１（１０３）及びデコード処理
部２（１０４）の比較を示す図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 誠 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 立野 徹也 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 千葉 幸郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5C059 KK14 MA00 MC38 ME01 ME02 PP01 PP04 RC24 UA05 UA38 5C078 BA57 CA26 CA32 DA02 5J064 AA03 BA09 BB05 BC01 BC02 BC14 BC25 BD04 BD06 BD07

Claims (10)

【特許請求の範囲】
1. 【請求項１】符号化データを復号化する可変長復号化装
   置であって、 入力された符号化データに対して、サイクル毎に符号語
   と、前記符号語に対応する付加ビットの頭出しを行うシ
   フト手段と入力される符号化データに含まれるＮ個の複
   数の符号語に対応する復号化データを格納しておくシン
   ボル・メモリと、 前記シフト手段より入力される符号語のうち、前記符号
   語数Ｎ個よりも少ないＮｔ個の符号語について、前記シ
   ンボル・メモリへのアドレス、符号長及び付加ビット長
   を生成するための第一のデコード処理手段と、 前記Ｎ個の符号語について、その符号長及び前記シンボ
   ル・メモリへのアドレスを生成するための第二のデコー
   ド処理手段と、 前記第一のデコード処理手段及び第二のデコード処理手
   段から入力される２つの前記シンボル・メモリへのアド
   レスのうち、いずれか一方を選択するアドレス選択手段
   と、 前記シフト手段の出力について、前記第一のデコード処
   理手段と前記第二のデコード処理手段から入力される符
   号長のいずれかにもとづいて、その符号長分だけ左にビ
   ット・シフトを行う第一の付加ビット処理手段と、 前記第一の付加ビット処理手段の出力を、前記シンボル
   ・メモリから出力されるシンボル・データ分右にビット・
   シフトを行う第二の付加ビット処理手段と、 前記シフト手段に対してシフト量を出力する動作制御手
   段とを有する事を特徴とする可変長復号化装置。
2. 【請求項２】 前記第一のデコード処理手段が、 前記Ｎt個の符号語と、 その符号長及び符号長と付随する付加ビット長を加算し
   たビット数Ｍと、 符号語に対応するシンボル・メモリに対するアドレスと
   を記憶する第一のテーブル記憶手段と、 前記第一のテーブル記憶手段から出力される符号語と前
   記シフト手段の出力との一致を検出するＮt個の比較手
   段と、 前記Ｎt個の比較手段のうちどれか一つが一致を検出し
   た場合に前記符号長、前記ビット数M及び前記アドレス
   のそれぞれについてＮt個の中から１つを選択する選択
   手段とを有することを特徴とする請求項１に記載の可変
   長復号化装置。
3. 【請求項３】 前記アドレス選択手段が、前記Ｎt個の
   比較手段のうちの一つが一致を検出した場合には、第一
   のデコード処理手段から出力されるシンボル・メモリの
   アドレスを選択することを特徴とする、請求項２に記載
   の可変長復号化装置。
4. 【請求項４】前記シフト手段において、前記第一のデコ
   ード処理手段におけるＮt個の比較手段のいずれかが一
   致を検出した場合には符号語と付加ビットを１サイクル
   でシフト・アウトし、一致を検出しない場合には２サイ
   クルで符号語と付加ビットをシフト・アウトする事を特
   徴とする請求項１乃至請求項３のいずれかに記載の可変
   長復号化装置。
5. 【請求項５】 前記第二のデコード処理手段が、 前記Ｎ個の符号語の全ての符号長について、最小又は最
   大符号語とを記憶する第二のテーブル記憶手段と、 入力符号語と前記最小又は最大符号語から前記入力符号
   語の符号長を求めるための、前記全ての符号長の数に一
   致する数の比較手段からなる符号長決定手段と、 前記入力符号語のシンボル・メモリのアドレスを算出す
   るための、前記最小又は最大符号語に対応する全ての初
   期データを記憶する初期データテーブルと、 前記符号長決定手段によって決定された符号長に対応す
   る、前記初期データのアドレスを前記決定された符号長
   から求めるための第三のデコード処理手段と、 入力符号語と前記対応する初期データから前記シンボル
   ・メモリのアドレスを算出するための演算手段とを備え
   ることを特徴とする請求項１乃至請求項４のいずれかに
   記載の可変長復号化装置。
6. 【請求項６】 符号化データを復号化する可変長復号化
   方法であって、 入力された符号化データに対して、サイクル毎に符号語
   もしくは付加ビットの頭出しを行うシフト工程と入力さ
   れる符号化データに含まれるＮ個の複数の符号語のシン
   ボル・データを格納しておくシンボル・データ格納工程
   と、 前記シフト工程より入力される符号語のうちのＮ個以下
   のＮｔ個の符号語について、前記シンボル・データ格納
   工程で格納されているシンボル・データへのアドレス、
   符号長及び付加ビット長を生成するための第一のデコー
   ド処理工程と、 前記Ｎ個の符号語について、その符号長及び前記シンボ
   ル・データのアドレスを生成するための第二のデコード
   処理工程と、 前記第一のデコード処理工程及び第二のデコード処理工
   程から入力される２つの前記シンボル・データのアドレ
   スのうち、いずれか一方を選択するアドレス選択工程
   と、 前記シフト工程からの出力について、前記第一のデコー
   ド処理工程と前記第二のデコード処理工程から入力され
   る符号長のうち、いずれかにもとづいてその符号長分だ
   け左にビット・シフトを行う第一の付加ビット処理工程
   と、 前記第一の付加ビット処理工程の出力を、前記シンボル
   ・データ格納工程から出力されるシンボル・データ分だけ
   右にビット・シフトを行う第二の付加ビット処理工程
   と、 前記シフト工程に対してシフト量を出力する動作制御工
   程とを有する事を特徴とする可変長復号化方法。
7. 【請求項７】 前記第一のデコード処理工程が、 前記Ｎt個の符号語と、 その符号長及び符号長と付随する付加ビット長を加算し
   たビット数Ｍと、符号語に対応する前記シンボル・デー
   タのアドレスと、 を記憶する第一のテーブル記憶工程と、 前記第一のテーブル記憶工程から出力される符号語と前
   記シフト工程の出力との一致を検出するＮt個の比較工
   程と、 前記Ｎt個の比較工程のうちどれか一つが一致を検出し
   た場合に前記符号長、前記ビット数Ｍ及び前記アドレス
   のそれぞれについてＮt個の中から１つを選択する選択
   工程とを有することを特徴とする請求項６に記載の可変
   長復号化方法。
8. 【請求項８】 前記アドレス選択工程が、前記Ｎt個の
   比較工程のうちの一つが一致を検出した場合には、第一
   のデコード処理工程から出力されるシンボル・データの
   アドレスを選択することを特徴とする、請求項７に記載
   の可変長復号化方法。
9. 【請求項９】前記シフト工程において、前記第一のデコ
   ード処理工程におけるＮt個の比較工程のいずれかが一
   致を検出した場合には、符号語と付加ビットを１サイク
   ルでシフト・アウトし、一致を検出しない場合には２サ
   イクルで符号語と付加ビットをシフト・アウトする事を
   特徴とする請求項６乃至請求項８のいずれかに記載の可
   変長復号化方法。
10. 【請求項１０】 前記第二のデコード処理工程が、 Ｎ個の符号語の全ての符号長について、最小又は最大符
    号語とを記憶する第二のテーブル記憶工程と、 入力符号語と前記最小又は最大符号語から前記入力符号
    語の符号長を求めるための、前記全ての符号長の数に一
    致する数の比較工程からなる符号長決定工程と、 前記入力符号語のシンボル・メモリのアドレスを算出す
    るための、前記最小又は最大符号語に対応する全ての初
    期データを記憶する初期データ記憶工程と、 前記符号長決定工程によって決定された符号長に対応す
    る、前記初期データのアドレスを前記決定された符号長
    から求めるための第三のデコード処理工程と、 入力符号語と前記対応する初期データから前記シンボル
    ・データのアドレスを算出するための演算工程とを備え
    ることを特徴とする請求項６乃至請求項９のいずれかに
    記載の可変長復号化方法。