JP2565730B2 - オーバフロー検出回路 - Google Patents
オーバフロー検出回路Info
- Publication number
- JP2565730B2 JP2565730B2 JP63005295A JP529588A JP2565730B2 JP 2565730 B2 JP2565730 B2 JP 2565730B2 JP 63005295 A JP63005295 A JP 63005295A JP 529588 A JP529588 A JP 529588A JP 2565730 B2 JP2565730 B2 JP 2565730B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- bit
- detection circuit
- overflow
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Executing Machine-Instructions (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシフタ用のオーバフロー検出回路に関する。
シフトすべきデータの最上位ビットには正負を表す２
値信号が含まれているのでシフタによる左シフトによっ
てその２値信号が逆転することを検出するためにオーバ
フロー検出が必要である。
値信号が含まれているのでシフタによる左シフトによっ
てその２値信号が逆転することを検出するためにオーバ
フロー検出が必要である。
第２図は従来のオーバフロー検出回路を示している。
図示の例は４ビットのものであり、マルチプレクサ1,2,
3,4からなるシフタＳは４ビットの入力I0,I1,I2,I3をシ
フト信号（S0,S1）＝（0,0）（0,1）（1,0）（1,1）に
よって指定されるビットだけシフトさせ、これをO0,O1,
O2,O3として出力する。即ち入力I0はマルチプレクサ１
の入力端子及びマルチプレクサ２の入力端子に、入
力I1はマルチプレクサ１の入力端子、マルチプレクサ
２の入力端子及びマルチプレクサ３の入力端子に、
入力I2はマルチプレクサ２の入力端子、マルチプレク
サ３の入力端子及びマルチプレクサ４の入力端子
に、また入力I3はマルチプレクサ３の入力端子並びに
マルチプレクサ４の入力端子及びに夫々与えられ、
更に各マルチプレクサ1,2,3,4の入力端子及びマルチ
プレクサ１の入力端子は接地電位としている。マルチ
プレクサ1,2,3,4はシフト信号（S1,S0）＝（0,0）（0,
1）（1,0）（1,1）の夫々に対応して入力端子，，
，への入力を選択して出力O0,O1,O2,O3とする。而
してオーバフロー検出回路として作用するのは一致検出
回路５であり、入力データの最上位ビットI3及び出力デ
ータの最上位ビットO3を入力とし、これら入力の一致，
不一致を検出し、一致／不一致に応じて0/1を出力し、
“1"出力時にはオーバフローとするようにしている。
図示の例は４ビットのものであり、マルチプレクサ1,2,
3,4からなるシフタＳは４ビットの入力I0,I1,I2,I3をシ
フト信号（S0,S1）＝（0,0）（0,1）（1,0）（1,1）に
よって指定されるビットだけシフトさせ、これをO0,O1,
O2,O3として出力する。即ち入力I0はマルチプレクサ１
の入力端子及びマルチプレクサ２の入力端子に、入
力I1はマルチプレクサ１の入力端子、マルチプレクサ
２の入力端子及びマルチプレクサ３の入力端子に、
入力I2はマルチプレクサ２の入力端子、マルチプレク
サ３の入力端子及びマルチプレクサ４の入力端子
に、また入力I3はマルチプレクサ３の入力端子並びに
マルチプレクサ４の入力端子及びに夫々与えられ、
更に各マルチプレクサ1,2,3,4の入力端子及びマルチ
プレクサ１の入力端子は接地電位としている。マルチ
プレクサ1,2,3,4はシフト信号（S1,S0）＝（0,0）（0,
1）（1,0）（1,1）の夫々に対応して入力端子，，
，への入力を選択して出力O0,O1,O2,O3とする。而
してオーバフロー検出回路として作用するのは一致検出
回路５であり、入力データの最上位ビットI3及び出力デ
ータの最上位ビットO3を入力とし、これら入力の一致，
不一致を検出し、一致／不一致に応じて0/1を出力し、
“1"出力時にはオーバフローとするようにしている。
前述のマルチプレクサ1,2,3,4へのデータ入力及びシ
フト信号（S1,S0）による入力選択条件から明らかなよ
うに（S1,S0）＝（1,0）の場合が１ビット左シフト相当
するが、一致検出回路５は入力されてきたデータの最上
位ビットI3と１ビット左シフトされた入力I2（＝O3）を
比較し、これが不一致である場合はオーバフローしたと
するのである。
フト信号（S1,S0）による入力選択条件から明らかなよ
うに（S1,S0）＝（1,0）の場合が１ビット左シフト相当
するが、一致検出回路５は入力されてきたデータの最上
位ビットI3と１ビット左シフトされた入力I2（＝O3）を
比較し、これが不一致である場合はオーバフローしたと
するのである。
而して以上の如きオーバフロー検出回路では１ビット
シフトする都度オーバフローの有無を検出していくから
多ビットシフトの場合にはオーバフローを検出するまで
のクロックタイムを必要とし、動作速度が遅いという問
題点がある。
シフトする都度オーバフローの有無を検出していくから
多ビットシフトの場合にはオーバフローを検出するまで
のクロックタイムを必要とし、動作速度が遅いという問
題点がある。
本発明は斯かる問題点を解決するためになされたもの
であり、多ビットシフトの場合においても１クロックタ
イムでオーバフローを検出できる回路を提供することを
目的とする。
であり、多ビットシフトの場合においても１クロックタ
イムでオーバフローを検出できる回路を提供することを
目的とする。
本発明のオーバフロー検出回路はシフト対象として入
力されたデータの最上位ビットと他ビットとを比較して
一致，不一致に応じた２値のビット列信号を得、この信
号を優先順位分解器に通して得た信号と、シフト数をデ
コードして得た信号とを大小比較し、その比較結果をも
ってオーバフロー検出をなすべくしたものである。
力されたデータの最上位ビットと他ビットとを比較して
一致，不一致に応じた２値のビット列信号を得、この信
号を優先順位分解器に通して得た信号と、シフト数をデ
コードして得た信号とを大小比較し、その比較結果をも
ってオーバフロー検出をなすべくしたものである。
この大小比較は１クロックタイムで行われ、それによ
ってオーバフローが検出される。
ってオーバフローが検出される。
以下本発明をその実施例を示す図面に基づいて詳述す
る。
る。
シフト対象として入力された例えば８ビットのデータ
I0〜I7は一致検出回路11へ入力される。一致検出回路11
は最上位ビット（MSB）のデータと他のビットのデータ
とを比較し、一致する場合は“0"、不一致の場合は“1"
を出力する。比較は７ビットのデータについて行われ、
７ビットの比較結果信号の末尾（LSB）にはMSBの反転信
号を付加する。この８ビットの信号が出力信号として優
先順位分解器12へ入力される。
I0〜I7は一致検出回路11へ入力される。一致検出回路11
は最上位ビット（MSB）のデータと他のビットのデータ
とを比較し、一致する場合は“0"、不一致の場合は“1"
を出力する。比較は７ビットのデータについて行われ、
７ビットの比較結果信号の末尾（LSB）にはMSBの反転信
号を付加する。この８ビットの信号が出力信号として優
先順位分解器12へ入力される。
従っていまシフト対象として入力されたデータが“00
001010"である場合は一致検出回路出力は“00010101"と
なる。
001010"である場合は一致検出回路出力は“00010101"と
なる。
優先順位分解器12は最も優先順位が高い（最上位側
の）ビットのみを“1"とし、他を“0"として出力する回
路であり、上述の例ではその出力は“00010000"とな
る。
の）ビットのみを“1"とし、他を“0"として出力する回
路であり、上述の例ではその出力は“00010000"とな
る。
この出力は大小比較回路13へ入力される。
一方シフト数を示す３ビットの信号S2,S1,S0がデコー
ダ14に入力される。この信号S2,S1,S0は第１表に示すよ
うにその３ビットの値（0,0,0）（0,0,1）（0,1,0）…
（1,1,1）で左シフト数0,1,2…７を示す。
ダ14に入力される。この信号S2,S1,S0は第１表に示すよ
うにその３ビットの値（0,0,0）（0,0,1）（0,1,0）…
（1,1,1）で左シフト数0,1,2…７を示す。
デコーダ10は例えば第１表に示すように左シフト数0,
1,2…７の夫々に対応してMSB側から“1"とするビットの
位置が相異なる８ビットの信号（10000000）（0100000
0）（00100000）…（00000001）を出力し、これを大小
比較回路13へ与える。
1,2…７の夫々に対応してMSB側から“1"とするビットの
位置が相異なる８ビットの信号（10000000）（0100000
0）（00100000）…（00000001）を出力し、これを大小
比較回路13へ与える。
大小比較回路13は優先順位分解器12及びデコーダ14か
らの両入力の大小を比較し優先順位分解器12からの入力
がデコーダ14の入力より大である場合はオーバフローあ
りとして“1"を出力し、等しいかまたは小さい場合はオ
ーバフローなしとして“0"を出力する。
らの両入力の大小を比較し優先順位分解器12からの入力
がデコーダ14の入力より大である場合はオーバフローあ
りとして“1"を出力し、等しいかまたは小さい場合はオ
ーバフローなしとして“0"を出力する。
前述の例の場合において左シフト数が０〜３である場
合は大小比較回路13のデコーダ14側からの入力が大又は
等しいから“0"が出力されオーバフローではないと判断
される。これに対して左シフト数が“４〜7"である場合
は優先順位分解器12側からの入力が大であり“1"が出力
されオーバフローであると判断される。
合は大小比較回路13のデコーダ14側からの入力が大又は
等しいから“0"が出力されオーバフローではないと判断
される。これに対して左シフト数が“４〜7"である場合
は優先順位分解器12側からの入力が大であり“1"が出力
されオーバフローであると判断される。
以上の如き本発明回路による場合はシフト対象として
入力されたデータの最上位ビットと一致するビットが上
位側から何ビットであるかを調べてこれとシフト値とを
比較する構成としているので多ビットシフトの場合にお
いても１クロックタイムでオーバーフローの有無を検出
できるのである。
入力されたデータの最上位ビットと一致するビットが上
位側から何ビットであるかを調べてこれとシフト値とを
比較する構成としているので多ビットシフトの場合にお
いても１クロックタイムでオーバーフローの有無を検出
できるのである。
【図面の簡単な説明】 第１図は本発明回路のブロック図、第２図は従来のオー
バフロー検出回路をシフタと共に示すブロック図であ
る。 11……一致検出回路、12……優先順位分解器 13……大小比較回路、14……デコーダ なお、図中、同一符号は同一、又は相当部分を示す。
バフロー検出回路をシフタと共に示すブロック図であ
る。 11……一致検出回路、12……優先順位分解器 13……大小比較回路、14……デコーダ なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】シフト対象のデータの最上位ビットと他ビ
ットとの一致，不一致を検出し、一致，不一致に各対応
する２値のビット列信号を出力する一致検出回路と、 上記ビット列信号を入力とする優先順位分解器と、 前記データのシフト数を表す信号をデコードするデコー
ダと、 前記優先順位分解器及びデコーダの各出力の大小を比較
し、その大小に応じた２値信号を出力する大小比較回路
と を具備し、該大小比較回路出力をオーバフロー検出信号
となしてあることを特徴とするシフタ用オーバフロー検
出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005295A JP2565730B2 (ja) | 1988-01-12 | 1988-01-12 | オーバフロー検出回路 |
| US07/202,159 US4899304A (en) | 1988-01-12 | 1988-06-02 | Overflow detection circuit |
| DE3827291A DE3827291A1 (de) | 1988-01-12 | 1988-08-11 | Ueberlaufdetektorschaltung fuer ein schieberegister |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005295A JP2565730B2 (ja) | 1988-01-12 | 1988-01-12 | オーバフロー検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01180629A JPH01180629A (ja) | 1989-07-18 |
| JP2565730B2 true JP2565730B2 (ja) | 1996-12-18 |
Family
ID=11607256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005295A Expired - Fee Related JP2565730B2 (ja) | 1988-01-12 | 1988-01-12 | オーバフロー検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4899304A (ja) |
| JP (1) | JP2565730B2 (ja) |
| DE (1) | DE3827291A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2553175B2 (ja) * | 1988-11-29 | 1996-11-13 | 沖電気工業株式会社 | オーバーフロー検出回路 |
| JPH03100827A (ja) * | 1989-09-14 | 1991-04-25 | Mitsubishi Electric Corp | オーバフロー検出回路 |
| US5231600A (en) * | 1990-04-19 | 1993-07-27 | Bull Hn Information Systems Inc. | Overflow detector for anticipating producing invalid operands resulting from performing shift operations on such operands |
| US7110482B2 (en) * | 2000-12-29 | 2006-09-19 | Lockheed Martin Corporation | Method and apparatus for tracking invalid signals through a digital system |
| US9208839B2 (en) | 2014-03-20 | 2015-12-08 | Arm Limited | Predicting saturation in a shift operation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282581A (en) * | 1979-10-15 | 1981-08-04 | Sperry Corporation | Automatic overflow/imminent overflow detector |
| DE3677051D1 (de) * | 1985-05-17 | 1991-02-28 | Nec Corp | Verarbeitungsschaltung, die es erlaubt den akkumulationsdurchsatz zu erhoehen. |
| US4722066A (en) * | 1985-07-30 | 1988-01-26 | Rca Corporation | Digital signal overflow correction apparatus |
| JPS6298425A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | 算術シフタ回路 |
-
1988
- 1988-01-12 JP JP63005295A patent/JP2565730B2/ja not_active Expired - Fee Related
- 1988-06-02 US US07/202,159 patent/US4899304A/en not_active Expired - Lifetime
- 1988-08-11 DE DE3827291A patent/DE3827291A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3827291A1 (de) | 1989-07-20 |
| US4899304A (en) | 1990-02-06 |
| JPH01180629A (ja) | 1989-07-18 |
| DE3827291C2 (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159914A (ja) | デイジタル圧縮装置 | |
| JP2565730B2 (ja) | オーバフロー検出回路 | |
| US4924421A (en) | Priority encoding system | |
| JP3012357B2 (ja) | シフト量検出回路 | |
| JPH076023A (ja) | 浮動小数点加算器のための仮数加算システム | |
| JP2766133B2 (ja) | パラレル・シリアル・データ変換回路 | |
| US5754458A (en) | Trailing bit anticipator | |
| US5777906A (en) | Left shift overflow detection | |
| JP4038634B2 (ja) | Ｆｏｄ回路 | |
| KR970022803A (ko) | 부동소수점연산장치의 정규화회로장치 | |
| JPH07117892B2 (ja) | シフタ | |
| JPH06250820A (ja) | 浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置 | |
| JP2558939B2 (ja) | 丸め回路 | |
| JP2761558B2 (ja) | ビット検索装置 | |
| JPH0216632A (ja) | 固定小数点数−浮動小数点数変換回路 | |
| JP2506759B2 (ja) | シフタ回路 | |
| JPH0635668A (ja) | 全加算器 | |
| JPS607315B2 (ja) | デイジタル相関検出器 | |
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| US5948049A (en) | Normalization circuitry | |
| JPH0244816A (ja) | 絶対値回路 | |
| JPH0580982A (ja) | 絶対値回路 | |
| JPS62245433A (ja) | 浮動小数点演算回路 | |
| JPH1098375A (ja) | 多数決回路 | |
| KR970050869A (ko) | 디스크 플레이어의 에러정정 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |