JPH06250820A - 浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置 - Google Patents
浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置Info
- Publication number
- JPH06250820A JPH06250820A JP6043150A JP4315094A JPH06250820A JP H06250820 A JPH06250820 A JP H06250820A JP 6043150 A JP6043150 A JP 6043150A JP 4315094 A JP4315094 A JP 4315094A JP H06250820 A JPH06250820 A JP H06250820A
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- value
- result
- flag
- borrow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 指数結果のアンダフローおよびオーバフロー
のより高速度の検出を可能にする浮動小数点加算システ
ムを提供する。 【構成】 浮動小数点加算器（２００）のための指数減
算器システム（２２６）は２つの浮動小数点数に対して
行なわれる加算操作に対して指数結果（ＥＸＰ＿ｌｏ
ｗ）および丸められた指数結果（ＥＸＰ＿ｈｉｇｈ）を
発生し、かつ指数減算器（５２，７２）において前記指
数結果の更新が完了する前に前記指数結果および前記丸
められた指数結果に対しオーバフローフラグ（Ｏｖｅｒ
ｆｌｏｗ＿ｌｏｗ，Ｏｖｅｒｆｌｏｗ＿ｈｉｇｈ）およ
びアンダフローフラグ（Ｕｎｄｅｒｆｌｏｗ＿ｌｏｗ，
Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇｈ）を発生する。
のより高速度の検出を可能にする浮動小数点加算システ
ムを提供する。 【構成】 浮動小数点加算器（２００）のための指数減
算器システム（２２６）は２つの浮動小数点数に対して
行なわれる加算操作に対して指数結果（ＥＸＰ＿ｌｏ
ｗ）および丸められた指数結果（ＥＸＰ＿ｈｉｇｈ）を
発生し、かつ指数減算器（５２，７２）において前記指
数結果の更新が完了する前に前記指数結果および前記丸
められた指数結果に対しオーバフローフラグ（Ｏｖｅｒ
ｆｌｏｗ＿ｌｏｗ，Ｏｖｅｒｆｌｏｗ＿ｈｉｇｈ）およ
びアンダフローフラグ（Ｕｎｄｅｒｆｌｏｗ＿ｌｏｗ，
Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇｈ）を発生する。
Description
【０００１】
【産業上の利用分野】この発明は浮動小数点加算器に関
し、かつより特定的には浮動小数点加算器によって発生
される指数結果のアンダフローおよびオーバフローの検
出に関する。
し、かつより特定的には浮動小数点加算器によって発生
される指数結果のアンダフローおよびオーバフローの検
出に関する。
【０００２】
【従来の技術】浮動小数点数は仮数部（ｍａｎｔｉｓｓ
ａ ｐａｒｔ）および指数部（ｅｘｐｏｎｅｎｔ ｐａ
ｒｔ）を有し、かつ通常大きさが３２ビット（「単一精
度」）または６４ビット（「倍精度」）である。浮動小
数点数のフォーマットは実施されている標準に依存す
る。例えば、広く実施されているＩＥＥＥ標準は１．ｆ
ｆｆＸ２ｅのフォーマットを有し、この場合１．ｆｆｆ
は正規化された仮数でありかつｅは指数である。
ａ ｐａｒｔ）および指数部（ｅｘｐｏｎｅｎｔ ｐａ
ｒｔ）を有し、かつ通常大きさが３２ビット（「単一精
度」）または６４ビット（「倍精度」）である。浮動小
数点数のフォーマットは実施されている標準に依存す
る。例えば、広く実施されているＩＥＥＥ標準は１．ｆ
ｆｆＸ２ｅのフォーマットを有し、この場合１．ｆｆｆ
は正規化された仮数でありかつｅは指数である。
【０００３】２つの浮動小数点数に対する浮動小数点加
算操作（これは浮動小数点数（単数または複数）の符号
に応じて減算操作にもなり得る）は以下のステップを有
する。 １）２つの指数の間の差を計算する。 ２）より小さな数の仮数を前記指数の差の絶対値だけ右
にシフトし、それによってより小さな数をより大きな数
に整列する。 ３）前記２つの仮数を加算する。 ４）前記加算結果を正規化する− ａ）前記仮数の加算結果（ステップ３の結果）の先行す
る“１”のビットを検出する。 ｂ）前記仮数の加算結果を左にシフトして前記先行する
“１”ビットが（減算操作の場合）前記結果の最上位ビ
ット（ＭＳＢ）となるまで全ての先行するゼロを捨て
る。 ｃ）前記指数結果を更新するために必要とされる左シフ
トの数を２進値に符号化する。 ５）前記浮動小数点加算操作の結果を更新するために前
記指数値から前記２進値を減算する。この結果は指数結
果（ＥＸＰ＿ｌｏｗ）である。 ６）前記結果を丸める。丸めの後に、前記最終的な指数
結果は２つの可能な値、すなわち指数結果ＥＸＰ＿ｌｏ
ｗ、または丸められた指数結果ＥＸＰ＿ｈｉｇｈ、のう
ちの１つとなり、この場合ＥＸＰ＿ｈｉｇｈ＝ＥＸＰ＿
ｌｏｗ＋１である。 ７）前記最終的な指数結果が所定の範囲内の値を有する
ことをチェックしかつそれに応じてオーバフローおよび
アンダフローフラグを発生する。 ８）結果を前記浮動小数点加算器の出力に送る。
算操作（これは浮動小数点数（単数または複数）の符号
に応じて減算操作にもなり得る）は以下のステップを有
する。 １）２つの指数の間の差を計算する。 ２）より小さな数の仮数を前記指数の差の絶対値だけ右
にシフトし、それによってより小さな数をより大きな数
に整列する。 ３）前記２つの仮数を加算する。 ４）前記加算結果を正規化する− ａ）前記仮数の加算結果（ステップ３の結果）の先行す
る“１”のビットを検出する。 ｂ）前記仮数の加算結果を左にシフトして前記先行する
“１”ビットが（減算操作の場合）前記結果の最上位ビ
ット（ＭＳＢ）となるまで全ての先行するゼロを捨て
る。 ｃ）前記指数結果を更新するために必要とされる左シフ
トの数を２進値に符号化する。 ５）前記浮動小数点加算操作の結果を更新するために前
記指数値から前記２進値を減算する。この結果は指数結
果（ＥＸＰ＿ｌｏｗ）である。 ６）前記結果を丸める。丸めの後に、前記最終的な指数
結果は２つの可能な値、すなわち指数結果ＥＸＰ＿ｌｏ
ｗ、または丸められた指数結果ＥＸＰ＿ｈｉｇｈ、のう
ちの１つとなり、この場合ＥＸＰ＿ｈｉｇｈ＝ＥＸＰ＿
ｌｏｗ＋１である。 ７）前記最終的な指数結果が所定の範囲内の値を有する
ことをチェックしかつそれに応じてオーバフローおよび
アンダフローフラグを発生する。 ８）結果を前記浮動小数点加算器の出力に送る。
【０００４】前記仮数加算結果がオール“１”であり、
したがって丸めによって仮数がオーバフローする場合に
のみ前記最終的な指数結果は丸められた指数結果（ＥＸ
Ｐ＿ｈｉｇｈ）となる。そうでない場合は、前記最終的
な指数結果は指数結果（ＥＸＰ＿ｌｏｗ）である。
したがって丸めによって仮数がオーバフローする場合に
のみ前記最終的な指数結果は丸められた指数結果（ＥＸ
Ｐ＿ｈｉｇｈ）となる。そうでない場合は、前記最終的
な指数結果は指数結果（ＥＸＰ＿ｌｏｗ）である。
【０００５】
【発明が解決しようとする課題】前記最終指数結果のア
ンダフローおよびオーバフローの検出および対応するフ
ラグの発生は浮動小数点加算器のクリティカルパス（ｃ
ｒｉｔｉｃａｌ ｐａｔｈ）において生じる。典型的に
は、アンダフローおよびオーバフローの検出および発生
は前記指数結果が更新されかつ必要に応じて丸められた
後に生じる。そのようなステップのために必要とされる
遅延時間はクリティカルパスにおけるものであり、かつ
したがって浮動小数点加算器の性能を制限する。知られ
た浮動小数点加算器に伴う他の不都合はアンダフローお
よびオーバフロー検出のために必要とされる論理が複雑
でありかつ実施するのにかなりの領域を必要とすること
である。
ンダフローおよびオーバフローの検出および対応するフ
ラグの発生は浮動小数点加算器のクリティカルパス（ｃ
ｒｉｔｉｃａｌ ｐａｔｈ）において生じる。典型的に
は、アンダフローおよびオーバフローの検出および発生
は前記指数結果が更新されかつ必要に応じて丸められた
後に生じる。そのようなステップのために必要とされる
遅延時間はクリティカルパスにおけるものであり、かつ
したがって浮動小数点加算器の性能を制限する。知られ
た浮動小数点加算器に伴う他の不都合はアンダフローお
よびオーバフロー検出のために必要とされる論理が複雑
でありかつ実施するのにかなりの領域を必要とすること
である。
【０００６】したがって、指数結果のアンダフローおよ
びオーバフローのより高速度の検出を行なう改善された
浮動小数点加算器システムを提供する必要性がある。
びオーバフローのより高速度の検出を行なう改善された
浮動小数点加算器システムを提供する必要性がある。
【０００７】
【課題を解決するための手段および作用】本発明によれ
ば、浮動小数点加算器において２つの数に対して行なわ
れる加算操作のための指数結果および丸められた指数結
果を発生しかつ前記指数結果および丸められた指数結果
に対するオーバフローおよびアンダフローフラグを発生
するための方法が提供され、この場合各々の数は指数部
および仮数部を有し、前記方法は、前記２つの数のうち
のより大きな指数を使用して第１および第２の指数値を
発生する段階であって、該第１および第２の指数値の各
々はｎビットからなるもの、前記加算操作によって生成
された仮数結果を正規化するために必要とされるビット
シフトの数を表わす２進値を提供する段階であって、該
２進値はｍビットを備え、この場合ｍはｎより小さいも
の、前記第１および第２の指数値の各々を２つのグルー
プのビット、すなわち指数値の最下位ｍビットからなる
第１のグループおよび前記指数値の（ｎ−ｍ）の最上位
ビットからなる第２のグループ、に分割する段階、前記
第１および第２の指数値の各々の前記第２のグループの
（ｎ−ｍ）ビットを１だけ減分し、それによって前記第
１および第２の指数値の各々に対する減分された最上位
ビット結果を提供する段階、前記第１の指数値の減分さ
れた最上位ビット結果および前記第１の指数値の第２の
グループの（ｎ−ｍ）ビットをそれぞれ調べることによ
り前記指数結果および丸められた指数結果のアンダフロ
ーを検出し、かつ該チェック段階に応じてそれぞれ第１
および第２のアンダフローフラグを発生する段階、前記
第２の指数値の減分された最上位ビット結果および前記
第２の指数値の第２のグループの（ｎ−ｍ）ビットをそ
れぞれチェックして前記指数結果および丸められた指数
結果のオーバフローを検出し、かつ該チェック段階に応
じてそれぞれ第１および第２のオーバフローフラグを発
生する段階、前記第１および第２の指数値の各々のｍビ
ットの第１のグループから前記２進値を減算し、それに
よって前記第１および第２の指数値の各々に対する最下
位ビット減算結果およびボローフラグ（ｂｏｒｒｏｗ
ｆｌａｇｓ）を提供する段階であって、該ボローフラグ
は前記減算段階が１のボロー（借り：ｂｏｒｒｏｗ）を
発生したかあるいは前記減算段階がゼロのボローを発生
したかを示すもの、前記第１および第２の指数値に対し
かつ前記ボローフラグに応じて、１のボローに対するそ
れぞれの減分された最上位ビット結果またはゼロのボロ
ーに対しそれぞれ第２のグループの（ｎ−ｍ）ビットを
選択し、それによって前記第１および第２の指数値の各
々に対する選択された結果を提供する段階、前記指数値
の各々に対しそれぞれの選択された結果を前記それぞれ
の最下位ビット減算結果と組合わせ、それによって前記
指数結果および丸められた指数結果を発生する段階、そ
して前記浮動小数点加算器の出力において前記指数結果
および対応する第１のアンダフローフラグおよび第１の
オーバフローフラグを提供し、かつ丸められた指数結果
および対応する第２のアンダフローフラグおよび第２の
オーバフローフラグを提供する段階、を備えている。
ば、浮動小数点加算器において２つの数に対して行なわ
れる加算操作のための指数結果および丸められた指数結
果を発生しかつ前記指数結果および丸められた指数結果
に対するオーバフローおよびアンダフローフラグを発生
するための方法が提供され、この場合各々の数は指数部
および仮数部を有し、前記方法は、前記２つの数のうち
のより大きな指数を使用して第１および第２の指数値を
発生する段階であって、該第１および第２の指数値の各
々はｎビットからなるもの、前記加算操作によって生成
された仮数結果を正規化するために必要とされるビット
シフトの数を表わす２進値を提供する段階であって、該
２進値はｍビットを備え、この場合ｍはｎより小さいも
の、前記第１および第２の指数値の各々を２つのグルー
プのビット、すなわち指数値の最下位ｍビットからなる
第１のグループおよび前記指数値の（ｎ−ｍ）の最上位
ビットからなる第２のグループ、に分割する段階、前記
第１および第２の指数値の各々の前記第２のグループの
（ｎ−ｍ）ビットを１だけ減分し、それによって前記第
１および第２の指数値の各々に対する減分された最上位
ビット結果を提供する段階、前記第１の指数値の減分さ
れた最上位ビット結果および前記第１の指数値の第２の
グループの（ｎ−ｍ）ビットをそれぞれ調べることによ
り前記指数結果および丸められた指数結果のアンダフロ
ーを検出し、かつ該チェック段階に応じてそれぞれ第１
および第２のアンダフローフラグを発生する段階、前記
第２の指数値の減分された最上位ビット結果および前記
第２の指数値の第２のグループの（ｎ−ｍ）ビットをそ
れぞれチェックして前記指数結果および丸められた指数
結果のオーバフローを検出し、かつ該チェック段階に応
じてそれぞれ第１および第２のオーバフローフラグを発
生する段階、前記第１および第２の指数値の各々のｍビ
ットの第１のグループから前記２進値を減算し、それに
よって前記第１および第２の指数値の各々に対する最下
位ビット減算結果およびボローフラグ（ｂｏｒｒｏｗ
ｆｌａｇｓ）を提供する段階であって、該ボローフラグ
は前記減算段階が１のボロー（借り：ｂｏｒｒｏｗ）を
発生したかあるいは前記減算段階がゼロのボローを発生
したかを示すもの、前記第１および第２の指数値に対し
かつ前記ボローフラグに応じて、１のボローに対するそ
れぞれの減分された最上位ビット結果またはゼロのボロ
ーに対しそれぞれ第２のグループの（ｎ−ｍ）ビットを
選択し、それによって前記第１および第２の指数値の各
々に対する選択された結果を提供する段階、前記指数値
の各々に対しそれぞれの選択された結果を前記それぞれ
の最下位ビット減算結果と組合わせ、それによって前記
指数結果および丸められた指数結果を発生する段階、そ
して前記浮動小数点加算器の出力において前記指数結果
および対応する第１のアンダフローフラグおよび第１の
オーバフローフラグを提供し、かつ丸められた指数結果
および対応する第２のアンダフローフラグおよび第２の
オーバフローフラグを提供する段階、を備えている。
【０００８】
【実施例】本発明に係わる浮動小数点加算器におけるオ
ーバフローおよびアンダフローフラグの検出および発生
方法につき図面を参照して実例のみによって説明を行な
う。
ーバフローおよびアンダフローフラグの検出および発生
方法につき図面を参照して実例のみによって説明を行な
う。
【０００９】前記ＩＥＥＥ倍精度フォーマットは１つの
符号ビット、１１の指数ビットおよび５２の仮数（ｆｒ
ａｃｔｉｏｎ）ビットを有する。この倍精度フォーマッ
トは＋１０２３を加えることによってバイアスされてお
り、したがって指数は−１０２２から＋１０２３の範囲
になるべきである。
符号ビット、１１の指数ビットおよび５２の仮数（ｆｒ
ａｃｔｉｏｎ）ビットを有する。この倍精度フォーマッ
トは＋１０２３を加えることによってバイアスされてお
り、したがって指数は−１０２２から＋１０２３の範囲
になるべきである。
【００１０】前記ＩＥＥＥ単精度フォーマットは１つの
符号ビット、８個の指数ビットおよび２３ビットのデー
タを有する。この単精度フォーマットは＋１２７を加え
ることによりバイアスされており、したがって指数は−
１２６から＋１２７の範囲になるべきである。
符号ビット、８個の指数ビットおよび２３ビットのデー
タを有する。この単精度フォーマットは＋１２７を加え
ることによりバイアスされており、したがって指数は−
１２６から＋１２７の範囲になるべきである。
【００１１】単精度および倍精度フォーマットの双方を
実施するシステムにおいては、入力される浮動小数点数
は通常倍精度フォーマットで表わされ、それによって浮
動小数点数加算器内の全ての数の指数が＋１０２３の倍
精度バイアスでバイアスされるようになる。これは単精
度フォーマットにおける指数結果が＋８９７（−１２６
＋１０２３）から＋１１５０（１２７＋１０２３）の範
囲で有効であり、かつ倍精度フォーマットにおいては＋
１（−１０２３＋１０２３）から＋２０４６（１０２３
＋１０２３）の範囲で有効であることを意味する。この
規定は本発明を説明するために使用される。
実施するシステムにおいては、入力される浮動小数点数
は通常倍精度フォーマットで表わされ、それによって浮
動小数点数加算器内の全ての数の指数が＋１０２３の倍
精度バイアスでバイアスされるようになる。これは単精
度フォーマットにおける指数結果が＋８９７（−１２６
＋１０２３）から＋１１５０（１２７＋１０２３）の範
囲で有効であり、かつ倍精度フォーマットにおいては＋
１（−１０２３＋１０２３）から＋２０４６（１０２３
＋１０２３）の範囲で有効であることを意味する。この
規定は本発明を説明するために使用される。
【００１２】まず図１を参照すると、知られた浮動小数
点数加算器２は２つの浮動小数点数ＦＰＡおよびＦＰＢ
を受けるための２つの入力４および６を備えている。入
力４および６は回路８に結合され、該回路８は２つの浮
動小数点数ＦＰＡおよびＦＰＢのうちのどれがより小さ
いかを判定する。回路８は４つの出力、すなわち、より
大きなおよびより小さな浮動小数点数の仮数、およびよ
り大きなおよびより小さな浮動小数点数の指数、を提供
する。指数減算器１０において２つの指数の間の差が計
算され、かつその結果が小さな仮数シフタ１２に渡され
る。小さな仮数シフタ１２は前記より小さな仮数を前記
指数の差の絶対値だけ右にシフトする。シフトされた結
果は次に仮数加算器１４に渡される。
点数加算器２は２つの浮動小数点数ＦＰＡおよびＦＰＢ
を受けるための２つの入力４および６を備えている。入
力４および６は回路８に結合され、該回路８は２つの浮
動小数点数ＦＰＡおよびＦＰＢのうちのどれがより小さ
いかを判定する。回路８は４つの出力、すなわち、より
大きなおよびより小さな浮動小数点数の仮数、およびよ
り大きなおよびより小さな浮動小数点数の指数、を提供
する。指数減算器１０において２つの指数の間の差が計
算され、かつその結果が小さな仮数シフタ１２に渡され
る。小さな仮数シフタ１２は前記より小さな仮数を前記
指数の差の絶対値だけ右にシフトする。シフトされた結
果は次に仮数加算器１４に渡される。
【００１３】仮数加算器１４は前記大きな仮数およびシ
フトされた小さな仮数を加算し、その結果を正規化しか
つ正規化された結果を出力１６に提供する。仮数加算器
１４はまた前記結果を正規化するために必要とされる左
シフトの数を符号化しかつ符号化された２進値Ｎを指数
減算器２０に提供する。指数減算器２０は前記２進値を
より大きな指数から減算し、それによって指数結果を更
新する。倍精度フォーマット（この場合仮数は５３ビッ
トからなる）に対しては、前記２進値Ｎは６ビット幅で
ある。
フトされた小さな仮数を加算し、その結果を正規化しか
つ正規化された結果を出力１６に提供する。仮数加算器
１４はまた前記結果を正規化するために必要とされる左
シフトの数を符号化しかつ符号化された２進値Ｎを指数
減算器２０に提供する。指数減算器２０は前記２進値を
より大きな指数から減算し、それによって指数結果を更
新する。倍精度フォーマット（この場合仮数は５３ビッ
トからなる）に対しては、前記２進値Ｎは６ビット幅で
ある。
【００１４】丸め論理２２は前記正規化された仮数結果
を「丸める（ｒｏｕｎｄｓ）」。もし前記正規化された
仮数結果がオール“１”であれば、丸めに際し、丸め論
理２２は“１”を前記仮数結果に加算し、それによって
丸められた仮数結果がオーバフローするようになる。こ
れが生じた時、前記仮数の丸められた結果は１ビット右
にシフトされかつ前記システム結果は丸められた指数結
果（ＥＸＰ＿ｈｉｇｈ）を提供するように増分される。
を「丸める（ｒｏｕｎｄｓ）」。もし前記正規化された
仮数結果がオール“１”であれば、丸めに際し、丸め論
理２２は“１”を前記仮数結果に加算し、それによって
丸められた仮数結果がオーバフローするようになる。こ
れが生じた時、前記仮数の丸められた結果は１ビット右
にシフトされかつ前記システム結果は丸められた指数結
果（ＥＸＰ＿ｈｉｇｈ）を提供するように増分される。
【００１５】前記正規化された仮数結果（丸められた）
は浮動小数点加算器２の第１の出力１８において出力さ
れ、かつ前記指数結果（丸められたあるいは丸められて
いない）は浮動小数点加算器の第２の出力２６に結合さ
れかつオーバフローおよびアンダフロー検出器２４に結
合される。
は浮動小数点加算器２の第１の出力１８において出力さ
れ、かつ前記指数結果（丸められたあるいは丸められて
いない）は浮動小数点加算器の第２の出力２６に結合さ
れかつオーバフローおよびアンダフロー検出器２４に結
合される。
【００１６】前記オーバフローおよびアンダフロー検出
器２４は前記指数結果（あるいは、もし丸めが必要であ
れば、「丸められた」指数結果）が前記所定の範囲内の
値を有することをチェックしかつそれに応じてオーバフ
ローおよびアンダフローフラグを発生する。該オーバフ
ローおよびアンダフローフラグは浮動小数点加算器２の
第３の出力１９において前記加算結果と共に出力され
る。
器２４は前記指数結果（あるいは、もし丸めが必要であ
れば、「丸められた」指数結果）が前記所定の範囲内の
値を有することをチェックしかつそれに応じてオーバフ
ローおよびアンダフローフラグを発生する。該オーバフ
ローおよびアンダフローフラグは浮動小数点加算器２の
第３の出力１９において前記加算結果と共に出力され
る。
【００１７】指数結果のオーバフローおよびアンダフロ
ーは以下の条件にしたがって検出器２４により検出され
る。単精度フォーマットに対しては、 １．もし前記指数結果が≦８９６であれば、アンダフロ
ーが検出され、そして ２．もし前記指数結果が≧１１５１であれば、オーバフ
ローが検出される。倍精度フォーマットに対しては、 ３．もし前記指数結果が≦０であれば、アンダフローが
検出され、そして ４．もし前記指数結果が≧２０４７であれば、オーバフ
ローが検出される。
ーは以下の条件にしたがって検出器２４により検出され
る。単精度フォーマットに対しては、 １．もし前記指数結果が≦８９６であれば、アンダフロ
ーが検出され、そして ２．もし前記指数結果が≧１１５１であれば、オーバフ
ローが検出される。倍精度フォーマットに対しては、 ３．もし前記指数結果が≦０であれば、アンダフローが
検出され、そして ４．もし前記指数結果が≧２０４７であれば、オーバフ
ローが検出される。
【００１８】次に図２をも参照すると、指数減算器２０
およびオーバフローおよびアンダフロー検出器２４が示
されている。オーバフローおよびアンダフロー検出器２
４はオーバフローおよびアンダフロー論理３６およびオ
ーバフローおよびアンダフロー論理３８を備えている。
およびオーバフローおよびアンダフロー検出器２４が示
されている。オーバフローおよびアンダフロー検出器２
４はオーバフローおよびアンダフロー論理３６およびオ
ーバフローおよびアンダフロー論理３８を備えている。
【００１９】前記２進値Ｎは第１の１２ビット減算器３
２および第２の１２ビット減算器３４の第１の入力Ｂに
結合されている。より大きな指数ｅ（１１：０）は前記
第１の減算器３２および第２の減算器３４の第２の入力
Ａに結合されている。第１の減算器３２は前記２進値Ｎ
を前記より大きな指数ｅから減算してその出力に１２ビ
ットの指数結果ＥＸＰ＿ｌｏｗ（１１：０）＝ｅ−Ｎを
提供する。第２の減算器３４は前記２進値Ｎを１が加え
られた前記より大きな指数（ｅ＋１）から減算し、それ
によってその出力に１２ビットの「丸められた」指数結
果ＥＸＰ＿ｈｉｇｈ（１１：０）＝ｅ−Ｎ＋１を提供す
る。これら２つの指数結果はそれぞれのオーバフローお
よびアンダフロー論理回路３６および３８に供給され
る。
２および第２の１２ビット減算器３４の第１の入力Ｂに
結合されている。より大きな指数ｅ（１１：０）は前記
第１の減算器３２および第２の減算器３４の第２の入力
Ａに結合されている。第１の減算器３２は前記２進値Ｎ
を前記より大きな指数ｅから減算してその出力に１２ビ
ットの指数結果ＥＸＰ＿ｌｏｗ（１１：０）＝ｅ−Ｎを
提供する。第２の減算器３４は前記２進値Ｎを１が加え
られた前記より大きな指数（ｅ＋１）から減算し、それ
によってその出力に１２ビットの「丸められた」指数結
果ＥＸＰ＿ｈｉｇｈ（１１：０）＝ｅ−Ｎ＋１を提供す
る。これら２つの指数結果はそれぞれのオーバフローお
よびアンダフロー論理回路３６および３８に供給され
る。
【００２０】オーバフローおよびアンダフロー論理回路
３６は前記指数結果ＥＸＰ＿ｌｏｗが上に述べた条件１
または２（単精度フォーマットに対し）、または上に述
べた条件３または４（倍精度フォーマットに対し）のい
ずれかを満足するかを検出し、それに応じて１組のフラ
グ、オーバフロー＿ロー（Ｏｖｅｒｆｌｏｗ＿ｌｏｗ）
およびアンダフロー＿ロー（Ｕｎｄｅｒｆｌｏｗ＿ｌｏ
ｗ）を発生する。オーバフローおよびアンダフロー論理
回路３８は前記「丸められた」指数結果ＥＸＰ＿ｈｉｇ
ｈが上に述べた条件１または２（単精度フォーマットに
対し）、あるいは上に述べた条件３または４（倍精度フ
ォーマットに対し）のいずれかを満足するかを検出し、
かつそれに応じて第２の１組のフラグ、オーバフロー＿
ハイ（Ｏｖｅｒｆｌｏｗ＿ｈｉｇｈ）およびアンダフロ
ー＿ハイ（Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇｈ）を発生す
る。
３６は前記指数結果ＥＸＰ＿ｌｏｗが上に述べた条件１
または２（単精度フォーマットに対し）、または上に述
べた条件３または４（倍精度フォーマットに対し）のい
ずれかを満足するかを検出し、それに応じて１組のフラ
グ、オーバフロー＿ロー（Ｏｖｅｒｆｌｏｗ＿ｌｏｗ）
およびアンダフロー＿ロー（Ｕｎｄｅｒｆｌｏｗ＿ｌｏ
ｗ）を発生する。オーバフローおよびアンダフロー論理
回路３８は前記「丸められた」指数結果ＥＸＰ＿ｈｉｇ
ｈが上に述べた条件１または２（単精度フォーマットに
対し）、あるいは上に述べた条件３または４（倍精度フ
ォーマットに対し）のいずれかを満足するかを検出し、
かつそれに応じて第２の１組のフラグ、オーバフロー＿
ハイ（Ｏｖｅｒｆｌｏｗ＿ｈｉｇｈ）およびアンダフロ
ー＿ハイ（Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇｈ）を発生す
る。
【００２１】前記２つの指数結果ＥＸＰ＿ｌｏｗおよび
ＥＸＰ＿ｈｉｇｈ並びにそれらのそれぞれのフラグ、ｏ
ｖｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄｅｒｆｌｏｗ＿ｌ
ｏｗおよびＯｖｅｒｆｌｏｗ＿ｈｉｇｈおよびＵｎｄｅ
ｒｆｌｏｗ＿ｈｉｇｈが丸め論理２２に結合される。
ＥＸＰ＿ｈｉｇｈ並びにそれらのそれぞれのフラグ、ｏ
ｖｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄｅｒｆｌｏｗ＿ｌ
ｏｗおよびＯｖｅｒｆｌｏｗ＿ｈｉｇｈおよびＵｎｄｅ
ｒｆｌｏｗ＿ｈｉｇｈが丸め論理２２に結合される。
【００２２】もし前記丸め論理２２が前記指数結果の丸
めが必要であることを判定すれば、「丸められた」指数
結果ＥＸＰ＿ｈｉｇｈおよび関連するフラグ、Ｏｖｅｒ
ｆｌｏｗ＿ｈｉｇｈおよびＵｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ、は丸め論理２２によって選択されかつ浮動小数点加
算器２の出力に結合される。もし指数の丸めが必要とさ
れなければ、前記指数結果ＥＸＰ＿ｌｏｗおよび前記関
連するフラグ、Ｏｖｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄ
ｅｒｆｌｏｗ＿ｌｏｗ、が前記出力に結合される。
めが必要であることを判定すれば、「丸められた」指数
結果ＥＸＰ＿ｈｉｇｈおよび関連するフラグ、Ｏｖｅｒ
ｆｌｏｗ＿ｈｉｇｈおよびＵｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ、は丸め論理２２によって選択されかつ浮動小数点加
算器２の出力に結合される。もし指数の丸めが必要とさ
れなければ、前記指数結果ＥＸＰ＿ｌｏｗおよび前記関
連するフラグ、Ｏｖｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄ
ｅｒｆｌｏｗ＿ｌｏｗ、が前記出力に結合される。
【００２３】図３は、単精度および倍精度に対するオー
バフローおよびアンダフロー論理を示し、これらは上に
概略的に述べた条件１〜４を検出するためにオーバフロ
ーおよびアンダフロー論理回路３６および３８において
実現される。オーバフロー論理は単精度に対し論理ゲー
ト４０の構成を有しかつ倍精度に対し論理ゲート４４の
構成を備えており、かつアンダフロー論理は単精度に対
し論理ゲート４２の構成を、そして倍精度に対し論理ゲ
ート４６の構成を備えている。入力ｓｉｎｇｌｅ＿ｏｖ
ｆ＿ａｌｌｏｗ，ｄｏｕｂｌｅ＿ｏｖｆ＿ａｌｌｏｗお
よびｓｉｎｇｌｅ＿ｕｎｆ＿ａｌｌｏｗおよびｄｏｕｂ
ｌｅ＿ｕｎｆ＿ａｌｌｏｗは単精度−倍精度論理の間を
選択する。前記指数結果ＥＸＰ＿ｌｏｗの１２ビットお
よび「丸められた」指数結果ＥＸＰ＿ｈｉｇｈはそれら
のそれぞれのオーバフローおよびアンダフロー論理３６
および３８の論理ゲートの構成４０，４２，４４，４６
の各々のそれぞれの入力０〜１２に結合される。フラグ
は上に概略的に説明した条件にしたがって前記論理によ
って発生される。
バフローおよびアンダフロー論理を示し、これらは上に
概略的に述べた条件１〜４を検出するためにオーバフロ
ーおよびアンダフロー論理回路３６および３８において
実現される。オーバフロー論理は単精度に対し論理ゲー
ト４０の構成を有しかつ倍精度に対し論理ゲート４４の
構成を備えており、かつアンダフロー論理は単精度に対
し論理ゲート４２の構成を、そして倍精度に対し論理ゲ
ート４６の構成を備えている。入力ｓｉｎｇｌｅ＿ｏｖ
ｆ＿ａｌｌｏｗ，ｄｏｕｂｌｅ＿ｏｖｆ＿ａｌｌｏｗお
よびｓｉｎｇｌｅ＿ｕｎｆ＿ａｌｌｏｗおよびｄｏｕｂ
ｌｅ＿ｕｎｆ＿ａｌｌｏｗは単精度−倍精度論理の間を
選択する。前記指数結果ＥＸＰ＿ｌｏｗの１２ビットお
よび「丸められた」指数結果ＥＸＰ＿ｈｉｇｈはそれら
のそれぞれのオーバフローおよびアンダフロー論理３６
および３８の論理ゲートの構成４０，４２，４４，４６
の各々のそれぞれの入力０〜１２に結合される。フラグ
は上に概略的に説明した条件にしたがって前記論理によ
って発生される。
【００２４】図２の指数減算器２０およびオーバフロー
およびアンダフロー検出器２４は可能な指数結果および
それらの関連するフラグの双方を生成しクリティカルパ
スにおける遅延を低減するが、オーバフローおよびアン
ダフローフラグを発生するために３つの一連のステップ
が必要となり、これらは、拡張された２進値Ｎｅｘｔを
発生し、該Ｎｅｘｔを前記より大きな指数ｅおよび前記
より大きな指数に１を加えたもの（ｅ＋１）から減算
し、オーバフローおよびアンダフローのために前記２つ
の可能な指数結果、ＥＸＰ＿ｌｏｗおよびＥＸＰ＿ｈｉ
ｇｈ、をチェックし、かつ該チェック段階に応じてオー
バフローおよびアンダフローフラグを発生する段階であ
る。これらの一連のステップはかなりの量の時間を必要
としかつ浮動小数点加算器２のクリティカルパスにあり
これは加算器２の性能を制限する。さらに、前記必要と
される論理はかなり大きくかつ複雑である。
およびアンダフロー検出器２４は可能な指数結果および
それらの関連するフラグの双方を生成しクリティカルパ
スにおける遅延を低減するが、オーバフローおよびアン
ダフローフラグを発生するために３つの一連のステップ
が必要となり、これらは、拡張された２進値Ｎｅｘｔを
発生し、該Ｎｅｘｔを前記より大きな指数ｅおよび前記
より大きな指数に１を加えたもの（ｅ＋１）から減算
し、オーバフローおよびアンダフローのために前記２つ
の可能な指数結果、ＥＸＰ＿ｌｏｗおよびＥＸＰ＿ｈｉ
ｇｈ、をチェックし、かつ該チェック段階に応じてオー
バフローおよびアンダフローフラグを発生する段階であ
る。これらの一連のステップはかなりの量の時間を必要
としかつ浮動小数点加算器２のクリティカルパスにあり
これは加算器２の性能を制限する。さらに、前記必要と
される論理はかなり大きくかつ複雑である。
【００２５】したがって浮動小数点加算器において速度
を増大させかつオーバフローおよびアンダフローフラグ
の発生の複雑さを低減させる必要がある。
を増大させかつオーバフローおよびアンダフローフラグ
の発生の複雑さを低減させる必要がある。
【００２６】本発明の好ましい実施例に係わる指数減算
器および検出器２２６を導入した浮動小数点加算器２０
０が図４に示されている。図１のものと同様の構成要素
は同じ参照数字に数２００を加えたものによって参照さ
れている。
器および検出器２２６を導入した浮動小数点加算器２０
０が図４に示されている。図１のものと同様の構成要素
は同じ参照数字に数２００を加えたものによって参照さ
れている。
【００２７】指数減算器およびオーバフローおよびアン
ダフロー検出器２２６は２つの部分からなり、すなわち
（図５を参照して説明される）アンダフローフラグ発生
を備えた指数減算器２３０および（図６を参照して説明
される）オーバフローフラグ発生を備えた指数減算器２
３２である。
ダフロー検出器２２６は２つの部分からなり、すなわち
（図５を参照して説明される）アンダフローフラグ発生
を備えた指数減算器２３０および（図６を参照して説明
される）オーバフローフラグ発生を備えた指数減算器２
３２である。
【００２８】前記アンダフローフラグ発生を備えた指数
減算器２３０は２進値Ｎおよび前記より大きな指数ｅを
受け取りかつ丸め論理２２８に対し３つの出力信号、す
なわち低い指数結果ＥＸＰ＿ｌｏｗ（１１：０）＝ｅ
（１１：０）−Ｎ（５：０）、および２つのアンダフロ
ーフラグＵｎｄｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄｅｒ
ｆｌｏｗ＿ｈｉｇｈ、を提供する。
減算器２３０は２進値Ｎおよび前記より大きな指数ｅを
受け取りかつ丸め論理２２８に対し３つの出力信号、す
なわち低い指数結果ＥＸＰ＿ｌｏｗ（１１：０）＝ｅ
（１１：０）−Ｎ（５：０）、および２つのアンダフロ
ーフラグＵｎｄｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄｅｒ
ｆｌｏｗ＿ｈｉｇｈ、を提供する。
【００２９】前記オーバフローフラグ発生を備えた指数
減算器２３２は２進値Ｎおよび２だけ増分された前記よ
り大きな指数ｅを受け取り、かつ丸め論理２２８に対し
て３つの出力信号、すなわち高い指数結果ＥＸＰ＿ｈｉ
ｇｈ（１１：０）＝ｅ（１１：０）−Ｎ（５：０）＋
１、および２つのオーバフローフラグＯｖｅｒｆｌｏｗ
＿ｌｏｗおよびＯｖｅｒｆｌｏｗ＿ｈｉｇｈを提供す
る。
減算器２３２は２進値Ｎおよび２だけ増分された前記よ
り大きな指数ｅを受け取り、かつ丸め論理２２８に対し
て３つの出力信号、すなわち高い指数結果ＥＸＰ＿ｈｉ
ｇｈ（１１：０）＝ｅ（１１：０）−Ｎ（５：０）＋
１、および２つのオーバフローフラグＯｖｅｒｆｌｏｗ
＿ｌｏｗおよびＯｖｅｒｆｌｏｗ＿ｈｉｇｈを提供す
る。
【００３０】前記丸め論理２２８は、指数減算器および
オーバフローおよびアンダフロー検出器２２６からの出
力に加えて、仮数加算器２１４の出力２１６から正規化
された仮数を受信する。丸め論理２２８は前記仮数結果
を「丸め」かつこの「丸められた」結果を浮動小数点加
算器２００の第１の出力２１８に出力する。丸め論理２
２８はまた指数丸めが必要であるか否かを判定する。も
し指数丸めが必要であれば、丸め論理２２８は前記高い
指数結果ＥＸＰ＿ｈｉｇｈおよびその関連するフラグＵ
ｎｄｅｒｆｌｏｗ＿ｈｉｇｈおよびＯｖｅｒｆｌｏｗ＿
ｈｉｇｈを選択し、これらは浮動小数点加算器２００の
それぞれ出力２２６および２１９において出力される。
もし指数丸めが必要でなければ、丸め論理２２８は低い
指数結果ＥＸＰ＿ｌｏｗおよびその関連するフラグＵｎ
ｄｅｒｆｌｏｗ＿ｌｏｗおよびＯｖｅｒｆｌｏｗ＿ｌｏ
ｗを選択し、これらはそれぞれ出力２２６および２１９
において出力される。
オーバフローおよびアンダフロー検出器２２６からの出
力に加えて、仮数加算器２１４の出力２１６から正規化
された仮数を受信する。丸め論理２２８は前記仮数結果
を「丸め」かつこの「丸められた」結果を浮動小数点加
算器２００の第１の出力２１８に出力する。丸め論理２
２８はまた指数丸めが必要であるか否かを判定する。も
し指数丸めが必要であれば、丸め論理２２８は前記高い
指数結果ＥＸＰ＿ｈｉｇｈおよびその関連するフラグＵ
ｎｄｅｒｆｌｏｗ＿ｈｉｇｈおよびＯｖｅｒｆｌｏｗ＿
ｈｉｇｈを選択し、これらは浮動小数点加算器２００の
それぞれ出力２２６および２１９において出力される。
もし指数丸めが必要でなければ、丸め論理２２８は低い
指数結果ＥＸＰ＿ｌｏｗおよびその関連するフラグＵｎ
ｄｅｒｆｌｏｗ＿ｌｏｗおよびＯｖｅｒｆｌｏｗ＿ｌｏ
ｗを選択し、これらはそれぞれ出力２２６および２１９
において出力される。
【００３１】次に図５をも参照すると、本発明の好まし
い実施例によるアンダフローフラグ発生を備えた指数減
算器２３０は前記より大きな指数ｅ（１１：０）から６
ビットの２進値Ｎ（５：０）を減算するための手段およ
び前記減算手段と並列にアンダフローフラグ、すなわち
Ｕｎｄｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄｅｒｆｌｏｗ
＿ｈｉｇｈ、を発生するための手段を備えている。
い実施例によるアンダフローフラグ発生を備えた指数減
算器２３０は前記より大きな指数ｅ（１１：０）から６
ビットの２進値Ｎ（５：０）を減算するための手段およ
び前記減算手段と並列にアンダフローフラグ、すなわち
Ｕｎｄｅｒｆｌｏｗ＿ｌｏｗおよびＵｎｄｅｒｆｌｏｗ
＿ｈｉｇｈ、を発生するための手段を備えている。
【００３２】指数減算器２３０は１２ビットのより大き
な指数ｅ（１１：０）および６ビットの２進値Ｎ（５：
０）を受け取る。６ビットの値（Ｎ）は指数の更新の間
に前記指数結果から減算されるから、指数結果の最上位
ビット（ＭＳＢ）は２つの可能な値、下の値または下の
値−１のみを持つことができる。したがって、好ましい
実施例においては、前記より大きな指数の６つの最下位
ビット（ＬＳＢ）ｅ（５：０）は６ビットの減算器５２
の１つの入力に供給され、かつ前記より大きな指数（１
１：６）の６つの最上位ビット（ＭＳＢ）は６ビットの
デクリメンタ５４、６ビットのマルチプレクサ５６の第
１の入力、および第１のアンダフロー検出論理６０に結
合される。
な指数ｅ（１１：０）および６ビットの２進値Ｎ（５：
０）を受け取る。６ビットの値（Ｎ）は指数の更新の間
に前記指数結果から減算されるから、指数結果の最上位
ビット（ＭＳＢ）は２つの可能な値、下の値または下の
値−１のみを持つことができる。したがって、好ましい
実施例においては、前記より大きな指数の６つの最下位
ビット（ＬＳＢ）ｅ（５：０）は６ビットの減算器５２
の１つの入力に供給され、かつ前記より大きな指数（１
１：６）の６つの最上位ビット（ＭＳＢ）は６ビットの
デクリメンタ５４、６ビットのマルチプレクサ５６の第
１の入力、および第１のアンダフロー検出論理６０に結
合される。
【００３３】前記６ビットの減算器５２は該減算器５２
の第２の入力に結合される、２進値Ｎ（５：０）を前記
より大きな指数の６つのＬＳＢ ｅ（５：０）から減算
し、かつ６ビットの指数結果ＥＸＰ＿ｌｏｗ（５：０）
を出力５３に与える。デクリメンタ５４は“１”を前記
より大きな指数の６つのＭＳＢ ｅ（１１：６）から減
算し、かつ減分された結果（ｅ（１１：６）−１）は６
ビットのマルチプレクサ５６の第２の入力および第２の
アンダフロー検出論理５８に供給される。前記２進値Ｎ
（５：０）の発生はクリティカルパスにあるから、前記
値（ｅ（１１：６）−１）はマルチプレクサ５６への制
御が発生される充分前に用意ができる。
の第２の入力に結合される、２進値Ｎ（５：０）を前記
より大きな指数の６つのＬＳＢ ｅ（５：０）から減算
し、かつ６ビットの指数結果ＥＸＰ＿ｌｏｗ（５：０）
を出力５３に与える。デクリメンタ５４は“１”を前記
より大きな指数の６つのＭＳＢ ｅ（１１：６）から減
算し、かつ減分された結果（ｅ（１１：６）−１）は６
ビットのマルチプレクサ５６の第２の入力および第２の
アンダフロー検出論理５８に供給される。前記２進値Ｎ
（５：０）の発生はクリティカルパスにあるから、前記
値（ｅ（１１：６）−１）はマルチプレクサ５６への制
御が発生される充分前に用意ができる。
【００３４】第１のマルチプレクサ６２は第１のアンダ
フロー検出論理６０および第２のアンダフロー検出論理
５８の双方から出力信号を受け取りかつ第１のアンダフ
ローフラグＵｎｄｅｒｆｌｏｗ＿ｌｏｗを提供する。第
２のマルチプレクサ６４は第１のアンダフロー検出論理
６０および第２のアンダフロー検出論理５８の双方から
出力信号を受け取りかつ第２のアンダフローフラグＵｎ
ｄｅｒｆｌｏｗ＿ｈｉｇｈを提供する。前記第１のアン
ダフロー検出論理６０および第２のアンダフロー検出論
理５８の動作は図７を参照して詳細に説明する。
フロー検出論理６０および第２のアンダフロー検出論理
５８の双方から出力信号を受け取りかつ第１のアンダフ
ローフラグＵｎｄｅｒｆｌｏｗ＿ｌｏｗを提供する。第
２のマルチプレクサ６４は第１のアンダフロー検出論理
６０および第２のアンダフロー検出論理５８の双方から
出力信号を受け取りかつ第２のアンダフローフラグＵｎ
ｄｅｒｆｌｏｗ＿ｈｉｇｈを提供する。前記第１のアン
ダフロー検出論理６０および第２のアンダフロー検出論
理５８の動作は図７を参照して詳細に説明する。
【００３５】次に図７をも参照すると、本発明に係わる
前記第１のアンダフロー検出論理６０および第２のアン
ダフロー検出論理５８は前記指数結果の前記（値−１）
に対してアンダフローフラグを発生するよう構成されて
いる。これは上で特定したアンダフロー条件１および３
が、単精度フォーマットに対しては、 １．もし（指数結果−１）≦８９５であれば、アンダフ
ローが検出され、そして倍精度フォーマットに対して
は、 ３．もし（指数結果−１）≦−１であれば、アンダフロ
ーが検出される。
前記第１のアンダフロー検出論理６０および第２のアン
ダフロー検出論理５８は前記指数結果の前記（値−１）
に対してアンダフローフラグを発生するよう構成されて
いる。これは上で特定したアンダフロー条件１および３
が、単精度フォーマットに対しては、 １．もし（指数結果−１）≦８９５であれば、アンダフ
ローが検出され、そして倍精度フォーマットに対して
は、 ３．もし（指数結果−１）≦−１であれば、アンダフロ
ーが検出される。
【００３６】したがって、前記２つの結果ＥＸＰ＿ｌｏ
ｗおよびＥＸＰ＿ｈｉｇｈの指数−１（「減分された」
指数）の値、（ｅ（１１：０）−Ｎ（５：０）−１）お
よび（ｅ（１１：０）−Ｎ（５：０））、はアンダフロ
ーに対してチェックされる。さらに、単精度に対するア
ンダフローを検出するためには５つのＭＳＢ ｅ（１
１：７）の減分された指数のみが必要とされ、かつ倍精
度に対してはＭＳＢｅ（１１）のみが必要とされる。
ｗおよびＥＸＰ＿ｈｉｇｈの指数−１（「減分された」
指数）の値、（ｅ（１１：０）−Ｎ（５：０）−１）お
よび（ｅ（１１：０）−Ｎ（５：０））、はアンダフロ
ーに対してチェックされる。さらに、単精度に対するア
ンダフローを検出するためには５つのＭＳＢ ｅ（１
１：７）の減分された指数のみが必要とされ、かつ倍精
度に対してはＭＳＢｅ（１１）のみが必要とされる。
【００３７】第１のアンダフロー検出論理６０は前記指
数値ｅ（１１：６）に対するアンダフローを検出し、か
つ出力Ｕ＿ｈｉｇｈを提供する。第２のアンダフロー検
出論理５８は前記指数値（ｅ（１１：６）−１）に対す
るアンダフローを検出しかつ出力Ｕ＿ｌｏｗを提供す
る。
数値ｅ（１１：６）に対するアンダフローを検出し、か
つ出力Ｕ＿ｈｉｇｈを提供する。第２のアンダフロー検
出論理５８は前記指数値（ｅ（１１：６）−１）に対す
るアンダフローを検出しかつ出力Ｕ＿ｌｏｗを提供す
る。
【００３８】単精度に対しては、アンダフロー検出論理
構成１００はＮＡＮＤゲート１０２、ＮＯＲゲート１０
６およびＡＮＤゲート１０４を具備する。ＮＡＮＤゲー
ト１０２は前記減分された指数の第８のｅ（７）、第９
のｅ（８）および第１０のｅ（９）ビットを受けるため
の３つの入力を有し、かつ前記ＡＮＤゲート１０４の第
１の入力に結合された出力を有する。前記ＮＯＲゲート
１０６は前記減分された指数の第１１のｅ（１０）およ
び第１２のｅ（１１）ビットを受けるための２つの入力
を有しかつ前記ＡＮＤゲート１０４の第２の入力に結合
された出力を有する。前記ＡＮＤゲート１０４は単精度
アンダフロー許容（ａｌｌｏｗ）信号（ｓｉｎｇｌｅ＿
ｕｎｆ＿ａｌｌｏｗ）を受けるための第３の入力および
アンダフローフラグを提供するための出力を有する。も
し前記アンダフローフラグの値が論理“１”であれば、
前記減分された指数（指数結果−１）≦８９５であり、
かつ前記指数結果に対しアンダフローが検出されてい
る。もしアンダフローフラグの値が論理“０”であれ
ば、指数結果に対するアンダフローはない。
構成１００はＮＡＮＤゲート１０２、ＮＯＲゲート１０
６およびＡＮＤゲート１０４を具備する。ＮＡＮＤゲー
ト１０２は前記減分された指数の第８のｅ（７）、第９
のｅ（８）および第１０のｅ（９）ビットを受けるため
の３つの入力を有し、かつ前記ＡＮＤゲート１０４の第
１の入力に結合された出力を有する。前記ＮＯＲゲート
１０６は前記減分された指数の第１１のｅ（１０）およ
び第１２のｅ（１１）ビットを受けるための２つの入力
を有しかつ前記ＡＮＤゲート１０４の第２の入力に結合
された出力を有する。前記ＡＮＤゲート１０４は単精度
アンダフロー許容（ａｌｌｏｗ）信号（ｓｉｎｇｌｅ＿
ｕｎｆ＿ａｌｌｏｗ）を受けるための第３の入力および
アンダフローフラグを提供するための出力を有する。も
し前記アンダフローフラグの値が論理“１”であれば、
前記減分された指数（指数結果−１）≦８９５であり、
かつ前記指数結果に対しアンダフローが検出されてい
る。もしアンダフローフラグの値が論理“０”であれ
ば、指数結果に対するアンダフローはない。
【００３９】倍精度に対しては、アンダフロー検出論理
構成１０１は前記減分された指数の１２番目のビットｅ
（１１）を受けるための第１の入力、倍精度アンダフロ
ー許容信号（ｄｏｕｂｌｅ＿ｕｎｆ＿ａｌｌｏｗ）を受
けるための第２の入力およびアンダフローフラグを提供
するための出力を有するＡＮＤゲート１０８を備えてい
る。もしアンダフローフラグの値が論理“１”であれ
ば、前記減分された指数（指数結果−１）≦−１であ
り、かつアンダフローは指数結果に対して検出されてい
る。もし前記アンダフローフラグの値が論理“０”であ
れば、アンダフローはない。
構成１０１は前記減分された指数の１２番目のビットｅ
（１１）を受けるための第１の入力、倍精度アンダフロ
ー許容信号（ｄｏｕｂｌｅ＿ｕｎｆ＿ａｌｌｏｗ）を受
けるための第２の入力およびアンダフローフラグを提供
するための出力を有するＡＮＤゲート１０８を備えてい
る。もしアンダフローフラグの値が論理“１”であれ
ば、前記減分された指数（指数結果−１）≦−１であ
り、かつアンダフローは指数結果に対して検出されてい
る。もし前記アンダフローフラグの値が論理“０”であ
れば、アンダフローはない。
【００４０】前記アンダフロー検出論理構成１００およ
び１０１は単精度フォーマットと倍精度フォーマットと
の間で選択するためにそしてまた２進値Ｎの減算による
アンダフローフラグの誤った発生を防止するためにアン
ダフロー許容信号入力を有している。これらの制御は減
算の前に前記指数値から計算される。
び１０１は単精度フォーマットと倍精度フォーマットと
の間で選択するためにそしてまた２進値Ｎの減算による
アンダフローフラグの誤った発生を防止するためにアン
ダフロー許容信号入力を有している。これらの制御は減
算の前に前記指数値から計算される。
【００４１】好ましい本実施例における６ビットの減算
器５２はキャリー選択減算器として実施され、これは２
つのボローフラグを発生し、すなわちＢ＿１は演算（ｅ
（５：０）−Ｎ（５：０）−１）に対する第１のボロー
フラグであり、かつＢ＿０は演算（ｅ（５：０）−Ｎ
（５：０））に対する第２のボローフラグである。第２
のボローフラグＢ＿０は６ビットのマルチプレクサ５６
の制御入力に結合される。第２のボローフラグＢ＿０の
値は前記６ビットのマルチプレクサ５６の第２の入力に
おける、減分された６ビットの結果（ｅ（１１：６）−
１）、あるいは前記６ビットのマルチプレクサ５６の第
１の入力における、前記より大きな指数の６つのＭＳＢ
ｅ（１１：６）のいずれが６ビットのマルチプレクサ
５６の出力６６に６ビットの出力ＥＸＰ＿ｌｏｗ（１
１：６）を提供するかを選択する。もしＢ＿０の値が
“１”であれば、減算器５２からの借り（ｂｏｒｒｏ
ｗ）は１でありかつ減分された結果（ｅ（１１：６）−
１）は６ビットのマルチプレクサ５６によって選択され
る。もしＢ＿０の値が“０”であれば、減算器５２から
の借りはゼロでありかつ６つのＭＳＢ ｅ（１１：６）
が６ビットのマルチプレクサ５６によって選択される。
第２のボローフラグもまた、第２のマルチプレクサ６４
に供給され、それによってＵｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈフラグが（ｅ（１１：０）−Ｎ（５：０））のアンダ
フローフラグとなるようにされる。前記第１のボローフ
ラグＢ＿１は第１のマルチプレクサ６２に結合され、そ
れによってＵｎｄｅｒｆｌｏｗ＿ｌｏｗフラグが（ｅ
（１１：０）−Ｎ（５：０）−１）のアンダフローフラ
グとなるようにされる。前記第１および第２のボローフ
ラグＢ＿０およびＢ＿１の値は前記出力Ｕ＿ｌｏｗまた
はＵ＿ｈｉｇｈのいずれが第１のマルチプレクサ６２お
よび第２のマルチプレクサ６４によって選択されるかを
決定する。
器５２はキャリー選択減算器として実施され、これは２
つのボローフラグを発生し、すなわちＢ＿１は演算（ｅ
（５：０）−Ｎ（５：０）−１）に対する第１のボロー
フラグであり、かつＢ＿０は演算（ｅ（５：０）−Ｎ
（５：０））に対する第２のボローフラグである。第２
のボローフラグＢ＿０は６ビットのマルチプレクサ５６
の制御入力に結合される。第２のボローフラグＢ＿０の
値は前記６ビットのマルチプレクサ５６の第２の入力に
おける、減分された６ビットの結果（ｅ（１１：６）−
１）、あるいは前記６ビットのマルチプレクサ５６の第
１の入力における、前記より大きな指数の６つのＭＳＢ
ｅ（１１：６）のいずれが６ビットのマルチプレクサ
５６の出力６６に６ビットの出力ＥＸＰ＿ｌｏｗ（１
１：６）を提供するかを選択する。もしＢ＿０の値が
“１”であれば、減算器５２からの借り（ｂｏｒｒｏ
ｗ）は１でありかつ減分された結果（ｅ（１１：６）−
１）は６ビットのマルチプレクサ５６によって選択され
る。もしＢ＿０の値が“０”であれば、減算器５２から
の借りはゼロでありかつ６つのＭＳＢ ｅ（１１：６）
が６ビットのマルチプレクサ５６によって選択される。
第２のボローフラグもまた、第２のマルチプレクサ６４
に供給され、それによってＵｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈフラグが（ｅ（１１：０）−Ｎ（５：０））のアンダ
フローフラグとなるようにされる。前記第１のボローフ
ラグＢ＿１は第１のマルチプレクサ６２に結合され、そ
れによってＵｎｄｅｒｆｌｏｗ＿ｌｏｗフラグが（ｅ
（１１：０）−Ｎ（５：０）−１）のアンダフローフラ
グとなるようにされる。前記第１および第２のボローフ
ラグＢ＿０およびＢ＿１の値は前記出力Ｕ＿ｌｏｗまた
はＵ＿ｈｉｇｈのいずれが第１のマルチプレクサ６２お
よび第２のマルチプレクサ６４によって選択されるかを
決定する。
【００４２】選択された６ビットの出力６６は前記出力
５３と組合わされ、それによって指数減算器２３０が、
２つのアンダフローフラグ、Ｕｎｄｅｒｆｌｏｗ＿ｌｏ
ｗおよびＵｎｄｅｒｆｌｏｗ＿ｈｉｇｈに加えて、１２
ビットの指数結果ＥＸＰ＿ｌｏｗ（１１：０）＝（ｅ
（１１：０）−Ｎ（５：０））を提供する。
５３と組合わされ、それによって指数減算器２３０が、
２つのアンダフローフラグ、Ｕｎｄｅｒｆｌｏｗ＿ｌｏ
ｗおよびＵｎｄｅｒｆｌｏｗ＿ｈｉｇｈに加えて、１２
ビットの指数結果ＥＸＰ＿ｌｏｗ（１１：０）＝（ｅ
（１１：０）−Ｎ（５：０））を提供する。
【００４３】前記アンダフロー検出論理は指数結果のよ
り高いビットのみをアンダフローに対してチェックする
必要があるように構成されているから、かつデクリメン
タ５４は６つのＭＳＢに対して２つの可能な結果（下の
値）または（下の値−１）を発生するために使用される
から、２つの結果およびそれらのアンダフローフラグは
減算器５２が減算を完了する前に発生できる。
り高いビットのみをアンダフローに対してチェックする
必要があるように構成されているから、かつデクリメン
タ５４は６つのＭＳＢに対して２つの可能な結果（下の
値）または（下の値−１）を発生するために使用される
から、２つの結果およびそれらのアンダフローフラグは
減算器５２が減算を完了する前に発生できる。
【００４４】次に図６をも参照すると、本発明の好まし
い実施例によるオーバフローフラグ発生を備えた指数減
算器２３２は、ｙ（１１：０）＝ｅ（１１：０）＋２と
し、前記２進値Ｎを指数値ｙ（１１：０）から減算する
ための手段、および前記減算手段と並列にオーバフロー
フラグＯｖｅｒｆｌｏｗ＿ｌｏｗおよびＯｖｅｒｆｌｏ
ｗ＿ｈｉｇｈを発生するための手段を備えている。前記
値ｙ＝ｅ＋２は前記小さなインクリメンタ（図示せず）
を使用して前記より大きな指数２を加算することによっ
て得られる。該インクリメンタはクリティカルパスには
なくかつしたがって比較的低速とすることができる。
い実施例によるオーバフローフラグ発生を備えた指数減
算器２３２は、ｙ（１１：０）＝ｅ（１１：０）＋２と
し、前記２進値Ｎを指数値ｙ（１１：０）から減算する
ための手段、および前記減算手段と並列にオーバフロー
フラグＯｖｅｒｆｌｏｗ＿ｌｏｗおよびＯｖｅｒｆｌｏ
ｗ＿ｈｉｇｈを発生するための手段を備えている。前記
値ｙ＝ｅ＋２は前記小さなインクリメンタ（図示せず）
を使用して前記より大きな指数２を加算することによっ
て得られる。該インクリメンタはクリティカルパスには
なくかつしたがって比較的低速とすることができる。
【００４５】指数減算器２３２は前記１２ビットの指数
値ｙ（１１：０）および前記６ビットの２進値Ｎ（５：
０）を受け取る。前記指数値ｙ（５：０）の６つのＬＳ
Ｂは６ビットの減算器７２の１つの入力に供給されかつ
前記指数値ｙ（１１：６）の６つのＭＳＢは６ビットの
デクリメンタ７４、６ビットのマルチプレクサ７６の第
１の入力、および第１のオーバフロー検出論理８０に結
合される。前記６ビットの減算器７２は、減算器７２の
第２の入力に結合される、前記２進値Ｎ（５：０）を前
記指数値の６つのＬＳＢ ｙ（５：０）から減算しかつ
出力７３に６ビットの指数結果ＥＸＰ＿ｈｉｇｈ（５：
０）を提供する。デクリメンタ７４は前記指数値の６つ
のＭＳＢ ｙ（１１：６）から“１”を減算し、かつデ
クリメントされた結果（ｙ（１１：６）−１）は前記６
ビットのマルチプレクサ７６の第２の入力および第２の
オーバフロー検出論理７８に供給される。
値ｙ（１１：０）および前記６ビットの２進値Ｎ（５：
０）を受け取る。前記指数値ｙ（５：０）の６つのＬＳ
Ｂは６ビットの減算器７２の１つの入力に供給されかつ
前記指数値ｙ（１１：６）の６つのＭＳＢは６ビットの
デクリメンタ７４、６ビットのマルチプレクサ７６の第
１の入力、および第１のオーバフロー検出論理８０に結
合される。前記６ビットの減算器７２は、減算器７２の
第２の入力に結合される、前記２進値Ｎ（５：０）を前
記指数値の６つのＬＳＢ ｙ（５：０）から減算しかつ
出力７３に６ビットの指数結果ＥＸＰ＿ｈｉｇｈ（５：
０）を提供する。デクリメンタ７４は前記指数値の６つ
のＭＳＢ ｙ（１１：６）から“１”を減算し、かつデ
クリメントされた結果（ｙ（１１：６）−１）は前記６
ビットのマルチプレクサ７６の第２の入力および第２の
オーバフロー検出論理７８に供給される。
【００４６】第１のマルチプレクサ８２は出力信号を前
記第１のオーバフロー検出論理８０および第２のオーバ
フロー検出論理７８の双方から受け取りかつ第１のオー
バフローフラグＯｖｅｒｆｌｏｗ＿ｈｉｇｈを提供す
る。第２のマルチプレクサ８４は前記第１のオーバフロ
ー検出論理８０および第２のオーバフロー検出論理７８
の双方から出力信号を受け取り、かつ第２のオーバフロ
ーフラグＯｖｅｒｆｌｏｗ＿ｌｏｗを提供する。前記第
１および第２のオーバフロー検出論理８０および７８の
動作は図８を参照して詳細に説明する。
記第１のオーバフロー検出論理８０および第２のオーバ
フロー検出論理７８の双方から受け取りかつ第１のオー
バフローフラグＯｖｅｒｆｌｏｗ＿ｈｉｇｈを提供す
る。第２のマルチプレクサ８４は前記第１のオーバフロ
ー検出論理８０および第２のオーバフロー検出論理７８
の双方から出力信号を受け取り、かつ第２のオーバフロ
ーフラグＯｖｅｒｆｌｏｗ＿ｌｏｗを提供する。前記第
１および第２のオーバフロー検出論理８０および７８の
動作は図８を参照して詳細に説明する。
【００４７】次に図８をも参照すると、本発明に係わる
前記第１および第２のオーバフロー検出論理８０および
７８は前記指数結果の前記（値＋１）に対しオーバフロ
ーフラグを発生するよう構成されている。これは前に示
したオーバフロー条件２および４は次のようになること
を意味する。
前記第１および第２のオーバフロー検出論理８０および
７８は前記指数結果の前記（値＋１）に対しオーバフロ
ーフラグを発生するよう構成されている。これは前に示
したオーバフロー条件２および４は次のようになること
を意味する。
【００４８】単精度フォーマットに対しては、 ２．もし（指数結果＋１）≧１１５２であれば、オーバ
フローが検出され、そして倍精度フォーマットに対して
は、 ４．もし（指数結果＋１）≧２０４８であれば、オーバ
フローが検出される。
フローが検出され、そして倍精度フォーマットに対して
は、 ４．もし（指数結果＋１）≧２０４８であれば、オーバ
フローが検出される。
【００４９】したがって、前記２つの結果ＥＸＰ＿ｌｏ
ｗおよびＥＸＰ＿ｈｉｇｈの前記指数＋１（「増分され
た」指数）の値、それぞれ（ｅ（１１：０）−Ｎ（５：
０）＋１）および（ｅ（１１：０）−Ｎ（５：０）＋
２）、がオーバフローに対してチェックされる。さら
に、これらの増分された指数の５つのＭＳＢ ｅ（１
１：７）のみが単精度に対するオーバフローを検出する
ために必要とされ、かつ倍精度に対してはＭＳＢ ｅ
（１２）のみが必要とされる。前記第１のオーバフロー
検出論理８０は前記指数値ｙ（１１：６）に対してオー
バフローを検出しかつ出力Ｏ＿ｈｉｇｈを提供する。第
２のオーバフロー検出論理７８は減分された指数値（ｙ
（１１：６）−１）に対してオーバフローを検出しかつ
出力Ｏ＿ｌｏｗを提供する。
ｗおよびＥＸＰ＿ｈｉｇｈの前記指数＋１（「増分され
た」指数）の値、それぞれ（ｅ（１１：０）−Ｎ（５：
０）＋１）および（ｅ（１１：０）−Ｎ（５：０）＋
２）、がオーバフローに対してチェックされる。さら
に、これらの増分された指数の５つのＭＳＢ ｅ（１
１：７）のみが単精度に対するオーバフローを検出する
ために必要とされ、かつ倍精度に対してはＭＳＢ ｅ
（１２）のみが必要とされる。前記第１のオーバフロー
検出論理８０は前記指数値ｙ（１１：６）に対してオー
バフローを検出しかつ出力Ｏ＿ｈｉｇｈを提供する。第
２のオーバフロー検出論理７８は減分された指数値（ｙ
（１１：６）−１）に対してオーバフローを検出しかつ
出力Ｏ＿ｌｏｗを提供する。
【００５０】単精度に対しては、前記オーバフロー検出
論理構成１１０は第１および第２のＯＲゲート１１２お
よび１１６と第１および第２のＡＮＤゲート１１４およ
び１１８を備えている。第１のＯＲゲート１１２は前記
増分された指数の第８番目、第９番目および第１０番目
のビットを受けるための３つの入力を有し、かつ第１の
ＡＮＤゲート１１４の第１の入力に結合された出力を有
する。第１１番目のビットは第１のＡＮＤゲート１１４
の第２の入力に結合されている。ＡＮＤゲート１１４の
出力は第２のＯＲゲート１１６の第１の入力に結合され
ている。第２のＯＲゲート１１６の第２の入力は第１２
番目のビットを受けるよう結合され、かつ第２のＯＲゲ
ート１１６の出力は第２のＡＮＤゲート１１８の第１の
入力に結合されている。ＡＮＤゲート１１８は単精度オ
ーバフロー許容制御信号（ｓｉｎｇｌｅ＿ｏｖｆ＿ａｌ
ｌｏｗ）を受けるための第２の入力およびオーバフロー
フラグを提供するための出力を有する。もし前記オーバ
フローフラグの値が論理“１”であれば、前記指数結果
に対しオーバフローが検出されている。もし前記オーバ
フローフラグの値が論理“０”であれば、オーバフロー
はない。
論理構成１１０は第１および第２のＯＲゲート１１２お
よび１１６と第１および第２のＡＮＤゲート１１４およ
び１１８を備えている。第１のＯＲゲート１１２は前記
増分された指数の第８番目、第９番目および第１０番目
のビットを受けるための３つの入力を有し、かつ第１の
ＡＮＤゲート１１４の第１の入力に結合された出力を有
する。第１１番目のビットは第１のＡＮＤゲート１１４
の第２の入力に結合されている。ＡＮＤゲート１１４の
出力は第２のＯＲゲート１１６の第１の入力に結合され
ている。第２のＯＲゲート１１６の第２の入力は第１２
番目のビットを受けるよう結合され、かつ第２のＯＲゲ
ート１１６の出力は第２のＡＮＤゲート１１８の第１の
入力に結合されている。ＡＮＤゲート１１８は単精度オ
ーバフロー許容制御信号（ｓｉｎｇｌｅ＿ｏｖｆ＿ａｌ
ｌｏｗ）を受けるための第２の入力およびオーバフロー
フラグを提供するための出力を有する。もし前記オーバ
フローフラグの値が論理“１”であれば、前記指数結果
に対しオーバフローが検出されている。もし前記オーバ
フローフラグの値が論理“０”であれば、オーバフロー
はない。
【００５１】倍精度に対しては、前記オーバフロー検出
論理構成１１１は前記増分された指数の第１２番目のビ
ットを受けるための第１の入力、倍精度オーバフロー許
容信号（ｄｏｕｂｌｅ＿ｏｖｆ＿ａｌｌｏｗ）を受ける
ための第２の入力、そしてオーバフローフラグを提供す
るための出力を有するＡＮＤゲート１２０を具備する。
もし前記オーバフローフラグの値が論理“１”であれ
ば、指数結果に対しオーバフローが検出されている。も
しオーバフローフラグの値が論理“０”であれば、オー
バフローはない。
論理構成１１１は前記増分された指数の第１２番目のビ
ットを受けるための第１の入力、倍精度オーバフロー許
容信号（ｄｏｕｂｌｅ＿ｏｖｆ＿ａｌｌｏｗ）を受ける
ための第２の入力、そしてオーバフローフラグを提供す
るための出力を有するＡＮＤゲート１２０を具備する。
もし前記オーバフローフラグの値が論理“１”であれ
ば、指数結果に対しオーバフローが検出されている。も
しオーバフローフラグの値が論理“０”であれば、オー
バフローはない。
【００５２】オーバフロー検出論理構成１１０および１
１１は単精度フォーマットと倍精度フォーマットとの間
で選択を行ないかつまた前記２進値Ｎの減算によるオー
バフローフラグの誤った発生を防止するためにオーバフ
ロー許容信号入力を有している。これらの制御は減算の
前に前記指数値から計算される。
１１は単精度フォーマットと倍精度フォーマットとの間
で選択を行ないかつまた前記２進値Ｎの減算によるオー
バフローフラグの誤った発生を防止するためにオーバフ
ロー許容信号入力を有している。これらの制御は減算の
前に前記指数値から計算される。
【００５３】好ましい本実施例における６ビットの減算
器７２はキャリー選択減算器として実施され、該キャリ
ー選択減算器は２つのボローフラグを発生し、Ｂ＿１は
演算（ｙ（５：０）−Ｎ（５：０）−１）に対する第１
のボローフラグであり、かつＢ＿０は演算（ｙ（５：
０）−Ｎ（５：０））に対する第２のボローフラグであ
る。第１のボローフラグＢ＿１は前記６ビットのマルチ
プレクサ７６に結合される。第１のボローフラグＢ＿１
の値は、前記６ビットのマルチプレクサ７６の第２の入
力における、減分された６ビットの結果（ｙ（１１：
６）−１）あるいは、６ビットのマルチプレクサ７６の
第１の入力における、前記指数値ｙ（１１：６）のいず
れが前記６ビットのマルチプレクサ７６の出力８６にお
いて６ビットの出力ＥＸＰ＿ｈｉｇｈ（１１：６）を提
供するかを選択する。もしＢ＿１の値が“１”であれ
ば、減算器７２からの借り（ｂｏｒｒｏｗ）は１であり
かつ前記減分された結果（ｙ（１１：６）−１）は６ビ
ットのマルチプレクサ７６によって選択される。もしＢ
＿１の値が“０”であれば、減算器７２からの借りはゼ
ロでありかつ前記指数値ｙ（１１：６）は６ビットのマ
ルチプレクサ７６によって選択される。第１のボローフ
ラグＢ＿１はまた前記Ｏｖｅｒｆｌｏｗ＿ｌｏｗフラグ
が（ｙ（１１：０）−Ｎ（５：０）−１）のオーバフロ
ーフラグとなるよう第２のマルチプレクサ８４に供給さ
れる。第２のボローフラグＢ＿０は第１のマルチプレク
サ８２に結合され、それによって前記Ｏｖｅｒｆｌｏｗ
＿ｈｉｇｈフラグが（ｙ（１１：０）−Ｎ（５：０））
のオーバフローフラグとなるようにされる。前記第１お
よび第２のボローフラグＢ＿１およびＢ＿０の値は前記
出力Ｏ＿ｌｏｗまたはＯ＿ｈｉｇｈのいずれが前記第１
および第２のマルチプレクサ８２および８４によって選
択されるかを決定する。
器７２はキャリー選択減算器として実施され、該キャリ
ー選択減算器は２つのボローフラグを発生し、Ｂ＿１は
演算（ｙ（５：０）−Ｎ（５：０）−１）に対する第１
のボローフラグであり、かつＢ＿０は演算（ｙ（５：
０）−Ｎ（５：０））に対する第２のボローフラグであ
る。第１のボローフラグＢ＿１は前記６ビットのマルチ
プレクサ７６に結合される。第１のボローフラグＢ＿１
の値は、前記６ビットのマルチプレクサ７６の第２の入
力における、減分された６ビットの結果（ｙ（１１：
６）−１）あるいは、６ビットのマルチプレクサ７６の
第１の入力における、前記指数値ｙ（１１：６）のいず
れが前記６ビットのマルチプレクサ７６の出力８６にお
いて６ビットの出力ＥＸＰ＿ｈｉｇｈ（１１：６）を提
供するかを選択する。もしＢ＿１の値が“１”であれ
ば、減算器７２からの借り（ｂｏｒｒｏｗ）は１であり
かつ前記減分された結果（ｙ（１１：６）−１）は６ビ
ットのマルチプレクサ７６によって選択される。もしＢ
＿１の値が“０”であれば、減算器７２からの借りはゼ
ロでありかつ前記指数値ｙ（１１：６）は６ビットのマ
ルチプレクサ７６によって選択される。第１のボローフ
ラグＢ＿１はまた前記Ｏｖｅｒｆｌｏｗ＿ｌｏｗフラグ
が（ｙ（１１：０）−Ｎ（５：０）−１）のオーバフロ
ーフラグとなるよう第２のマルチプレクサ８４に供給さ
れる。第２のボローフラグＢ＿０は第１のマルチプレク
サ８２に結合され、それによって前記Ｏｖｅｒｆｌｏｗ
＿ｈｉｇｈフラグが（ｙ（１１：０）−Ｎ（５：０））
のオーバフローフラグとなるようにされる。前記第１お
よび第２のボローフラグＢ＿１およびＢ＿０の値は前記
出力Ｏ＿ｌｏｗまたはＯ＿ｈｉｇｈのいずれが前記第１
および第２のマルチプレクサ８２および８４によって選
択されるかを決定する。
【００５４】前記選択された６ビットの出力８６は前記
出力７３と組合わされ、それによって前記指数減算器２
３２が、前記２つのオーバフローフラグＯｖｅｒｆｌｏ
ｗ＿ｌｏｗおよびＯｖｅｒｆｌｏｗ＿ｈｉｇｈに加え
て、１２ビットの指数結果ＥＸＰ＿ｈｉｇｈ＝（（ｅ
（１１：０）−Ｎ（５：０）＋１）＝ＥＸＰ＿ｌｏｗ＋
１を提供するようにされる。
出力７３と組合わされ、それによって前記指数減算器２
３２が、前記２つのオーバフローフラグＯｖｅｒｆｌｏ
ｗ＿ｌｏｗおよびＯｖｅｒｆｌｏｗ＿ｈｉｇｈに加え
て、１２ビットの指数結果ＥＸＰ＿ｈｉｇｈ＝（（ｅ
（１１：０）−Ｎ（５：０）＋１）＝ＥＸＰ＿ｌｏｗ＋
１を提供するようにされる。
【００５５】前記オーバフロー検出論理は前記指数結果
のより高いビットのみがオーバフローに対してチェック
される必要があるように構成されているから、かつデク
リメンタ７４は６つのＭＳＢに対する２つの可能な結果
（元の値）または（元の値−１）を発生するために使用
されるから、前記２つの結果およびそれらのオーバフロ
ーフラグは減算器７２が減算を完了する前に発生するこ
とができる。
のより高いビットのみがオーバフローに対してチェック
される必要があるように構成されているから、かつデク
リメンタ７４は６つのＭＳＢに対する２つの可能な結果
（元の値）または（元の値−１）を発生するために使用
されるから、前記２つの結果およびそれらのオーバフロ
ーフラグは減算器７２が減算を完了する前に発生するこ
とができる。
【００５６】したがって前記指数減算器およびオーバフ
ローおよびアンダフロー検出器２２６は２つの指数結果
および各々の結果に関連するオーバフローおよびアンダ
フローフラグを発生し、すなわち（式（ｅ（１１：０）
−Ｎ（５：０）−１）から得られる）Ｕｎｄｅｒｆｌｏ
ｗ＿ｌｏｗおよび（式（ｅ（１１：０）−Ｎ（５：０）
＋１）から得られる）Ｏｖｅｒｆｌｏｗ＿ｌｏｗと共に
ＥＸＰ＿ｌｏｗ＝（ｅ（１１：０）−Ｎ（５：０））；
そして（式（ｅ（１１：０）−Ｎ（５：０））から得ら
れる）Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇｈおよび（式（ｅ
（１１：０）−Ｎ（５：０）＋２）から得られる）Ｏｖ
ｅｒｆｌｏｗ＿ｈｉｇｈと共にＥＸＰ＿ｈｉｇｈ＝（ｅ
（１１：０）−Ｎ（５：０）＋１）である。したがっ
て、前記ボローフラグを正しくマルチプレクサに結合す
ることにより、２つのアンダフローフラグおよび２つの
オーバフローフラグは前記指数結果と同時に発生でき
る。
ローおよびアンダフロー検出器２２６は２つの指数結果
および各々の結果に関連するオーバフローおよびアンダ
フローフラグを発生し、すなわち（式（ｅ（１１：０）
−Ｎ（５：０）−１）から得られる）Ｕｎｄｅｒｆｌｏ
ｗ＿ｌｏｗおよび（式（ｅ（１１：０）−Ｎ（５：０）
＋１）から得られる）Ｏｖｅｒｆｌｏｗ＿ｌｏｗと共に
ＥＸＰ＿ｌｏｗ＝（ｅ（１１：０）−Ｎ（５：０））；
そして（式（ｅ（１１：０）−Ｎ（５：０））から得ら
れる）Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇｈおよび（式（ｅ
（１１：０）−Ｎ（５：０）＋２）から得られる）Ｏｖ
ｅｒｆｌｏｗ＿ｈｉｇｈと共にＥＸＰ＿ｈｉｇｈ＝（ｅ
（１１：０）−Ｎ（５：０）＋１）である。したがっ
て、前記ボローフラグを正しくマルチプレクサに結合す
ることにより、２つのアンダフローフラグおよび２つの
オーバフローフラグは前記指数結果と同時に発生でき
る。
【００５７】次の例は浮動小数点加算器２００における
単精度数におけるアンダフローの検出を示す。 ｅ［１１：０］＝９０１ （００１１１００００１
０１） ｅ［５：０］は５である。 ｅ［１１：６］は、ちょうど単精度アンダフロー検出に
対する境界値である、（ｅｘｐ［１１：０］＝８９６）
の場合と同じである。
単精度数におけるアンダフローの検出を示す。 ｅ［１１：０］＝９０１ （００１１１００００１
０１） ｅ［５：０］は５である。 ｅ［１１：６］は、ちょうど単精度アンダフロー検出に
対する境界値である、（ｅｘｐ［１１：０］＝８９６）
の場合と同じである。
【００５８】したがって、この例に対しては、Ｕ＿ｈｉ
ｇｈ＝０、これは（ＥＸＰ［１１：０］＞＝８９６）は
アンダフロー検出論理においてアンダフローを検出しな
いからであり、Ｕ＿ｌｏｗ＝１、これは（ＥＸＰ［１
１：０］＜＝８９５）はアンダフロー検出論理において
アンダフローを検出するからであり、前記Ｂ＿１，Ｂ＿
０の出力は正しいＵｎｄｅｒｆｌｏｗ＿ｌｏｗおよびＵ
ｎｄｅｒｆｌｏｗ＿ｈｉｇｈフラグを選択する。Ｂ＿
１，Ｂ＿０の値は前記Ｎ［５：０］入力に依存する。
ｇｈ＝０、これは（ＥＸＰ［１１：０］＞＝８９６）は
アンダフロー検出論理においてアンダフローを検出しな
いからであり、Ｕ＿ｌｏｗ＝１、これは（ＥＸＰ［１
１：０］＜＝８９５）はアンダフロー検出論理において
アンダフローを検出するからであり、前記Ｂ＿１，Ｂ＿
０の出力は正しいＵｎｄｅｒｆｌｏｗ＿ｌｏｗおよびＵ
ｎｄｅｒｆｌｏｗ＿ｈｉｇｈフラグを選択する。Ｂ＿
１，Ｂ＿０の値は前記Ｎ［５：０］入力に依存する。
【００５９】 ケース１： Ｎ［５：０］＝４（０００１００） この場合、 Ｂ＿１＝０ （５−４−１＝０）したがってボロー
は発生されない。 Ｂ＿０＝０ （５−４＝１）したがってボローは発
生されない。 したがってＵｎｄｅｒｆｌｏｗ＿ｌｏｗ＝０ もし
（Ｂ＿１＝０）であればＵ＿ｈｉｇｈがＭｕｘ＿１（６
２）において選択される。Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ＝０ もし（Ｂ＿０＝０）であればＵ＿ｈｉｇｈがＭ
ｕｘ＿０（６４）において選択される。ＥＸＰ＿ｌｏｗ
またはＥＸＰ＿ｈｉｇｈのいずれに対してもアンダフロ
ーは検出されない。
は発生されない。 Ｂ＿０＝０ （５−４＝１）したがってボローは発
生されない。 したがってＵｎｄｅｒｆｌｏｗ＿ｌｏｗ＝０ もし
（Ｂ＿１＝０）であればＵ＿ｈｉｇｈがＭｕｘ＿１（６
２）において選択される。Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ＝０ もし（Ｂ＿０＝０）であればＵ＿ｈｉｇｈがＭ
ｕｘ＿０（６４）において選択される。ＥＸＰ＿ｌｏｗ
またはＥＸＰ＿ｈｉｇｈのいずれに対してもアンダフロ
ーは検出されない。
【００６０】 ケース２： Ｎ［５：０］＝６（０００１１０） この場合、 Ｂ＿１＝１ （５−６−１＝−２）したがってボロ
ーが発生される。 Ｂ＿０＝１ （５−６＝−１）したがってボローが
発生される。 したがってＵｎｄｅｒｆｌｏｗ＿ｌｏｗ＝１ もし
（Ｂ＿１＝１）であればＵ＿ｌｏｗはＭｕｘ＿１（６
２）において選択される。Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ＝１ もし（Ｂ＿０＝１）であればＵ＿ｌｏｗはＭｕ
ｘ＿０（６４）において選択される。ＥＸＰ＿ｌｏｗお
よびＥＸＰ＿ｈｉｇｈの双方に対してアンダフローが検
出される。
ーが発生される。 Ｂ＿０＝１ （５−６＝−１）したがってボローが
発生される。 したがってＵｎｄｅｒｆｌｏｗ＿ｌｏｗ＝１ もし
（Ｂ＿１＝１）であればＵ＿ｌｏｗはＭｕｘ＿１（６
２）において選択される。Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ＝１ もし（Ｂ＿０＝１）であればＵ＿ｌｏｗはＭｕ
ｘ＿０（６４）において選択される。ＥＸＰ＿ｌｏｗお
よびＥＸＰ＿ｈｉｇｈの双方に対してアンダフローが検
出される。
【００６１】 ケース３： Ｎ［５：０］＝５（０００１０１） この場合、 Ｂ＿１＝１ （５−５−１＝−１）したがってボロ
ーが発生される。 Ｂ＿０＝０ （５−５＝０）したがってボローは発
生されない。 したがってＵｎｄｅｒｆｌｏｗ＿ｌｏｗ＝１ もし
（Ｂ＿１＝１）であればＵ＿ｌｏｗはＭｕｘ＿１（６
２）において選択される。Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ＝０ もし（Ｂ＿０＝０）であればＵ＿ｈｉｇｈはＭ
ｕｘ＿０（６４）において選択される。アンダフローは
ＥＸＰ＿ｌｏｗに対してのみ検出される。
ーが発生される。 Ｂ＿０＝０ （５−５＝０）したがってボローは発
生されない。 したがってＵｎｄｅｒｆｌｏｗ＿ｌｏｗ＝１ もし
（Ｂ＿１＝１）であればＵ＿ｌｏｗはＭｕｘ＿１（６
２）において選択される。Ｕｎｄｅｒｆｌｏｗ＿ｈｉｇ
ｈ＝０ もし（Ｂ＿０＝０）であればＵ＿ｈｉｇｈはＭ
ｕｘ＿０（６４）において選択される。アンダフローは
ＥＸＰ＿ｌｏｗに対してのみ検出される。
【００６２】オーバフローフラグの発生も同様の方法で
行なわれることが理解される。
行なわれることが理解される。
【００６３】
【発明の効果】以上要するに、本発明は減算器における
指数結果の更新の完了前に、２つの可能な指数結果に対
するアンダフローおよびオーバフローの検出が完了し、
かつ有効なオーバフローおよびアンダフローフラグが発
生されることを保証する。したがって、本発明は、更新
された指数結果をそれが発生された後にチェックする、
知られた浮動小数点加算器に対して有利性を持ち、これ
は本発明の並列動作が浮動小数点加算器におけるクリテ
ィカルパスの遅延を低減するからである。さらに、本発
明はオーバフローおよびアンダフローに対し、それぞ
れ、指数＋１の値および指数−１の値を発生しかつチェ
ックするから、ロジックは前記指数結果の上位ビットの
みに低減できる。これは必要なロジックを大幅に簡略化
する。
指数結果の更新の完了前に、２つの可能な指数結果に対
するアンダフローおよびオーバフローの検出が完了し、
かつ有効なオーバフローおよびアンダフローフラグが発
生されることを保証する。したがって、本発明は、更新
された指数結果をそれが発生された後にチェックする、
知られた浮動小数点加算器に対して有利性を持ち、これ
は本発明の並列動作が浮動小数点加算器におけるクリテ
ィカルパスの遅延を低減するからである。さらに、本発
明はオーバフローおよびアンダフローに対し、それぞ
れ、指数＋１の値および指数−１の値を発生しかつチェ
ックするから、ロジックは前記指数結果の上位ビットの
みに低減できる。これは必要なロジックを大幅に簡略化
する。
【図１】知られた浮動小数点加算器の単純化したブロッ
ク回路図である。
ク回路図である。
【図２】図１の浮動小数点加算器の指数減算器およびオ
ーバフローおよびアンダフロー検出器の単純化した回路
図である。
ーバフローおよびアンダフロー検出器の単純化した回路
図である。
【図３】図２のオーバフローおよびアンダフロー検出論
理の論理図である。
理の論理図である。
【図４】本発明に係わる浮動小数点加算器の単純化した
ブロック回路図である。
ブロック回路図である。
【図５】本発明に係わるアンダフローフラグ発生を備え
た指数減算器の単純化した回路図である。
た指数減算器の単純化した回路図である。
【図６】本発明に係わるオーバフローフラグ発生を備え
た指数減算器の単純化した回路図である。
た指数減算器の単純化した回路図である。
【図７】図５のアンダフロー検出論理の論理図である。
【図８】図６のオーバフロー検出論理の論理図である。
２００ 浮動小数点加算器 ２０８ 大小判定回路 ２１０ 指数減算器 ２１２ 小さな仮数用シフタ ２１４ 仮数加算器 ２２６ 指数減算器および検出器 ２２８ 丸め論理 ２３０ アンダフローフラグ発生を備えた指数減算器 ２３２ オーバフローフラグ発生を備えた指数減算器 ５２ ６ビット減算器 ５４ ６ビットデクリメンタ ５８，６０ アンダフロー検出論理 ５６ ６ビットマルチプレクサ ６２，６４ マルチプレクサ ７２ ６ビット減算器 ７４ ６ビットインクリメンタ ７６ ６ビットマルチプレクサ ７８，８０ オーバフロー検出論理 ８２，８４ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イェフダ・ボルパート イスラエル国ペタチ・チクバ49600、ブラ ンデ 53
Claims (6)
- 【請求項１】 浮動小数点加算器において２つの数に対
して行なわれる加算操作に対する指数結果および丸めら
れた指数結果を発生しかつ前記指数結果および丸められ
た指数結果に対するオーバフローおよびアンダフローフ
ラグを発生する方法であって、各々の数は指数部および
仮数部を備え、前記方法は、 前記２つの数のうちのより大きな指数を使用して第１お
よび第２の指数値を発生する段階であって、前記第１お
よび第２の指数値の各々はｎビットからなるもの、 前記加算操作によって生成される仮数結果を正規化する
のに必要なビットシフトの数を表わす２進値を提供する
段階であって、該２進値はｍビットからなり、ｍはｎよ
り小さいもの、 前記第１および第２の指数値の各々を２つのグループの
ビットに分割する段階であって、第１のグループは指数
値のｍの最下位ビットを有しかつ第２のグループは前記
指数値の（ｎ−ｍ）の最上位ビットを有するもの、 前記第１および第２の指数値の各々の前記第２のグルー
プの（ｎ−ｍ）ビットを１だけ減分し、それによって前
記第１および第２の指数値の各々に対し減分された最上
位ビットを提供するもの、 前記第１の指数値の減分された最上位ビットの結果およ
び前記第１の指数値の第２のグループの（ｎ−ｍ）ビッ
トをそれぞれチェックすることにより前記指数結果およ
び丸められた指数結果のアンダフローを検出し、かつ該
チェック段階に応じてそれぞれ第１および第２のアンダ
フローフラグを発生する段階、 前記第２の指数値の減分された最上位ビット結果および
前記第２の指数値の第２のグループの（ｎ−ｍ）ビット
をそれぞれチェックすることにより前記指数結果および
丸められた指数結果のオーバフローを検出し、かつ該チ
ェック段階に応じてそれぞれ第１および第２のオーバフ
ローフラグを発生する段階、 前記第１および第２の指数値の各々のｍビットの第１の
グループから前記２進値を減算しそれによって前記第１
および第２の指数値の各々に対する最下位ビット減算結
果およびボローフラグを提供する段階であって、前記ボ
ローフラグは前記減算段階が１のボローを発生するかあ
るいは前記減算段階がゼロのボローを発生するかを示す
もの、 前記第１および第２の指数値の各々に対しかつ前記ボロ
ーフラグに応じて１のボローに対する前記それぞれの減
分された最上位ビット結果または前記ゼロのボローに対
する前記それぞれの第２のグループの（ｎ−ｍ）ビット
を選択し、それによって前記第１および第２の指数値の
各々に対する選択された結果を提供する段階、 前記指数値の各々に対し前記それぞれの選択された結果
を前記それぞれの最下位ビット減算結果と組合わせ、そ
れによって前記指数結果および前記丸められた指数結果
を発生する段階、そして前記指数結果および対応する第
１のアンダフローフラグおよび第１のオーバフローフラ
グを提供し、かつ前記丸められた指数結果および対応す
る第２のアンダフローフラグおよび第２のオーバフロー
フラグを前記浮動小数点加算器の出力に提供する段階、 を具備することを特徴とする前記方法。 - 【請求項２】 前記減算段階は前記第１および第２の指
数値の各々に対し２つのボローフラグを発生し、第１の
ボローフラグは１だけ減分されたそれぞれの指数値の前
記第１のグループのｍビットからの前記２進値の減算を
表わし、かつ第２のボローフラグは前記それぞれの指数
値の第１のグループのｍビットからの前記２進値の減算
を表わし、前記第１および第２の指数値の各々の前記第
１および第２のボローフラグは前記減算段階が１のボロ
ーを発生した場合には第１の値を有しあるいは前記減算
段階がゼロのボローを発生した場合には第２の値を有
し、前記第１の指数値の前記第２のボローフラグの値は
前記第１の指数値の選択された結果を決定し、かつ前記
第２の指数値の前記第１のボローフラグの値は前記第２
の指数値の選択された結果を決定することを特徴とする
請求項１に記載の方法。 - 【請求項３】 前記アンダフローのチェック段階は前記
減分された最上位ビット結果の値および前記第１の指数
値の第２のグループの（ｎ−ｍ）ビットの値が最小の所
定の値より小さいか否かを判定する段階を備え、かつ前
記オーバフローをチェックする段階は前記減分された最
上位ビット結果の値および前記第２の指数値の第２のグ
ループの（ｎ−ｍ）ビットの値が最大の所定値より大き
いか否かを判定する段階を備え、かつ前記アンダフロー
フラグ発生段階は、 前記第１の指数値の減分された最上位ビット結果が前記
最小の所定値より小さい場合に第１の値を有する第１の
信号を発生する段階、 前記第１の指数値の第２のグループの（ｎ−ｍ）ビット
が前記最小の所定値より小さい場合に前記第１の値を有
する第２の信号を発生する段階、 前記第１の指数値の第１のボローフラグの値に応じて前
記第１および第２の信号のうちの１つを選択し第１のア
ンダフローフラグを提供する段階、そして前記第１の指
数値の第２のボローフラグの値に応じて前記第１および
第２の信号のうちの１つを選択し第２のアンダフローフ
ラグを提供する段階、 を具備し、そして前記オーバフローフラグ発生段階は、 前記第２の指数値の減分された最上位ビット結果が前記
最大の所定値より大きい場合に第１の値を有する第１の
信号を発生する段階、 前記第２の指数値の第２のグループの（ｎ−ｍ）ビット
が前記最大の所定値より大きい場合に前記第１の値を有
する第２の信号を発生する段階、 前記第１のオーバフローフラグを提供するために前記第
２の指数値の第１のボローフラグの値に応じて前記第１
および第２の信号のうちの１つを選択する段階、そして
前記第２のオーバフローフラグを提供するために前記第
２の指数値の第２のボローフラグの値に応じて前記第１
および第２の信号のうちの１つを選択する段階、 を具備することを特徴とする請求項２に記載の方法。 - 【請求項４】 浮動小数点加算器において２つの数に対
して行なわれる加算操作に対する指数結果および丸めら
れた指数結果を発生しかつ前記指数結果および丸められ
た指数結果に対してオーバフローおよびアンダフローフ
ラグを発生するための指数減算器システムであって、該
システムは、 前記２つの数のうちのより大きな指数を使用して第１お
よび第２の指数値を発生するための手段であって、前記
第１および第２の指数値の各々はｎビットからなるも
の、 前記加算操作によって生成される仮数結果を正規化する
のに必要なビットシフトの数を表わす２進値を提供する
ための手段であって、該２進値はｍビットからなり、こ
の場合ｍはｎより小さいもの、 前記第１および第２の指数値の各々を２つのグループの
ビットに分割するための手段であって、第１のグループ
は指数値のｍの最下位ビットを有しかつ第２のグループ
は前記指数値の（ｎ−ｍ）の最上位ビットを有するも
の、 前記第１および第２の指数値の各々の第２のグループの
（ｎ−ｍ）ビットを１だけ減分しそれによって前記第１
および第２の指数値の各々に対する減分された最上位ビ
ット結果を提供するための減分手段、 前記第１の指数値の減分された最上位ビット結果および
前記第１の指数値の第２のグループの（ｎ−ｍ）ビット
をそれぞれチェックすることにより前記指数結果および
丸められた指数結果のアンダフローを検出しかつ前記チ
ェックに応じてそれぞれ第１および第２のアンダフロー
フラグを発生するためのアンダフロー検出手段、 前記第２の指数値の減分された最上位ビット結果および
前記第２の指数値の第２のグループの（ｎ−ｍ）ビット
をチェックすることによりそれぞれ前記指数結果および
丸められた指数結果のオーバフローを検出しかつ前記チ
ェックに応じてそれぞれ第１および第２のオーバフロー
フラグを発生するためのオーバフロー検出手段、 前記第１および第２の指数値の各々の第１のグループの
ｍビットから前記２進値を減算して前記第１および第２
の指数値の各々に対し最下位ビット減算結果およびボロ
ーフラグを提供するための減算手段であって、前記ボロ
ーフラグは前記減算段階が１のボローを発生したかある
いは前記減算段階がゼロのボローを発生したかを示すも
の、 前記第１および第２の指数値の各々に対しかつ前記ボロ
ーフラグに応じて１のボローに対する前記それぞれの減
分された最上位ビット結果またはゼロのボローに対する
前記それぞれの第２のグループの（ｎ−ｍ）ビットを選
択しそれによって前記第１および第２の指数値の各々に
対し選択された結果を提供するための選択手段、 前記指数値の各々に対し前記それぞれの選択された結果
を前記それぞれの最下位ビット減算結果と組合わせて前
記指数結果および丸められた指数結果を発生するための
組合わせ手段、そして前記指数結果および対応する第１
のアンダフローフラグおよび対１のオーバフローフラグ
を出力しかつ前記丸められた指数結果および対応する第
２のアンダフローフラグおよび第２のオーバフローフラ
グを提供するための出力手段、 を具備することを特徴とする指数減算器システム。 - 【請求項５】 前記減算手段は前記第１の指数値のため
の第１のキャリー選択減算器および前記第２の指数値の
ための第２のキャリー選択減算器を具備し、前記キャリ
ー選択減算器の各々はそれぞれの指数値に対して２つの
ボローフラグを発生するための手段を具備し、第１のボ
ローフラグは１だけ減分された前記それぞれの指数値の
第１のグループのｍビットからの前記２進値の減算を表
わしかつ第２のボローフラグは前記それぞれの指数値の
第１のグループのｍビットからの前記２進値の減算を表
わし、前記第１および第２の指数値の各々の前記第１お
よび第２のボローフラグは１のボローが発生された場合
に第１の値を有しかつゼロのボローが発生された場合に
第２の値を有し、前記選択手段は第１および第２のマル
チプレクサを備え、該第１のマルチプレクサは前記第１
の指数値の減分された最上位ビット結果および第２のグ
ループの（ｎ−ｍ）ビットおよび前記第１の指数値の前
記第２のボローフラグを受けるよう結合され、そして前
記第２のマルチプレクサは前記第２の指数値の減分され
た最上位ビット結果および第２のグループの（ｎ−ｍ）
ビットおよび前記第２の指数値の第１のボローフラグを
受けるよう結合され、前記第１の指数値の第２のボロー
フラグの値は前記第１の指数値の選択された結果を決定
しかつ前記第２の指数値の第１のボローフラグの値は前
記第２の指数値の選択された結果を決定することを特徴
とする請求項４に記載の指数減算器システム。 - 【請求項６】 前記アンダフロー検出手段は、 前記減分された最上位ビット結果の値および前記第１の
指数値の第２のグループの（ｎ−ｍ）ビットの値が最小
の所定値より小さいか否かを判定し、かつ前記第１の指
数値の減分された最上位ビット結果が前記最小の所定値
より小さい場合に第１の値を有する第１の信号を発生し
かつ前記第１の指数値の第２のグループの（ｎ−ｍ）ビ
ットが前記最小の所定値より小さい場合に前記第１の値
を有する第２の信号を発生するためのアンダフロー論理
手段、 前記第１および第２の信号および前記第１の指数値の第
１のボローフラグを受けるよう結合された第１の選択手
段であって、該第１の選択手段は前記受信された第１の
ボローフラグの値に応じて前記第１および第２の信号の
うちの１つを選択しそれによって前記第１のアンダフロ
ーフラグを提供するもの、そして前記第１および第２の
信号および前記第１の指数値の第２のボローフラグを受
けるよう結合された第２の選択手段であって、該第２の
選択手段は前記受信された第２のボローフラグの値に応
じて前記第１および第２の信号のうちの１つを選択しそ
れによって第２のアンダフローフラグを提供するもの、 を具備し、そして前記オーバフロー検出手段は、 前記減分された最上位ビット結果の値および前記第２の
指数値の第２のグループの（ｎ−ｍ）ビットの値が最大
の所定値より大きいか否かを判定し、かつ前記第２の指
数値の減分された最上位ビット結果が前記最大の所定値
より大きい場合に第１の値を有する第１の信号を発生し
かつ前記第２の指数値の前記第２のグループの（ｎ−
ｍ）ビットが前記最大の所定値より大きい場合に前記第
１の値を有する第２の信号を発生するためのオーバフロ
ー論理手段、 前記第１および第２の信号および前記第２の指数値の第
１のボローフラグを受けるよう結合された第１の選択手
段であって、該第１の選択手段は前記受信された第１の
ボローフラグの値に応じて前記第１および第２の信号の
１つを選択しそれによって第１のオーバフローフラグを
提供すもの、そして前記第１および第２の信号および前
記第２の指数値の第２のボローフラグを受けるよう結合
された第２の選択手段であって、該第２の選択手段は前
記受信された第２のボローフラグの値に応じて前記第１
および第２の信号の１つを選択しそれによって第２のオ
ーバフローフラグを提供するもの、 を具備することを特徴とする請求項５に記載の指数減算
システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9303378.5 | 1993-02-19 | ||
| GB9303378A GB2275355B (en) | 1993-02-19 | 1993-02-19 | Detection of exponent underflow and overflow in a floating point adder |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06250820A true JPH06250820A (ja) | 1994-09-09 |
Family
ID=10730720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6043150A Pending JPH06250820A (ja) | 1993-02-19 | 1994-02-17 | 浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5408427A (ja) |
| EP (1) | EP0612009A1 (ja) |
| JP (1) | JPH06250820A (ja) |
| GB (1) | GB2275355B (ja) |
| HK (1) | HK1007813A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548545A (en) * | 1995-01-19 | 1996-08-20 | Exponential Technology, Inc. | Floating point exception prediction for compound operations and variable precision using an intermediate exponent bus |
| US5646875A (en) * | 1995-02-27 | 1997-07-08 | International Business Machines Corporation | Denormalization system and method of operation |
| US5812439A (en) * | 1995-10-10 | 1998-09-22 | Microunity Systems Engineering, Inc. | Technique of incorporating floating point information into processor instructions |
| US6112220A (en) * | 1998-02-10 | 2000-08-29 | Lucent Technologies, Inc. | Programmable overflow protection in digital processing |
| US6243731B1 (en) * | 1998-03-20 | 2001-06-05 | Texas Instruments Incorporated | Apparatus and method for extending register dynamic range |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4562553A (en) * | 1984-03-19 | 1985-12-31 | Analogic Corporation | Floating point arithmetic system and method with rounding anticipation |
| JPS60235239A (ja) * | 1984-05-08 | 1985-11-21 | Nec Corp | 浮動小数点加算回路 |
| US4758972A (en) * | 1986-06-02 | 1988-07-19 | Raytheon Company | Precision rounding in a floating point arithmetic unit |
| US4922446A (en) * | 1988-04-01 | 1990-05-01 | Digital Equipment Corporation | Apparatus and method for floating point normalization prediction |
| JP2693800B2 (ja) * | 1988-12-28 | 1997-12-24 | 甲府日本電気株式会社 | 浮動小数点データ総和演算回路 |
| US5027308A (en) * | 1989-02-14 | 1991-06-25 | Intel Corporation | Circuit for adding/subtracting two floating point operands |
| JP2511527B2 (ja) * | 1989-07-14 | 1996-06-26 | 日本電気株式会社 | 浮動小数点演算器 |
| US5111421A (en) * | 1990-02-26 | 1992-05-05 | General Electric Company | System for performing addition and subtraction of signed magnitude floating point binary numbers |
-
1993
- 1993-02-19 GB GB9303378A patent/GB2275355B/en not_active Expired - Fee Related
-
1994
- 1994-01-27 EP EP94101153A patent/EP0612009A1/en not_active Withdrawn
- 1994-02-10 US US08/194,534 patent/US5408427A/en not_active Expired - Fee Related
- 1994-02-17 JP JP6043150A patent/JPH06250820A/ja active Pending
-
1998
- 1998-06-26 HK HK98106850A patent/HK1007813A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5408427A (en) | 1995-04-18 |
| GB2275355B (en) | 1997-06-18 |
| EP0612009A1 (en) | 1994-08-24 |
| GB2275355A (en) | 1994-08-24 |
| HK1007813A1 (en) | 1999-04-23 |
| GB9303378D0 (en) | 1993-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3492638B2 (ja) | 浮動小数点乗算器 | |
| US5027308A (en) | Circuit for adding/subtracting two floating point operands | |
| US5197023A (en) | Hardware arrangement for floating-point addition and subtraction | |
| US5010508A (en) | Prenormalization for a floating-point adder | |
| US5128889A (en) | Floating-point arithmetic apparatus with compensation for mantissa truncation | |
| EP0472139B1 (en) | A floating-point processor | |
| AU628969B2 (en) | Pipelined floating point adder for digital computer | |
| JP4388543B2 (ja) | ３項入力の浮動小数点加減算器 | |
| US5993051A (en) | Combined leading one and leading zero anticipator | |
| US5317526A (en) | Format conversion method of floating point number and device employing the same | |
| JPS62196767A (ja) | パイプライン構成の浮動小数点数アキユムレ−タ回路 | |
| KR100465371B1 (ko) | 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점ａｌｕ 연산 장치 | |
| US4941119A (en) | Method and apparatus for predicting an overflow in an integer multiply | |
| US4999800A (en) | Floating point adder with pre-shifter | |
| GB1579100A (en) | Digital arithmetic method and means | |
| JPH06250820A (ja) | 浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置 | |
| JP3514502B2 (ja) | 浮動小数点加算器のための仮数加算システム | |
| US5260890A (en) | Overflow detection system and its circuit for use in addition and subtraction | |
| US5432727A (en) | Apparatus for computing a sticky bit for a floating point arithmetic unit | |
| JP3429927B2 (ja) | 浮動小数点演算装置の正規化回路装置 | |
| JPH09114641A (ja) | 最上位デジットを決定するための装置と方法 | |
| US6615228B1 (en) | Selection based rounding system and method for floating point operations | |
| US7003540B2 (en) | Floating point multiplier for delimited operands | |
| US6044391A (en) | Method of generating the sticky-bit from the input operands | |
| JP2856792B2 (ja) | 浮動小数点数演算装置 |