JPS6064452A - 銅を含有させたアルミニウム相互接続体 - Google Patents

銅を含有させたアルミニウム相互接続体

Info

Publication number
JPS6064452A
JPS6064452A JP59114003A JP11400384A JPS6064452A JP S6064452 A JPS6064452 A JP S6064452A JP 59114003 A JP59114003 A JP 59114003A JP 11400384 A JP11400384 A JP 11400384A JP S6064452 A JPS6064452 A JP S6064452A
Authority
JP
Japan
Prior art keywords
aluminum
copper
layer
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59114003A
Other languages
English (en)
Inventor
トーマス　ケイサー
マイケル　ビイ・トーマス
ジヨン　エム．ピアース
ジエームズ　エム．クレーブス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS6064452A publication Critical patent/JPS6064452A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は大略半導体装置の製造に関するものであって、
更に詳細には、この様な装置上のアルミニウム導体乃至
は相互接続体に銅を含有させてエレクトロマイグレーシ
ョンを防止する方法に関するものである。
半導体装置上に形成されているアルミニウム導体乃至は
相互接続体は、導体を介して流れる高電流によって発生
されるエレクトロマイグレーションによって悪影響を受
ける。最悪の場合、エレクトロマイグレーションにより
導体が完全に劣化したり接続体が破断したりする。然し
乍ら、この様なエレク１−ロマイグレーションは、アル
ミニウムを少量の銅、典型的には０．５乃至数重量％の
銅で合金化することにより低減させることが可能である
。従来、このアルミニウムー銅合金は通常単一乃至二重
蒸着源からが又はスパッタリングによって付着させてい
た。
然し乍ら、アルミニウムー銅合金内の銅はその合金を塩
素プラズマエツチングによって影響を受けないものとさ
せる。エツチング］二程中に形成された塩化銅がエツチ
ングが継続して行なわれることを阻止する。更に、エツ
チングを完了した後に、幾らかの塩化銅が残存する。塩
化銅は吸湿性であるから、大気中に露呈されると水分を
吸収して塩酸を形成し隣接するアルミニウムを腐食する
。
これらの理由により、アルミニウムー銅合金をプラズマ
エツチングすることの必要性を回避し。
且つアルミニウムを腐食させる残留塩化鋼を残存させな
い様なアルミニウムー銅相互接続体を形成する方法を提
供することが望まれている。
本発明は以上の点に鑑みなされたものであって、上述し
た如き従来技術の欠点を解消したアルミニウムー銅接続
体の形成方法を提供するものであり、特に、最終的に相
互接続線を形成するアルミニウム層の部分にのみ銅を導
入することによって塩化銅形成に関連したｒＪＩ題を解
消することを目的とする。従って、塩素プラズマエツチ
ングによって除去されるアルミニウム層の残りの部分は
銅を含有することがなく且つ塩化岬が形成されることは
ない。
好適実施例においては、相互接続線がプラズマエツチン
グによって形成される迄、銅がアルミニウム中に導入さ
れることはない。エツチングの後、半導体装置の全表面
上に、通常スパッタリングによって、一様な銅の層を付
着させる。ついで、この銅を高温度下においてアルミニ
ウム中に拡散させる。十分な銅がアルミニウム中に導入
された後に、液体エッチャントを使用して余分の銅を除
去する。
別の実施例においては、標準の技術を使用してアルミニ
ウム層を付着させる。次いで、所望のパターンの相互接
続線を形成する前に銅の層を付着させ、高温度下で銅を
アルミニウム中に拡散させる。次いで、アルミニウムの
銅リッチ表面の上に直接的にホ１−レジストパターンを
適用する。ウェットエツチングによって露出区域から銅
層を除去した後に、ホトレジストをハードベークして銅
層のエッチ上に部分的にフローさせる。次いで、プラズ
マエツチングを行なって実質的に銅を含有することのな
いアルミニウムを除去する。ホトレジスト層を剥離した
後、本半導体装置に対し更に従来の処理を施すことが可
能である。両方の実施例共、標準的な処理工程において
使用される爾後の加熱工程の期間中に銅が更にアルミニ
ウム層中に拡散される。
エレクトロマイグレーションに対する耐性が改良される
と共に、本発明方法によって銅を含有されたアルミニウ
ム層は爾後の処理工程において一層安定であるというこ
とが分かった。特に、アルミニウムの上表面近傍に銅リ
ッチ層を局所化させることにより、ヒロック等を形成す
ることのあるアルミニウム層の転位の発生が防止される
ことが分かった。
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
本発明によれば、半導体装置上に実質的に銅を含有する
ことのないアルミニウム層を形成し、その後に前記アル
ミニウム中に所望量の銅を導入させることによって、ア
ルミニウム導体乃至は相互接続体を具備した半導体装置
を製造する。この様に、本発明によれば、アルミニウム
ー銅合金をプラズマエツチングすることの必要性無しに
、エレクトロマイグレーションを防止する為の銅を含有
するアルミニウム相互接続体を形成することが可能であ
る。本発明を実施する為の２つの特定的な方法を開発し
、それらに関して′以下詳細に説明する。
第１Ａ図乃至第１Ｈ図に関し、最初に、銅を導入する前
にアルミニウム相互接続パターンを形成する方法に付い
て説明する。第１ステツプ（第１Ａ図）においては、ウ
ェハ基板１２上にアルミニウム層１０（通常、アルミニ
ウムーシリコン合金）を付着させる。基板１２はシリコ
ンウェハであっても良く、又シリコンとアルミニウム１
０との間にチタン−タングステンのバリヤ層（不図示）
を有するものであっても良い。その後に、アルミニウム
の上にホトレジス８層１４（第１Ｂ図）を付与し、加熱
してフィルム層を乾燥させる。マスクを介して露光する
ことによりホトレジスト層に所望のパターンを書酋込む
。次いで、ホＩ・レジストを選択した溶媒で現像し、ホ
トレジスト１４内にチャンネルのパターン１６を形成す
る（第１Ｃ図）。
加熱して更にホトレジストを硬化させた後に、アルミニ
ウム層１０を塩素を含有したプラズマでエツチングし、
その際に該プラズマはホトレジスト１４内のチャンネル
１６を介して露出されているアルミニウム区域を侵食す
る。プラズマエツチングの後に、層形成した基板を、通
常、水冷却し、ホトレジストを除去する前に１例えば燐
酸と硝酸と酢酸の混合物の様な液体エッチャントでエツ
チングする。その後、従来の化学処理によってホ（〜レ
ジストを除去し、その結果得られる構成を第１Ｅ図に示
しである。
アルミニウム層１０上に銅層を付着させる前に、上側の
酸化アルミニウムを除去する為にアルミニウムをスパッ
タエッチすることが必要である。通常、上部の２０乃至
３０オングストロームを除去することで十分である。酸
化アルミニウムを除去した後に、スパッタリング、蒸着
、又はその他の従来技術によって約２００乃至６００オ
ングストローム（アルミニウムの厚さ及び所望の銅％に
応じて）の厚さに銅層を付着させる。銅を付着させる前
に、酸化アルミニウムが再形成されることがないことが
重要である。酸化アルミニウムが存在することにより実
質的に銅がアルミニウム中に移動することを阻止し、ア
ルミニウム中に所望の分布パターンが形成されないとい
うことが分かった。
酸化アルミニウムを除去した後に銅層を付着させる迄、
本装置を低酸素雰囲気中に維持することによって酸化ア
ルミニウムの形成を防止することが可能である。便宜的
には１反応室内の真空を継続的に維持したままで銅の付
着を行なう場合には、酸化アルミニウムの除去を同一の
反応室内で行なうことが可能である。
銅を付着させた後に、薄い銅層１８（第１Ｆ図）が露出
された基板１２及びアルミニウム１０とを包含するウェ
ハの全表面を被覆する。次いで、約１乃至２分の間、約
、２５０乃至５００℃、好適には３００乃至４５０℃、
の温度に加熱することにより銅１８をアルミニウム層１
０内に拡散させる。
この加熱ステップにより、第１Ｇ図に参照番号２０で例
示した如く、銅がアルミニウムの表面層内に拡散する。
次いで、約３０秒間硝酸に露呈させることにより、フィ
ールド区域２２から余分の銅を除去し、第１Ｈ図に示し
た如き最終的な構成とさせる。
本発明に基すき銅をアルミニウム相互接続線に導入させ
る第２実施例の方法を第２Ａ図乃至第２工図に示しであ
る。本明細書では、出来るかぎり同一要素には同一の参
照番号を付しである。
本実施例工程における最初のステップにおいても、従来
技術によってウェハ基板１２上にアルミニウム層１０を
形成する。前述した如く、アルミニウムは、典型的に、
公知のタイプのアルミニラ１１−シリコン合金である。
相互接続体を形成する前にアルミニウム層１０上に銅層
１８を付着させる。アルミニウム層１０を最初にスパッ
タエッチして酸化アルミニウム層を除去する。その後、
銅層１８を、スパッタリング、蒸着、又はその他の技術
によって通常約４００乃至６００オングストロームの厚
さに付着させる。最後に、銅層１８をアルミニウム層１
０上に拡散させ、第２Ｃ図に２０で示した如く、アルミ
ニウムの上表面を高濃度の銅とさせる。前述した方法の
如く、スパッタエツチングと銅付着との間に酸化アルミ
ニウムが再形成されることを防止することが必要である
。このことは、酸化アルミニウムの除去、銅付着、及び
拡散ステップを行なうのと同一の真空下に継続的にウェ
ハを維持することにより達成可能である。
アルミニウム層１０に銅を導入させたのちに。
第２Ｄ図に示した如く、アルミニウムー銅層１０゜２０
の上にホトレジスト層１４を付着させる。ホ１−レジト
１４を従来技術によってパターニングし、第２Ｅ図に示
した構成とさせる。
第２Ｅ図の構成においては従来技術における前述した問
題がある。実際に、アルミニウム銅層１０．２０は塩素
プラズマエツチングに対する耐性が極めて高い。何故な
らば、銅は最初にプラズマに露呈される上部層に集中さ
れているからである。
然し乍ら、この様な銅リッチなアルミニウム層２０は液
体エラチャン１−１典型的には燐酸と硝酸又は水中に塩
酸を含有する溶液を使用して除去することが可能である
。この様にして、銅リッチ層を、典型的には、約１　、
０００乃至１　、５００オンゲス］〜ロームの深さに迄
除去し、第２Ｆ図に示した構成とさせる。
プラズマエツチングの前に、銅リッチ層２０の露出され
たエッチを被覆して塩化銅の形成を阻止することが望ま
しい。このことは、ホ１へレジストを約１６０℃の温度
に加熱し、ポ１〜レジストを下側にフローさせて、第２
Ｇ図に示した如く、エッチを被覆することによって達成
可能である。
この時点において、アルミニウム層１０を塩素を含有す
るプラズマでエッチして所望の相互接続パターンを形成
することが可能である。エツチングの後、ウェハを通常
水でクエンチ即ち冷却するか又はＮＨ４ＯＨの塩基性溶
液内でクエンチし且つ液体エッチャントに浸漬させて残
存するホトレジストを除去する。残存するホトレジスト
層１４を除去した後に、第２■図に示した如き構成が得
られる。
上述した説明はアルミニウム相互接続体の塩素プラズマ
エツチングに関するものであるが１本発明は、アルミニ
ウムの表面近傍に銅リッチ層を局所化することにより爾
後の処理ステップにおいてアルミニウムの転位の発生を
防止することが可能な様々なウェットエツチング工程に
使用可能である。銅リッチ層を形成するプロセスは、プ
ラズマエツチングの場合のプロセスと同一である。唯一
の違いとしては、従来のウエッ１〜エツチングプロセス
は、上述した如きプラズマエツチングよりも寧ろ相互接
続線を画定する為に使用するものであるということであ
る。
本発明によれば、耐エレクトロマイグレーション特性に
優れ且つアルミニウム相互接続体のプラズマエツチング
を容易とさせる新規な半導体構成が提供される。アルミ
ニウム相互接続体の表面に銅リッチ層を設けることによ
り、良好な耐エレクトロマイグレーション特性が得られ
る。更に、アルミニウム層の残りの部分は実質的に銅を
含有しておらず、従って塩素プラズマエツチングを容易
に行なうことが可能である。
以上１本発明の具体的実施の態様に付Ｖ１て詳細に説明
したが１本発明はこれら具体例にのみ限定されるべきも
のでは無く、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１Ａ図乃至第１Ｈ図は本発明の第１実施例のプロセス
の各ステップにおける断面図、第２Ａ図乃至第２■図は
本発明の第２実施例のプロセスの各ステップにおける断
面図、である。 （符号の説明） １０ニアルミニウム層 １２：ウエハ載板 １４：ホトレジスト層 １８：銅層 特許出願人　フェアチアイルド　カメラアンド　インス
トルメント コーポレーション ｃｓＬＬｊ＜＜：５ ＼　＼　＼　ゞＮ ＜５　＜５　（（ （（（（ 第１頁の続き ０発　明　者　ジョン　エム、ピアー ス ０発　明　者　ジエームズ　エム、ク レーブス アメリカ合衆国、カリフォルニア９４０３６／ｆ口、ア
ルド、ミドルフィールド　ロード３３３２ アメリカ合衆国、カリフォルニア９４０６２．レッドウ
ッドシティ−、サミット　ドライブ５５１ 手続補正書彷式） ％式５θ １、事件の表示　昭和５９年　特　許　願　第１１４０
０３２、発明の名称　銅を含有させたアルミニウム相互
接続体３、補正をする者 事件との関係　特許出願人 ４、代理人 ５、補正命令の日付

Claims (1)

  1. 【特許請求の範囲】 ■、半導体装置上にアルミニウムー銅相互接続体を形成
    する方法において、最初に実質的に銅を含有することの
    ないアルミニウム層を形成し、その後所定の順序で（１
    ）前記アルミニウム上に実質的に銅を含有することのな
    い所定のパターンをエツチング形成し、且つ（２）前記
    アルミニウムの上表面近傍に銅リッチ層を導入させるこ
    とを特徴とする方法。 ２、特許請求の範囲第１項において、前記アルミニウム
    層がアルミニウムーシリコン合金であることを特徴とす
    る方法。 ３、特許請求の範囲第１項において、前記エツチングを
    完了した後に、前記アルミニウム層に前記鋼を導入させ
    ることを特徴とする方法。 ４、特許請求の範囲第１項において、前記鋼を前記アル
    ミニウム層の全面に実質的に一様に導入し、且つエツチ
    ングの前にエツチングすべき区域から除去することを特
    徴とする方法。 ５、　特許請求の範囲第１項において、塩素を含有する
    プラズマを使用して前記エツチングを行なうことを特徴
    とする方法。 ６、特許請求の範囲第１項において、ウェットエツチン
    グ工程を使用して前記エツチングを行なうことを特徴と
    する方法。 ７、半導体装置上にアルミニウムー銅相互接続体を形成
    する方法において、前記装置上に実質的に銅を含有しな
    いアルミニウムを層形成し、前記アルミニウム層に所定
    の相互接続パターンをエツチング形成し、前記アルミニ
    ウム相互接続線内に銅を導入することを特徴とする方法
    。 ８、特許請求の範囲第７項において、前記層形成、エツ
    チング、及び銅導入の工程を実質的に真空中で行なうこ
    とを特徴とする方法。 ９、特許請求の範囲第８項において、前記鋼を導入する
    前に前記アルミニウムから酸化アルミニウムを除去する
    ことを特徴とする特許１０、特許請求の範囲第７項にお
    いて、前記アルミニウム上に銅の層を付着させ、高温度
    で前記鋼を前記アルミニウム内に拡散させることにより
    前記鋼を導入させることを特徴とする方法。 １１、特許請求の範囲第７項において、前記高温度が約
    ４００℃であることを特徴とする方法。 １２、特許請求の範囲第１０項において、前記鋼がスパ
    ッタリングによって付着されることを特徴とする方法。 １３、特許請求の範囲第７項において、前記アルミニウ
    ム層がアルミニウムーシリコン合金であることを特徴と
    する方法。 １４、特許請求の範囲第７項において、塩素を含有する
    プラズマを使用して前記エツチングを行なうことを特徴
    とする方法。 １５、特許請求の範囲第７項において、ウェットエツチ
    ング工程によって前記エツチングを行なうことを特徴と
    する方法。 １６、半導体装置上にアルミニウムー銅相互接続体を形
    成する方法において、前記装置上に実質的に銅を含有す
    ることのないアルミニウム層を形成し、前記アルミニウ
    ム層の上に銅層を導入させ、前記一体的なアルミニウム
    及び銅層上に所定のホトレジストパターンを形成し、酸
    エツチングして前記ホトレジストを介して露出されてい
    る前記銅層を除去し、エツチングして前記アルミニウム
    内に所望のパターンを形成し、前記ホトレジトを除去す
    ることを特徴とする方法。 １７、特許請求の範囲第１６項において、前記ホトレジ
    ストパターンを形成する前に所定の時間にわたり高温度
    とすることにより前記銅層を前記アルミニウム内に拡散
    させることを特徴とする方法。 １８、特許請求の範囲第１７項において、前記高温度が
    約４００℃であり、且つ前記所定時間が約１分であるこ
    とを特徴とする方法。 １９、特許請求の範囲第１６項において、塩素を含有す
    るプラズマを使用して前記エツチングを行なうことを特
    徴とする方法。 ２、特許請求の範囲第１６項において、ウェットエツチ
    ング工程を使用して前記エツチングを行なうことを特徴
    とする方法。
JP59114003A 1983-06-06 1984-06-05 銅を含有させたアルミニウム相互接続体 Pending JPS6064452A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US501348 1983-06-06
US06/501,348 US4489482A (en) 1983-06-06 1983-06-06 Impregnation of aluminum interconnects with copper

Publications (1)

Publication Number Publication Date
JPS6064452A true JPS6064452A (ja) 1985-04-13

Family

ID=23993182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59114003A Pending JPS6064452A (ja) 1983-06-06 1984-06-05 銅を含有させたアルミニウム相互接続体

Country Status (4)

Country Link
US (1) US4489482A (ja)
EP (1) EP0128102A3 (ja)
JP (1) JPS6064452A (ja)
CA (1) CA1229816A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192709A (ja) * 1989-01-20 1990-07-30 Matsushita Electric Ind Co Ltd 積層型フィルムコンデンサの製造方法
US8939246B2 (en) 2010-11-10 2015-01-27 Honda Motor Co., Ltd. Automotive floor structure

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2165692B (en) * 1984-08-25 1989-05-04 Ricoh Kk Manufacture of interconnection patterns
DE3784605T2 (de) * 1986-09-17 1993-06-17 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
US4847674A (en) * 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US5681779A (en) * 1994-02-04 1997-10-28 Lsi Logic Corporation Method of doping metal layers for electromigration resistance
KR0161116B1 (ko) * 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
JPH09232423A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置およびその製造方法
US5814557A (en) * 1996-05-20 1998-09-29 Motorola, Inc. Method of forming an interconnect structure
US5677244A (en) * 1996-05-20 1997-10-14 Motorola, Inc. Method of alloying an interconnect structure with copper
DE19703205A1 (de) * 1997-01-29 1998-07-30 Siemens Ag Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einer Unterlage und Halbleiterbauelement mit einer solchen edelmetallhaltigen Struktur
US6413866B1 (en) * 2000-03-15 2002-07-02 International Business Machines Corporation Method of forming a solute-enriched layer in a substrate surface and article formed thereby

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53107028A (en) * 1977-02-28 1978-09-18 American Safety Equip Safety belt retractor
JPS53107285A (en) * 1977-03-02 1978-09-19 Hitachi Ltd Production of wiring structural body
JPS54152984A (en) * 1978-05-24 1979-12-01 Fujitsu Ltd Manufacture of semiconductor device
JPS5571040A (en) * 1978-11-22 1980-05-28 Mitsubishi Electric Corp Multilayer interconnection structure
JPS5723242A (en) * 1980-07-17 1982-02-06 Toshiba Corp Manufacturing of semiconductor device
JPS5745925A (en) * 1980-08-04 1982-03-16 Ibm Method of forming conductor
JPS57159043A (en) * 1981-03-27 1982-10-01 Toshiba Corp Forming method for electrode wire of semiconductor device
JPS5818345B2 (ja) * 1980-05-10 1983-04-12 九州耐火煉瓦株式会社 塩基性製鋼炉用合成ドロマイト質耐火物

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87258C (ja) * 1969-01-15
US4062720A (en) * 1976-08-23 1977-12-13 International Business Machines Corporation Process for forming a ledge-free aluminum-copper-silicon conductor structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53107028A (en) * 1977-02-28 1978-09-18 American Safety Equip Safety belt retractor
JPS53107285A (en) * 1977-03-02 1978-09-19 Hitachi Ltd Production of wiring structural body
JPS54152984A (en) * 1978-05-24 1979-12-01 Fujitsu Ltd Manufacture of semiconductor device
JPS5571040A (en) * 1978-11-22 1980-05-28 Mitsubishi Electric Corp Multilayer interconnection structure
JPS5818345B2 (ja) * 1980-05-10 1983-04-12 九州耐火煉瓦株式会社 塩基性製鋼炉用合成ドロマイト質耐火物
JPS5723242A (en) * 1980-07-17 1982-02-06 Toshiba Corp Manufacturing of semiconductor device
JPS5745925A (en) * 1980-08-04 1982-03-16 Ibm Method of forming conductor
JPS57159043A (en) * 1981-03-27 1982-10-01 Toshiba Corp Forming method for electrode wire of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192709A (ja) * 1989-01-20 1990-07-30 Matsushita Electric Ind Co Ltd 積層型フィルムコンデンサの製造方法
US8939246B2 (en) 2010-11-10 2015-01-27 Honda Motor Co., Ltd. Automotive floor structure

Also Published As

Publication number Publication date
EP0128102A2 (en) 1984-12-12
CA1229816A (en) 1987-12-01
US4489482A (en) 1984-12-25
EP0128102A3 (en) 1988-01-13

Similar Documents

Publication Publication Date Title
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
JPH01252763A (ja) 金属珪化物形成方法
JPS6064452A (ja) 銅を含有させたアルミニウム相互接続体
JPH0418702B2 (ja)
JPH01243431A (ja) 電子装置の一部を構成する下部構造に電気的接続を形成する方法
US3918149A (en) Al/Si metallization process
JP3129232B2 (ja) 半導体装置の製造方法
US4761677A (en) Semiconductor device having new conductive interconnection structure and method for manufacturing the same
JPS5846631A (ja) 半導体装置及びその製造方法
JPH08124926A (ja) 配線の形成方法
US5804515A (en) Method for forming contact holes of semiconductor device
JPS61214538A (ja) 配線構造体の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JPH10256251A (ja) 半導体装置の製造方法
JPH01204449A (ja) Ｖｌｓｉ用銅配線方法
JP2781037B2 (ja) 電極配線の製造方法
JPH01124238A (ja) 半導体集積回路用配線およびその形成方法
JPS63262856A (ja) 半導体装置の製造方法
JPS6384118A (ja) 半導体装置の製造方法
JPS61113259A (ja) 半導体装置の製造方法
JPS61226958A (ja) 半導体装置およびその製造法
JPH0669203A (ja) 半導体素子の製造方法
JPH04188832A (ja) 半導体装置の製造方法