JPS6029045A - デジタル・アナログ変換器 - Google Patents
デジタル・アナログ変換器Info
- Publication number
- JPS6029045A JPS6029045A JP11909983A JP11909983A JPS6029045A JP S6029045 A JPS6029045 A JP S6029045A JP 11909983 A JP11909983 A JP 11909983A JP 11909983 A JP11909983 A JP 11909983A JP S6029045 A JPS6029045 A JP S6029045A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- input
- ladder
- digital
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はデジタル・アナログ変換器に係り、特に変換器
内の抵抗を重み付けに接続した梯子型デジタル・アナロ
グ変換器に関するものである。
内の抵抗を重み付けに接続した梯子型デジタル・アナロ
グ変換器に関するものである。
７′
（２）技術の背景
近年デジタル信号として伝送すると雑音減少及び多重な
送信が可能である等の利点を有することから元来アナロ
グ的処理を行なって制御していたシステムを一度デジタ
ル信号に置き変えてデジタル処理を施した後再度アナロ
グ信号に変換するという技術が進歩し、アナログ信号を
デジタル変換するアナログ・デジタル変換の技術と共に
、デジタル信号をアナログ信号に変換するデジタル・ア
ナログ変換の技術が要望されている。
送信が可能である等の利点を有することから元来アナロ
グ的処理を行なって制御していたシステムを一度デジタ
ル信号に置き変えてデジタル処理を施した後再度アナロ
グ信号に変換するという技術が進歩し、アナログ信号を
デジタル変換するアナログ・デジタル変換の技術と共に
、デジタル信号をアナログ信号に変換するデジタル・ア
ナログ変換の技術が要望されている。
（３）従来技術の問題点
第１図は従来の電流駆動梯子型Ｒ−２Ｒデジタル・アナ
ログ変換器の回路図である。電流源１から４は各々に対
応する切換スイッチ５から８によって電流出力のＯＮ、
ＯＦＦが制御され、ＯＮの場合のみＲ−２Ｒラダー抵抗
９に電流源から出力された電流が入力する。但し、切替
えスイッチ５から８の出力は切替えスイッチ５の外部か
らデジタル信号として入力した入力信号によって制御さ
れる。Ｒ−２Ｒラダー抵抗９の各ビット端子に入力した
電流はＲ−２Ｒラダー抵抗９内の各ビット端子に対応し
たＲ−２Ｒ抵抗によって分割される。
ログ変換器の回路図である。電流源１から４は各々に対
応する切換スイッチ５から８によって電流出力のＯＮ、
ＯＦＦが制御され、ＯＮの場合のみＲ−２Ｒラダー抵抗
９に電流源から出力された電流が入力する。但し、切替
えスイッチ５から８の出力は切替えスイッチ５の外部か
らデジタル信号として入力した入力信号によって制御さ
れる。Ｒ−２Ｒラダー抵抗９の各ビット端子に入力した
電流はＲ−２Ｒラダー抵抗９内の各ビット端子に対応し
たＲ−２Ｒ抵抗によって分割される。
分割された電流は入カビソト分だけ合成されてバッファ
演算増幅器１０の入力端子に出力する。該バッファ演算
増幅器１０は電流を電圧に変換する機能をも含み、バッ
ファ演算増幅器１０の出力側には入力電流に応じた出力
電圧を発生する。ここで抵抗１１はバッファ演算増幅器
１０の電流帰還用抵抗である。Ｘ点はバッファ増幅器１
０の入力に位置し、Ｙ点はＲ−２Ｒラダー抵抗９の回路
上のグランド（ＧＮＤ）に位置する。またＸ点及びＹ点
を含む回路の接続線はＲ−２Ｒラダー抵抗９内で接続し
ている。従ってＸ点及びＹ点は同電位ある。
演算増幅器１０の入力端子に出力する。該バッファ演算
増幅器１０は電流を電圧に変換する機能をも含み、バッ
ファ演算増幅器１０の出力側には入力電流に応じた出力
電圧を発生する。ここで抵抗１１はバッファ演算増幅器
１０の電流帰還用抵抗である。Ｘ点はバッファ増幅器１
０の入力に位置し、Ｙ点はＲ−２Ｒラダー抵抗９の回路
上のグランド（ＧＮＤ）に位置する。またＸ点及びＹ点
を含む回路の接続線はＲ−２Ｒラダー抵抗９内で接続し
ている。従ってＸ点及びＹ点は同電位ある。
上述の回路ではＸ点の電位を常にグランドレベルと考え
ているが、Ｙ点すなわちＸ点と真のグランド１２との間
に実際には抵抗１３が存在する。
ているが、Ｙ点すなわちＸ点と真のグランド１２との間
に実際には抵抗１３が存在する。
この抵抗１３は基板上の回路とグランド側シャーシーと
の距離が離れていれば離れる程大きくなる。
の距離が離れていれば離れる程大きくなる。
この抵抗１３を有することにより抵抗１３に電流が流れ
込みＸ点はある電位を持つ。この為Ｒ−２Ｒラダー抵抗
９では電流源から入力した電流を正確に分流することが
できない。従ってバッファ演算増幅器１０の出力には正
確なデジタル・アナログ変換出力を得ることができない
欠点を有する。
込みＸ点はある電位を持つ。この為Ｒ−２Ｒラダー抵抗
９では電流源から入力した電流を正確に分流することが
できない。従ってバッファ演算増幅器１０の出力には正
確なデジタル・アナログ変換出力を得ることができない
欠点を有する。
（４）発明の目的
本発明は上記従来の欠点に鑑み、デジタル・アナログ変
換器のバッファ演算増幅器入力の基準となるレベルを常
に一定値を保つようにして入力デジタル信号に対して正
確なアナログ出力を得ることを目的とするものである。
換器のバッファ演算増幅器入力の基準となるレベルを常
に一定値を保つようにして入力デジタル信号に対して正
確なアナログ出力を得ることを目的とするものである。
（５）発明の構成
上記目的は本発明によれば電流駆動梯子型デジタル・ア
ナログ変換器において、電圧可変手段を有し、前記電流
駆動梯子型デジタル・アナログ変換器が有するラダー回
路の接地電位を前記電圧可変手段によって補正すること
を特徴としたデジタル・アナログ変換器を提供すること
によって達成される。
ナログ変換器において、電圧可変手段を有し、前記電流
駆動梯子型デジタル・アナログ変換器が有するラダー回
路の接地電位を前記電圧可変手段によって補正すること
を特徴としたデジタル・アナログ変換器を提供すること
によって達成される。
（６）発明の実施例
以下本発明の一実施例を図面によって詳述する。
第２図は本発明の電流駆動梯子型Ｒ−２Ｒデジタル・ア
ナログ変換器の回路図である。同図において、電流源１
から４の各々の一端は共通に接続し一■の電圧が印加し
ている。電流源１から４の他端は切替えスイッチ５から
８の各々に対応する一端に直列に接続している。すなわ
ち電流源１と切替えスイッチ５は直列に接続し、電流源
２と切り替えスイッチ６も同様に直列に接続し、電流源
３と切替えスイッチ７も同様に直列に接続し、電流源４
と切替えスイッチ８も同様に直列に接続する。一方Ｒ−
２Ｒラダー抵抗９の各ビット入力には切替えスイッチ５
から８の他の一端が接続する。
ナログ変換器の回路図である。同図において、電流源１
から４の各々の一端は共通に接続し一■の電圧が印加し
ている。電流源１から４の他端は切替えスイッチ５から
８の各々に対応する一端に直列に接続している。すなわ
ち電流源１と切替えスイッチ５は直列に接続し、電流源
２と切り替えスイッチ６も同様に直列に接続し、電流源
３と切替えスイッチ７も同様に直列に接続し、電流源４
と切替えスイッチ８も同様に直列に接続する。一方Ｒ−
２Ｒラダー抵抗９の各ビット入力には切替えスイッチ５
から８の他の一端が接続する。
又Ｒ−２Ｒラダー抵抗９の出力はバッファ演算増幅器１
０の入力に接続する。抵抗１３はＲ−２Ｒラダ一抵抗回
路のグランドと真のグランド間の抵抗である。本実施例
では帰還増幅器としてオペレーショナルアンプ１４を用
いている。このオペレーショナルアンプ１４の出力はＲ
−２Ｒラダ一抵抗回路のグランド点に接続され、反転側
入力はバイアス用抵抗１５を介して可変電源１６に接続
する可変電源１６の他端はアースされている。抵抗１７
及び抵抗１１は共に電流帰還用の抵抗であり、抵抗１７
の一端はオペレーショナルアンプ１４の出力側に接続し
、他端はオペレーショナルアンプ１４の反転入力側に接
続する。一方抵抗１１はノ＜イアス演算増幅器１０に並
列に接続する。抵抗１８は、オペレーショナルアンプ１
４の非反転側入力に一端が接続し他端は接地している。
０の入力に接続する。抵抗１３はＲ−２Ｒラダ一抵抗回
路のグランドと真のグランド間の抵抗である。本実施例
では帰還増幅器としてオペレーショナルアンプ１４を用
いている。このオペレーショナルアンプ１４の出力はＲ
−２Ｒラダ一抵抗回路のグランド点に接続され、反転側
入力はバイアス用抵抗１５を介して可変電源１６に接続
する可変電源１６の他端はアースされている。抵抗１７
及び抵抗１１は共に電流帰還用の抵抗であり、抵抗１７
の一端はオペレーショナルアンプ１４の出力側に接続し
、他端はオペレーショナルアンプ１４の反転入力側に接
続する。一方抵抗１１はノ＜イアス演算増幅器１０に並
列に接続する。抵抗１８は、オペレーショナルアンプ１
４の非反転側入力に一端が接続し他端は接地している。
回路上のＸ点、Ｙ点は従来技術で説明した様にＸ点はバ
・ノファ演算増幅器１０の入力点で、Ｙ点はＲ−２Ｒラ
ダー抵抗９の回路上のグランドである。２点は可変電流
１６と抵抗１５の接続線上に位置する。
・ノファ演算増幅器１０の入力点で、Ｙ点はＲ−２Ｒラ
ダー抵抗９の回路上のグランドである。２点は可変電流
１６と抵抗１５の接続線上に位置する。
Ｘ点の電位を真のグランドの電位に関係なく、常に一定
のグランドレベルにする為の回路動作を説明する。オペ
レーショナルアンプ１４．抵抗１５．１７．１８及び可
変電源１６は上述の様に互いに接続している。従ってオ
ペレーショナルアンプ １４の反転入力側に入力した直
流電圧は反転してオペレーショナルアンプ１４の出力側
すなわちＸ点に出力する。逆にＸ点の電位可変はオペレ
ーショナルアンプ１４の反転入力側電圧を可変すること
で可変可能となる。
のグランドレベルにする為の回路動作を説明する。オペ
レーショナルアンプ１４．抵抗１５．１７．１８及び可
変電源１６は上述の様に互いに接続している。従ってオ
ペレーショナルアンプ １４の反転入力側に入力した直
流電圧は反転してオペレーショナルアンプ１４の出力側
すなわちＸ点に出力する。逆にＸ点の電位可変はオペレ
ーショナルアンプ１４の反転入力側電圧を可変すること
で可変可能となる。
例えばＸ点の電位がグランドレベルより高電位の場合に
はオペレーショナルアンプ１４の反転入力側に抵抗１５
を介して接続している可変電源１６を可変し７点の電位
を高くすることによってＸ点の電位をグランドレベルま
で降下させることができる。逆にＸ点の電位がグランド
レベルより低電位の場合には同様にして可変電源１６を
可変し、７点の電位を低くすることによってＸ点の電位
をグランドレベルまで上げることができる。従って可変
電源１６を可変することによってＸ点、Ｙ点の電位を常
にグランドレベルに固定することができる。
はオペレーショナルアンプ１４の反転入力側に抵抗１５
を介して接続している可変電源１６を可変し７点の電位
を高くすることによってＸ点の電位をグランドレベルま
で降下させることができる。逆にＸ点の電位がグランド
レベルより低電位の場合には同様にして可変電源１６を
可変し、７点の電位を低くすることによってＸ点の電位
をグランドレベルまで上げることができる。従って可変
電源１６を可変することによってＸ点、Ｙ点の電位を常
にグランドレベルに固定することができる。
本発明の実施例においてはＲ−２Ｒ型ラダ一回路を用い
て説明したが、本発明はＲ−２Ｒ型に限らず、他の重み
っけをしたラダー回路でも可能である。
て説明したが、本発明はＲ−２Ｒ型に限らず、他の重み
っけをしたラダー回路でも可能である。
また可変電源を増幅器を介してＸ点に電圧を印加してい
るが直接印加することも可能である。さらに可変電源を
用いているがこれを固定にし、増幅器の利得を可変する
ことによってＸ点の印加電圧を可変することも可能であ
る。
るが直接印加することも可能である。さらに可変電源を
用いているがこれを固定にし、増幅器の利得を可変する
ことによってＸ点の印加電圧を可変することも可能であ
る。
（７）発明の効果
以上詳細に説明したように、電流駆動梯子型Ｒ−２Ｒデ
ジタル・アナログ変換器においてバ・２ファ演算増幅器
入力の基準となるレベルを帰還増幅器の出力により常に
一定に保つことにより、入力デジタル信号に対して正確
なアナログ出力を得ることができ、変換器の経時変化や
内部温度上昇及び温度、湿度等の外部環境の変化に対し
ても常に安定なアナログ出力を得ることができるという
効果を有する。
ジタル・アナログ変換器においてバ・２ファ演算増幅器
入力の基準となるレベルを帰還増幅器の出力により常に
一定に保つことにより、入力デジタル信号に対して正確
なアナログ出力を得ることができ、変換器の経時変化や
内部温度上昇及び温度、湿度等の外部環境の変化に対し
ても常に安定なアナログ出力を得ることができるという
効果を有する。
第１図は従来の電流駆動梯子型Ｒ−２Ｒデジタル・アナ
ログ変換器の回路図、第２図は本発明の電流駆動梯子型
Ｒ−２Ｒデジタル・アナログ変換器の回路図である。 １．２，３．４・・・電流源 ５，６，７゜８・・・切
替えスイッチ ９・・・Ｒ−２Ｒラダー抵抗 １０・・
・バッファ演算増幅器１１．１３，１５．１７．１８・
・・抵抗１２・・・真のグランド １４・・・オペレー
ショナルアンプ １６・・・可変電源特許出願人 富士
通株式会社
ログ変換器の回路図、第２図は本発明の電流駆動梯子型
Ｒ−２Ｒデジタル・アナログ変換器の回路図である。 １．２，３．４・・・電流源 ５，６，７゜８・・・切
替えスイッチ ９・・・Ｒ−２Ｒラダー抵抗 １０・・
・バッファ演算増幅器１１．１３，１５．１７．１８・
・・抵抗１２・・・真のグランド １４・・・オペレー
ショナルアンプ １６・・・可変電源特許出願人 富士
通株式会社
Claims (3)
- （１）電流駆動梯子型デジタル・アナログ変換器におい
て、電圧可変手段を有し、前記電流駆動梯子型デジタル
・アナログ変換器が有するラダー回路の接地電位を前記
電圧可変手段によって補正することを特徴としたデジタ
ル・アナログ変換器。 - （２）前記電圧可変手段は可変電圧源と増幅器より成る
ことを特徴とする特許請求の範囲第１項記載のデジタル
・アナログ変換器。 - （３）前記補正は前記ラダー回路の接地電圧を零とする
様になされたことを特徴とする特許請求の範囲第１項記
載のデジタル・アナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11909983A JPS6029045A (ja) | 1983-06-30 | 1983-06-30 | デジタル・アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11909983A JPS6029045A (ja) | 1983-06-30 | 1983-06-30 | デジタル・アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6029045A true JPS6029045A (ja) | 1985-02-14 |
| JPH0425732B2 JPH0425732B2 (ja) | 1992-05-01 |
Family
ID=14752878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11909983A Granted JPS6029045A (ja) | 1983-06-30 | 1983-06-30 | デジタル・アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029045A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588424A (en) * | 1978-12-26 | 1980-07-04 | Matsushita Electric Ind Co Ltd | Digital-analog converter |
| JPS56140725A (en) * | 1980-04-03 | 1981-11-04 | Mitsubishi Electric Corp | Digital voltage-current converter |
-
1983
- 1983-06-30 JP JP11909983A patent/JPS6029045A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5588424A (en) * | 1978-12-26 | 1980-07-04 | Matsushita Electric Ind Co Ltd | Digital-analog converter |
| JPS56140725A (en) * | 1980-04-03 | 1981-11-04 | Mitsubishi Electric Corp | Digital voltage-current converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425732B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09186597A (ja) | 近似的に区分された線形アナログ波形を生成するためのアナログデジタルコンバータおよび方法 | |
| JPH07249951A (ja) | 抵抗網回路装置およびこれを用いた可変利得装置 | |
| JPH0734542B2 (ja) | Ｄ−ａ変換回路 | |
| JPS6115615B2 (ja) | ||
| US5204679A (en) | Differential analog-digital converter | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JPH0123966B2 (ja) | ||
| US20020063646A1 (en) | Programmable configuration, level and output voltage range circuits and methods for signal processors | |
| JP2737907B2 (ja) | Ｄａ変換器 | |
| JPS6029045A (ja) | デジタル・アナログ変換器 | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| US4641131A (en) | Circuit arrangement for converting a digital input signal into an analog output signal | |
| US6768440B1 (en) | Digital-to-analog converters with reduced parasitics and associated methods | |
| JPH0217963B2 (ja) | ||
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JPH0595239A (ja) | レベル制御回路 | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| JPS60105322A (ja) | デイジタル−アナログ変換器 | |
| JPS5934190Y2 (ja) | Ｄ↓−ａ変換器 | |
| KR100563014B1 (ko) | 적응출력임피던스를가지는라인구동기 | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| JP2985185B2 (ja) | Ｄａ変換回路 | |
| JPS62249528A (ja) | デイジタル−アナログ変換器 | |
| JPH0326676Y2 (ja) |