JPS60254227A

JPS60254227A - デイスプレイコントロ−ラ

Info

Publication number: JPS60254227A
Application number: JP59110128A
Authority: JP
Inventors: Kazuhiko Nishi; 和彦西; Takatoshi Ishii; 石井　孝寿; Ryozo Yamashita; 良蔵山下; Takatoshi Okumura; 奥村　隆俊; Shigemitsu Yamaoka; 成光山岡
Original assignee: ASCII Corp; Nippon Gakki Co Ltd
Current assignee: ASCII Corp; Nippon Gakki Co Ltd
Priority date: 1984-05-30
Filing date: 1984-05-30
Publication date: 1985-12-14
Also published as: JPS6323575B2; US4812828A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は電子計算機の端末機あるいはテレピケ−五等
に用いられるディスプレイコン）ｔｆｆ−９に関する。

〔従来技術〕

近年、ＣＰＵ（中央処理装置１）の制御の下に、ＣＲＴ
（ブラウン管）表示装置の画面に動画および静止画の表
示を行うディスプレイコントローラカ種々開発されてい
る、第１２図はこの種のディスプレイコントローラａ＝
）用いたカラーディスプレづ装置の構成を示すブロック
図であ均、この図においてｂはＣＰＵ％　ＣはＣＰＵ−
ｆｉにおいて用いられるプログラムが記憶されたＲＯＭ
　（リードオンリメモリ）お工びデータ記憶用のＲＡＭ
　（ランダムアクセスメモリ）からなるメモリ、ｄはＶ
ＲＡＭ（ビデオ・ＲＡＭ　）、ｅはＣＲＴ　表示装置で
ある。

このカラーディスプレイ装置において％ＣＰＵ−ｂは、
まずＣＲＴ　表示装置ｅの表示画面に表示させるべき静
止画データおよび動画データをディスプレイコントロー
ラａへ順次出力する。ディスプレイコントローラａは供
給されたデータを順次ＶＲＡＭ−（ｌへ書き込む。次に
％　ＣＰＵ−ｂが表示指令ｔ　ｆイスプレイコントロー
ラａへ出力すると、ディスプレイコントローラａがこの
指令を受け、ＶＲＡＭ−（ｌ内の静止画データお工び動
画データを読出し、ＣＲＴ　表示装置ｅの表示画面に表
示させる。

ところで、この種のディスプレイ装置においては、表示
面に座標データを入力するライトペンやマウス（８６図
参照）等の座標入力器を使用すると、その利用範囲が拡
大するとともに、座標や図形の入力が極めて容易に行え
て好都合である。したがって、ディスプレイコントロー
ラには、各種の座標入力器用のインターフェイスが設け
られることが望ましいが、従来このような機能？持つデ
ィスプレイコントローラは開発されていなかった。

要があるが、マウス等の座標入力器の場合は、その移動
量データを検出する必要がある。すなわち、各種の座標
入力器に対処するには、各々異なる検出回路を設ける必
要があり、回路が複雑化してしまう問題が発生する。

〔発明の目的〕

この発明は上述した事情に鑑みてなされたもので、各種
の座標入力器の使用を可能とするとともに、座標検出回
路を簡単にし得るディスプレイコントローラを提供する
ことを目的としている。

〔発明の特徴〕

この発明は上述した目的を達成するために、マウス等の
座標入力器から供給される移動量対応パルスをカウント
するとともに、中央処理装置が！カウント内容を読み込
んだ時は、その都度カウント内容をリセットする移動量
対応モードと、画面走査に対応するクロックパルスをカ
ウントするとともに、走査が画面の所定座標に達した時
はカウント内容をリセットする座標対応モードとを有す
る共通カウンタを設け、この共通カウンタによって各種
座標入力器の座標データを検出することを特徴としてい
る。

〔実施例〕

以下図面を参照してこの発明の実施例について説明する
、第１図（イ）はこの発明の一実施例の構成を示すブロッ
ク図であり、図において、ｌはこの実施例によるディス
プレイコントローラである。２ハＣＰＵ。

３はＣＰＵ　２で用いられるプログラムが記憶されたＲ
ＯＭおよびデータ記憶用のＲＡＭから成るメモリ、４は
ＶＲＡＭ（ビデオＲＡＭ）、５はＣＲＴ表示装置である
。この場合、ＶＲＡＭ　４には第２図に示すように、静
止画パターンＣドツトパターン）が記憶される静止画パ
ターンテーブル４ａ。

静止画パターンを表示すべき位置が記憶される静止画位
置テーブル４ｂ、各静止画パターンのカラーがカラーコ
ード（４ビツト）によって記憶される静止画カラーテー
ブル４ｃ、複数の動画パターンが記憶される動画パター
ンテーブル４ａｂ動画パターンを表示すべき座標等が記
憶される動画制御テーブル群４ｅが各々設けられている
。動画パターンテーブル４ｄは、第３図に示すように、
８バイト毎に１つの動画パターンを記憶するようになっ
ており、各動画パターンには各々異なる名称Ｃ図ではＩ
Ｑ１〜”２５５’で示す８ビツトの名称】が設定されて
いる。−例としてパターン名称ｌｋ１に記憶されている
動画パターンを同図に拡大して示すが、図中データ１１
１０部分がパターン部分、データＩ０１の部分が背景部
分（透明部分）である。また、動画制御テーブル群４ｅ
は第４図に示すように、４バイト長の動画制御テーブル
３２個から成り、各動画制御テーブルにはアドレスの低
い方から順に０〜３１の番号が設定されている。ここで
、　Ｎｏ・ｋの動画制御テーブルの内容（他の番号の動
画表示テーブルも同様）を同図に拡大して示す。図に示
すｇｏ　、ｘｉバイトには、動画パターンを表示すべき
位置のＹ、Ｘ座標（動画パターンの左上端位置が動画の
基準位置になる）が記憶される。したがって、との＠０
．第１バイト内のデータｆ書き換えると、動画が画面上
を移動する。次に第２バイトには表示すべき動画パター
ンの名称が記憶され、第３バイトの下位４ビツトには表
示すべき動画パターンのカラーコードが記憶される、ｔ
た、第４バイトのＩＥ５．第６ビツト（Ｄ５．Ｄ６）に
は、動画処理方式の態様を選択するデータが記憶される
。

次に、ディスプレイコントローラｌの各構成要素につい
て説明する。ＩＥＩ図（・イ）において、タイミング信
号発生回路８は、内部に設けられた水晶振動子によって
基本クロックパルスを発生し、また、この基本タロツク
パルスに基づいてドツトクロックパルスＤＣＰ　を発生
する。そして、ドツトクロックパルスＤＣＰ　を水平カ
ウンタ９のクロック端子ＣＫへ出力す乞ここで、ドツト
クロックツ（ルスＤＣＰは、ＣＲＴ　表示画面に表示さ
れる各ドツトに対応するクロックパルスであり、言い換
えれば、画面の水平走査によって順次表示される各ドツ
トの表示タイミングに同期して出力されるクロックパル
スである。ｉた、このタイミング信号発生回路８は１画
像データの処理に必要な６糧のタイミング信号を発生し
、画像データ処理回路ｌＯへ出力する、水平カウンタ９は３４１進のアップカウンタであり、画
面の水平走査開始時点において初期リセットされ、また
、ドツトクロックツ（ルスＤＣＰ　ｔ３４１パルスカウ
ントする毎に信号ｖＰを垂直カウンタ１１のクロック端
子ＣＫへ出力する。この水平カウンタ９のカウント出力
は、水平走査が表示期間にあるか非表示期間にあるかを
示すとともに、表示期間においては、ＣＲＴ　表示装置
５の電子ビームが画面の左から何番目のドツトを走査し
ているかを示す。なお、この実施例においては画面の横
ｌラインに２５６ドツト表示するようになってお秒、シ
たがって、水平カウンタ９のカウント出力の８５カウン
ト分は非表示期間に対応する。

垂直カウンタ１１は２６２進のアップカウンタであり、
垂直走査開始時点において初期リセットされる。この垂
直カウンタ１１のカウント出力は、垂直走査が表示期間
にあるか、非表示期間にあるかを示し、ｔた、表示期間
においてはＣＲＴ　表示装置５の電子ビームが画面の上
から何番目のラインを走査しているかを示す。また、こ
の実施例における垂直方向の画面のドツト数は１９２に
設定されており、したがって、垂直カウンタ１１のカウ
ント出力の６４カウント分が非表示期間に対応する。

画像データ処理回路ｌＯは、ＣＰＵ　２からインターフ
ェイス回路１２を介して供給される画像データを順次Ｖ
ＲＡＭ　Ａ内の各テーブル内に書込む回路であり、ＶＲ
ＡＭ　４の書込みが終了した後に、ＣＰＵ　２から表示
指令が出力されると、画像データ処理回路１０は静（Ｌ
画、＜ターンテーブル４ａ。

静止画位置テーブル４ｂお工び静止画カラーテーブル４
ｃ内の各データを読出し、読出したデータに基づいてＣ
ＲＴ　画面の各ドツト位置にいかなる色の静止画ドツト
表示を行えばよいかを検知し、水平カウンタ９お工び垂
直カウンタ１１の各カウント出力が示す電子ビームの走
査位置に合わせて端子ＴＧから順次カラーコード（４ビ
ツト）を出力し、カラーパレット１３へ供給する。また
、画像データ処理回路１０は、水平カウンタ９と垂直カ
ウンタ１１の各カウント内容に基づいて、表示面走査に
必要な水平同期信号、垂直同期信号お工びその他のタイ
ミング信号を種々作成し、また、水平、垂直信号を混合
して同期信号Ｓ　ＹＮＣを作成し、との同期信号５ＹＮ
ＣｆＣＲＴ　表示装［５へ供給する。さらに、画像デー
タ処理回路ｌＯは、上述した静止画表示動作と並行して
、動画パターンテーブル４ｄお工び動画匍制御テーブル
群４ｅ内のデータに基づいて、動画表示に必要なデータ
を演算、抽出し、動画処理回路１５に供給する。

ここで、画像データ処理回路１０の構成について工す詳
細に説明する。

第１図（ロ）は画像データ処理回路１０の構成を示すブ
ロック図である。図において、バスＧＷ（８ビツト）は
ＣＰＵ　２からのデータ書込用のバス、バス０Ｒ（８ビ
ツト）はＣＰＵ　２のデータ読込用のバス、バスＡＨ（
１０ビツト）お工びＡＬ（８ビツト）はＶＲＡＭ　４の
アドレス指定用バスで、バスＡＨが上位ｌＯビット、バ
スＡＬが下位８ビツトを指定する。バス萱はＶＲＡＭ　
４へのデータ書込用のバス、バスＶＲＬ　はＶＲＡＭ　
４からのデータ読出用のバス、パスＣ沼ｒ　はカラーコ
ードの乗せられるバスであり％第１図に示すカラーパレ
ット１３に接続されている。

次に、レジスタ群Ｂｌは、各テーブル類の先頭アドレス
を格納するレジスタＢ　１　ａｘＢ　１　ｅからなる。

そして、これらのレジスタＢｌａ−Ｂｌｅには、静止画
位置テーブル４　ｂｈ静止画カラーテーブル４ｃ、静止
画パターンテーブル４ａ、動画ｆｌｉｔ１ｍテーブル４
ｅお工び動画ノくターンチー７’、ＩＩ／４ｄの各先頭
アドレスが格納され、ノ（スＣＷｆ介してＣＰＵ　２か
ら書き替えられる工うになっている。色情報レジスタＢ
２はＶＲＡＭ　内の静止画カラーテーブルから読出され
た２種類の静止画用カラーコードを記憶し、）くターン
シフタＢ３から出力される１　１　＊　／　ｌ　０１信
号に工ってそのいずれか一方が選択出力され、カラー／
（スＣＪＪｒ　に乗せられる。前記パターンシフタＢ３
は、）くスＶＲＬを介してＶＲＡＭ　４から読み出され
た静止画像データを並直列変換するシフトレジスタであ
り、その出力Ｉｌｌ／ＩＱ−を色情報レジスタＢ２へ供
給して靜１Ｅ画表示色を決定する。

次に、動画番号カウンタＢ４は、各動画制御テーブルの
番号（動画番号）ｋと、このチーフル内のＹ座標の格納
アドレス（本実施例では第０）（イト目：＠４図参照）
とを記憶する７ビツトのカウンタで上位５ビツトが動画
番号ｋを表わし、下位２ビツトがＹ、Ｘ、パターン名称
、色情報のいずれであるかを表わしており、動画テーブ
ル４ｅをサーチして次の水平走査線で表示すべき動画を
検出するときに、動画番号ｋが順次インクリメントされ
るようになっている。このとき下位２ビツトは常に１０
１で動画テーブルのＹ座標のみを示している。このサー
チは、表示期間中に、各動画制御テーブルのＹ座標を調
査し、これと垂直カウンタ１１のカウント値ＮＶとを比
較して行い、表示すべき動画−ｌＪ：検出されたときに
は、そのときの動画番号カウンタＢ４の内容を動画番号
ＦＩＦＯ−Ｂ５に登録する。この場合％動画番号ｋ（０
〜３１）の若い順に登録していき、８つまで登録すると
それ以降は受けつけ力い。こうして、水平表示期間中に
、次の水平走査線で表示すべき動画番号ｋが動画番号Ｆ
ＩＦＯ−Ｂ５に８つまで登録された後、水平非表示期間
中にこれらが順次読み出され、各動画制御テーブルから
動画のＹＰｉｌＡ標、Ｘ座標、動画パターンの名称、カ
ラーコード％ＣＣ，ＩＣビットなどを読み出す際のアド
レスとなる。そして、各動画制御テーブルから読み出さ
れたデータが、バスＶＲＬ　を介して動画処理回路１５
へ転送される。

なお、動画ＦＩＦＯ・Ｂ５　に入れながった９番目の動
画番号は、レジスタＢ６へ登録される。

次に、ＡＬＵ（演算ユニツ））Ｂ７は、上述した垂直カ
ウンタ１１のカウント値ＮＹとＹ座標との比較、動画の
画像データのアドレス計算等を行い、演算結果がステー
タスＢ８を介してデコーダＢ９へ供給される。デコーダ
Ｂ９は、モードレジスタＢＩＯの規制のもとに、マイク
ロプログラムＲＯＭ　（以下、μプログラムＲＯＭ　と
いう）Ｂ１１から供給される命令を解読し、各ノ（スに
乗せるデータのシーケンス制御を行うものである。この
μプログラムＲＯＭ　Ｂ１１には、水平カウンタ９゜垂
直カウンタ１１が接続され、命令の読み出しアドレスを
指定している、次に、動画処理回路１５は、供給されたデータに基づい
て、動画の表示を制御する回路であ抄、動画の表示タイ
ミングを検出するとともに、このタイミングに基づいて
該当する動画のカラーコードをカラーパレット１３に供
給する。また、動画処理回路１５は動画と動画の衝突を
検出し得る工うになっており、衝突が検出されると、衝
突検出信号Ｓ、（１１１信号）を画像データ処理回路１
０に供給する。さらに、動画処理回路１５は、表示すべ
き動画データがないことを検出すると、静止画表示指令
信号８２　（”１１１号）を画像データ処理回路１０へ
供給する。画像データ処理回路１１は、静止画表示指令
信号Ｓ２　が供給された時のみ静止画のカラーコードを
出力するようになっており、この結果、表示面上のある
ドツト位置に、静止画と動画が競合する場合は、動画が
優先表示される。なお、動画処理回路１５の詳細につい
ては後述する。

次に、カラーパＶット１３は一種のコード変換回路であ
り、４ビツトのカラーコードを、レッドカラーデータＲ
ＤグリーンカラーデータＧＤ、ブルーカラーデータＢＤ
　（これらのカラーデータは各々３ビツト）に変換して
ＤＡＣ（ディジタル／アナログ変換器）１４へ出力する
。ＤＡＣ１４はカラーデータＲＤ、ＧＤ、ＢＤ　’ｒ各
々アナログ信号に変換してＲＧＢ　信号を作成し、この
ＲＧＢ　信号をＣＲＴ　表示装置５へ出力する。ここで
、第５図にカラーコード、カラーデータ、表示色の各々
の対応関係の一例を示す。

次に、２０はライトペン２１に駆動信号を供給するライ
トペン駆動回路であり、ライトペン２１が光を検出する
と、光検出信号ＬＰを画像データ処理回路１０へ供給す
る。２３は一般にマウスと呼ばれている座標入力器であ
り、例えば％第６図に示すように本体下面から金属球２
３ａが突出する構造となっており、この金属球２３ａを
机などの上面に沿って回転させ、さらに、この回転を第
７図に示すＸローラ２４とＹローラｚ５とに工ってχ成
分とｙ成分とに分け、Ｘローラ２４とＸローラ２５の回
転をＸエンコーダ２６とＹ工′ンコーダ２７によって各
々検出するようにしている。！８図（４，（ロ）ｔｌ々
Ｘエンコーダ２４の出力パルスＸＡ、ＸＢを示しており
、同図（イ）が正方向に回転した場合、同図（ロ）が負
方向に回転した場合を示している６ｔた、Ｙエンコーダ
２７の出力パルスＹＡ、ＹＢについても％第８図（イ）
、（ロ）に示す出力パルスＸＡ、ＸＢと同様になってい
る。

次に、６１１１図（イ）に示す３０は、前述した出力パ
ルスＸＡ、ＸＢからＸ方向のアップ／ダウンパルスＵＸ
、ＤＸを作成し、また、出力パルスＹＡ、ＹＢからＹ方
向のアップ／ダウンパルスＵＹ、ＤＹを作成するマウス
インターフェイスであり、第９図に示す構成となってい
る。この図に示す３１〜３４は、各々画像データ処理回
路ｌＯからパルス信号ＭＨが供給される毎に出力パルス
ＸＡ、ＸＢ、ＹＡ、ＹＢを各々サンプリングするチャタ
リング除去回路であり、サンプリング値が３回連続して
１１１になるとセットされ、３回連続して１０″になる
とリセットされるフリップフロップを有し、このフリッ
プフロップの出力信号Ｃセット時に１１１）を出力する
ようになっている。この場合１画像データ処理回路１０
から出力されるパルス信号ＭＨは、画像データ処理回路
１０が作成する水平同期信号の略中央部において出力さ
れるパルスであり、出力パルスＸＡ、ＸＢ、ＹＡ、ＹＢ
の周期に較べて充分に速いパルスである。上述した構成
によれば、チャタリング除去回路３１〜３４の各出力信
号は、出゛カパルスＸＡ、ＸＢ、ＹＡ、ＹＢのチャタリ
ングを除去した信号となり、実質的には元の信号と変り
がないので、以後は同一の名称を用いる。次に、方向判
別回路３５は、出力パルスＸＢが立上る毎に出力パルス
ＸＡのレベルを詞べ、１１１であれば第８図（イ）に対
応するからアップカウント用パルスＵＸを出力し　ＩＱ
−であれば１ｇ８図（ロ）に対応するから、ダウンカウ
ント用パルスＤＸを出力する。

また、方向判別回路３６は方向判別回路３５と同様に構
成されている、この結果、パルスＵＸ、ＤＸは各マウス
２３の＋Ｘ方向および−Ｘ方向の移動量に対応し、パル
ス’［ＪＹ　、　ｌ）Ｙは各々マウス２３の＋Ｙ方向お
工び−Ｙ方向の移動・針に対応する。

次に、＠１図（イ］に示す４０はＸＹカウンタ回路であ
り、箪１０図に示す工うに略同様に構成されたＸカウン
ト制御部４１とＹカウント制御部４２とから成っている
。また、ＸＹカウンタ４０には画像データ処理回路１０
から種々の制御信号が供給される。ことで、とれらの制
御信号について説明する。

まず１画像データ処理回路ｌＯには、　ＣＰＵ　２によ
ってその内容が書き換えられるレジスタＲｅ　ｇが設け
られており、レジスタｌ’ＬｏｇのＭＵＳ　ビットの出
力がＸＸカウンタ４０に供給されている。

このＭＵＳ　ビットはマウス２３を使用する時に１１１
、その他の場合に１０１が立てられる工うに力っており
、ＭＵＳ　ビットに１１１が立てられると、第１０図に
示すアンドゲートＡＮＩ　−ＡＮ４が開とカリ、パルス
ＵＸ、ＤＸが各々Ｘカウンタ４３のアップ入力端ＵＰ　
ｂ工びダウン入力端ＤＷに供給され、また、パルス７Ｊ
Ｙ　、　］）Ｙが各々Ｘカウンタ４４のアップ入力端Ｕ
Ｐお工びダウン入力端ＤＷに供給される。したがって、
この場合のＸカウンタ４３、Ｘカウンタ４４の各々の内
容はマウス２３のＸ方向の移動量とＹ方向の移動量とに
対応する。そしてｂ　ＣＰＵ　２がＸカウンタ４３お工
びＸカウンタ４４の内容を読む場合には、ＣＰＵ２のリ
ード信号ＲＤ（’１”信号）が画像データ処理回路１０
を介してＸＸカウンタ回路４０に供給される。リード信
号ＲＤが供給されると、Ｘカウンタ４３お工びＸカウン
タ４４の内容が各々画像データ処理回路１０を介してＣ
ＰＵ　２に供給される。この場合、ＭＵＳ　ビットに＠
１１が立てられていれば、リード信号ＲＤは、アントゲ
−）ＡＮ５゜オアゲートＯＲ１を介してＸカウンタ４３
のリセット入力端に供給されるとともに、アンドゲート
ＡＮ６．オアゲートＯＲＺを介してＸカウンタ４・４の
リセット入力錫に供給される。す力わち％ＭＵ８ビット
が１１１の場合はＣＰＵ　２によってその内容が読み込
壕れる毎にＸカウンタ４３とＸカウンタ４４の内容がリ
セットされる。ＭＵＳ　ビットがＩＱＩの場合は図から
明らかなように、カウンタのリセットは行なわれ）い。

また、ＸＸカウンタ回路４０には動画処理回路１５の衝
突検知信号Ｓ１とライトペン駆動回路２０の光検知信号
ＬＰとが、画像データ処理回路１０を介して供給される
ようになっている、この場合、これらの信号が１０１で
、なおかつ、ＭＵ８ビットがＩＱＩであれば、ドツトク
ロックパルスＤＣＰ　がアンドゲート７．８およびオア
ゲートＯＲ３を介してＸカウンタ４３のアップ入力端Ｕ
Ｐに供給され、また、走査の１ラインに対応して発せら
れるパルスｖＰがアンドゲートＡＮ９゜ＡＮＩＯおよび
オアゲートＯＲ４を介してＸカウンタ４４のアップ入力
端ＵＰに供給される。

次に、第１図（４に示すリセット座標検出回路５０は、
レジスタＲｅｇ　のＬ／Ｃビットの内容と水平、垂直カ
ウンタ９．１１の内容とに基づいて。

Ｘカウンタ４３とＸカウンタ４４をリセットする信号Ｘ
Ｒ，ＹＲを作成して出力する。ただし、信号ＸＲ，ＹＲ
が有効となるのはｂ　ＩＥ　ｌｏ図から判るように、　
ＭＵＳ　ビットが１０″となってアントゲ−）ＡＮＩＩ
、ＡＮ１２が開となった時のみである。ここで、リセッ
ト座標検出回路５０における信号ＸＲ，ＹＲの作成処理
について説明する、第１１図はこの実施例における表示
画面の一例を示す図であ抄、図において斜線を付した面
ａ。

は表示面の最後部にあるバックドロップ面であり、ａ、
は静止画および動画が表示される表示エリアである。こ
こで、バックドロップ面ａ。の左上端Ｐｏの座標を（χ
。ｍ　７０　）ｂ　表示エリアａ１　の左上端Ｐ１　の
座標を（χ１　ｅ　７１　）とすると、表示エリアａ、
内における動画Ｍ１　、Ｍ２　の衝突座標Ｐ２　を知る
には、点Ｐ１　を原点（ｏ、ｏ）とする必要があり、ま
た、ライトペン２１の位置を知るには、点Ｐ。を原点（
ｏ、ｏ）とし、表示画面全体を検出領域とする必要があ
る。そこで、リセット座標検出回路５０は、水平カウン
タ９および垂直カウンタ１１の出力信号に基づき、ライ
トペン検出時には走査のχ座標がχ。になる毎に信号Ｘ
Ｒを出力してＸカウンタ４３をリセットし、ｙ座標がｙ
ｏ　になる毎に信号ＹＲを出力してＸカウンタ４４をリ
セットする。ｔた、衝突座標検出時には走査のχ座標が
χ１になる毎に信号ＸＲを出力し、ｙ座標が７１　にな
る毎に信号ＹＲを出方する。そして、リセット座標検出
回路５０はレジスタＲｅｇ　のＬ／ＣビットがＩｌｌの
場合にライトペン検出モードとまり％　Ｌ／Ｃビット値
１　＠　Ｑ　１の場合に衝突座標検出モードとまる。

次に、上述した構成によるこの実施例の動作を説明する
。

■　ライトペン２１を使用する場合。

この場合は、レジスタＲｅｇ　のＭＵＳ　ビットを”Ｏ
”％Ｌ／ＣビットをＩｌｌにするうとの結果、ＩＥＩＯ
図に示すＸカウンタ４３はドツトクロックパルスＤＣＰ
　をアップカウントし、ｔた、Ｘカウンタ４４はパルス
ｖＰをアップカウントする。そして、リセット座標検出
回路５゜は表示面走査のχ座標が第１１図に示すχ。に
なる毎に信号ＸＲを出力し、ｙ座標が７Ｑ、になる毎に
信号ＹＲを出力する。この結果、Ｘカウンタ４３とＸカ
ウンタ４４の内容は、点Ｐ　を原点とする表示画面の座
標に対応する。

次に、操作者がライトペン２１を持って、表示画面に当
接させると、ｌフレームまたはｌフィールドの最初の輝
点が前記当接位置に達した時に、ライトペン駆動回路２
ｏが光検出信号ＬＰｔ出力する、この光検出信号ＬＰは
、画像データ処理回路１０を介して第１０図に示すナン
ドゲー）ＮＡ１．ＮＡ２　に供給され、この結果、アン
ドゲートＡＮ　７　、ＡＮ　９が閉状態となり、ドツト
クロックパルスＤＣＰ　お工びパルスｖＰが各々Ｘカウ
ンタ４３．Ｘカウンタ４４に供給されなくなる。すなわ
ち、Ｘカウンタ４３およびＸカウンタ４４のカウントは
光検出信号ＬＰが出力された時点で停止し、ライトペン
２１の位置座標に一致する。そして、ＣＰＵ　２はＸカ
ウンタ４３とＸカウンタ４４の内容を読み込むととに工
す、ライトペン２１の座標を知ることができる。このＣ
ＰＵ　２による座標の読み込みが終了した後には、上述
の動作と同様の動作を行い、次の当接位置を検出する。

■　衝突座標を検出する場合。

この場合は、レジスタＲｅｇ　のＭＵＳ　ビットをＩ　
□　Ｉ　、　Ｌ　／　Ｃビットを１０１にする。この結
果、第１０図に示すＸカウンタ４３は前述の■の場合と
同様にドツトクロックパルスＤＣＰをアップカウントし
、また、Ｘカウンタ４４はパルスｖＰをアップカウント
する。そして、リセット座標検出回路５０は表示面走査
のχ座標が！１１図に示すχ１　になる毎に信号ＸＲを
出力し、ｙ座標がｙ、になる毎に信号ｙＨを出方する。

この結果、Ｘカウンタ４３とＸカウンタ４４の内容は、
点Ｐ、ｆ原点とする表示面、すなわち、表示エリアａ１
　の座標に対応する。次に、動画処理回路１５は、例え
ばＣＲＴ　表示装置５の電子ビームが１＠１１図に示す
ラインフｎを走査している時の点Ｐ２　において衝突を
検出すると、この時点で衝突検出信号Ｓ１を出力する。

この衝突検出信号８１は画像データ処理回路１０を介し
て＠１０図に示すナントゲートＮＡ　１　、ＮＡ　２に
供給され、この結果、アンドゲートＡＮ　７　、ＡＮ　
９　が閉状態となり、ドツトクロックパルスＤＣＰ　お
よびパルスｖＰが各々Ｘカウンタ４３、Ｘカウンタ４４
に供給されな（なる。すなわち、Ｘカウンタ４３お工び
Ｘカウンタ４４０カウントは衝突検出信号８１が出力さ
れた時点で停止ヒし、衝突点Ｐ２の座標に一致する。そ
して、ＣＰＵ　２はＸカウンタ４３とＸカウンタ４４の
内容を読み込むことにより、衝突点Ｐ２の座標を知るこ
とができる。

このＣＰＵ　２による座標の読み込みが終了した後には
、上述の動作と同様の動作を行う。

■　マウスを使用する場合。

この場合は、レジスタＲｅｇのＭＵＳ　ビット？１１１
にし、また、Ｔ、／Ｃビットは任意の内容にする。これ
は、ＭＵＳ　ビットがｗｌｗであると、リセット座標検
出回路５ｏが出力する信号ＸＲ、ＹＲは、前述のように
無効になるから、Ｌ／Ｃビットはドントケアビットとな
るからである。したがって、Ｘカウンタ４３とＸカウン
タ４４の内容は表示面の座標とは無関係になる。

ＭＵＳヒツトがｗｌｗになると、マウス２３のχ方向移
動量に対応するパルスＵＸ　、ＤＸが各々Ｘカウンタ４
３によってアップダウンカウントされ、また、マウス２
３のｙ方向移動量に対応するパルスＵＹ　、ＤＹ　が各
々Ｘカウンタ４４によってアップ・ダウンカウントされ
る。

そして、　ＣＰＵ　２がＸカウンタ４３お工びＸカウン
タ４４の内容を読み込むと、これらのカウンタはリセッ
トされる。すなわち、Ｘカウンタ４３とＸカウンタ４４
の内容は、ＣＰＵ　２によってその内容の読み込みが行
なわれた時点から、次の読み込みが行なわれる時点まで
におけるマウス２３のχ方向お工びｙ方向の相対的移動
量に対応する。この工うに、マウス使用時にはＸカウン
タ４３とＸカウンタ４４とは、マウス２３の移動量に対
応するモードとなる。

〔発明の効果〕

以上説明したように、この発明にＬれば、アウス等の座
標入力器から供給される移動量対応パルスをカウントす
るとともに、中央処理装置がメカラント内容を読み込ん
だ時は、そのＳ度カウント内容をリセットする移動量対
応モードと、画面走査に対応するクロックパルスをカウ
ントすルトトもに、走査が画面の所定座標に来た時はカ
ウント内容をリセットする座標対応モードとを有する共
通カウンタを設け、この共通カウンタによって各種座標
入力器の座標データを検出するようにしたので、各種の
座標入力器を使用し得るとと本に、座標を検出するため
の回路が共通使用し得て極めて簡単な構成となる利点が
得られる、また、動画の衝突座標の検出も容易に行なえ
る利点が得られる。

【図面の簡単な説明】

第１図（イ）はこの発明の一実施例の構成を示すブロッ
ク図、第１図（ロ）は同図（イ）に示す画像データ処理
回路１０の構成を示すブロック図％第２図は第１図に示
すＶＲＡＭ　４の内容を示すメモリテップ。第３図は坑２図に示す動画パターンテーブル４６の記憶
内容の一例を示す概念図、第４図は動画制御テーブル群
４ｅの記憶内容の一例を示す概念図、第５図はカラーコ
ード、カラーデータ、表示色の各々の対応関係の一例を
示す図、第６図はマウス２３の外観を示す側面図、第７
図はマクス２３の移動量パルス噴出機構を示す概略構成
図、第８図（イ）、　（０）は各々Ｘエンコーダ２６か
ら出力されるパルスを示す波形１％第９図はマウスイン
ターフェイス３０の構成を示すブロック図、第１０図は
ＸＹカウンタ回路４０の構成を示すブロック図、第１１
図は同実施例の表示面の一例を示す図、第１２図は一般
的なカラーディスプレイ装置の構成を示すブロック図で
ある。２３・・・・・・マウス（座標入力器）、４０・・・・
・・ＸＹカウンタ回路（共通カウンタ回路）、５０・・
・・・・リセットｍｓ検出回路（共通カウンタＯｊｌｒ
　）　、Ｒｅ　ｇ・・・・・・レジスタ（共通カウンタ
回路）６出願人　株式会社　アスキー

Claims

【特許請求の範囲】中央処理装置の制御の下に、表示面の各ドツトに対応し
てメモリに記憶されたカラーコードを表示面の走査に対
応して順次読み出し、この読み出したカラーコードに基
づいて前記表示面にドツト表示を行うディスプレイコン
トローラにおいて。供給されるパルスをカウントするχカウンタお工びｙカ
ウンタを具備する共通カウンタ回路を設けるとともに、
前記共通カウンタ回路は、（イ）　χ方向移動量に対応
するχパルスとｙ方向移動量に対応するｙパルスとを出
力する座標入力器の前記χパルスおよびｙパルスを各々
前記χカウンタおよびｙカウンタに１ってカウントし、
かつ、前記χカウンタおよびｙカウンタのカウント内容
が前記中央処理装置によって読み込まれた場合はその都
度カウント内容をリセットする移動量対応モードと、（ロ）水平走査の１ドツトのタイミングに対応して発せ
られる第１のクロックパルスお工び画直走査の１ライン
のタイミングに対応して発せられる第２のクロックパル
スを各々前記χカウンタお工びｙカウンタに１ってカウ
ントし、がっ、走査点のχ座標およびｙ座標が各々予め
設定した所定座標になった場合は前記χカウンタおよび
ｙカウンタを各々リセットする座標対応モードとを有す
ることを特徴とするディスプレイコントローラ。