JPH05205037A - 画像認識装置用画像データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像認識のサイクルタイムを短縮し、かつ高
い認識自由度を実現する。 【構成】 画像データ処理装置は、画像認識装置１用の
ものであり、画面表示用ＶＲＡＭ１８とＣＰＵ１０とグ
ラフィックコントローラ１６とを備えている。画面表示
用ＶＲＡＭ１８は、撮影により得られた画像データを画
素単位で記憶するとともに、入力された座標値に対応す
る画素の画像データを出力する。ＣＰＵ１０は、画面表
示用ＶＲＡＭ１８における所定の領域を定義する定義値
を出力する。グラフィックコントローラ１６は、ＣＰＵ
１０からの定義値を受け、画面表示用ＶＲＡＭ１８にお
いてその定義値で定義される領域の各画素に対応する座
標値を画面表示用ＶＲＡＭ１８に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データ処理装置、
特に、撮影により得られた画像データを画素単位で取扱
い画像認識を行うための画像認識装置用の画像データ処
理装置に関する。

【０００２】

【従来の技術】自動化機器においては対象物の情報を取
り出すことが不可欠であり、そのため画像処理により画
像認識が行えるようにした画像認識装置が広く用いられ
ている。この種の画像認識装置では、ＴＶカメラ（ＣＣ
Ｄや撮像管等を含む）の映像をディジタル信号化して２
値画像とし、その画像データを用いて測長、面積計測、
物体の有無判別等を行う。

【０００３】この場合、計測の種類に応じて、複雑な座
標変換演算を行いつつ画像メモリの特定領域をアクセス
する必要がある。従来、この座標変換は、コンピュータ
のソフトウェアによって実行されている。すなわち、コ
ンピュータプログラム上で演算を行うことにより、画像
メモリ上のアクセスすべき座標を演算し、その演算結果
に基づいて画像メモリの特定座標をアクセスするように
なっている。

【０００４】

【発明が解決しようとする課題】前記従来のソフトウェ
アを用いた座標変換の構成では、近来の画像認識サイク
ルタイムの短縮化の要求に対応できない。すなわち、従
来のソフトウェアによる処理では、座標演算に時間を要
し、その間他の処理ができないため、全体として処理速
度が遅く、画像認識のサイクルタイムを充分に短縮でき
ない。しかも、アクセスすべき画像メモリの特定領域が
複雑な形状の場合には、処理速度がさらに低下する。換
言すれば、従来のソフトウェアによる処理では、複雑な
画像メモリへのアクセスを行うことが困難であり、検出
範囲や対象物の形状に対する自由度が低い。

【０００５】本発明の目的は、画像認識のサイクルタイ
ムを短縮しかつ高い認識自由度を実現することにある。

【０００６】

【課題を解決するための手段】本発明に係る画像データ
処理装置は画像認識装置用であり、画像記憶手段と、定
義値出力手段と、画像コントロール手段とを備えてい
る。前記画像記憶手段は、撮影により得られた画像デー
タを画素単位で記憶するとともに、入力された座標値に
対応する画素の画像データを出力する手段である。前記
定義値出力手段は、画像記憶手段における所定の領域を
定義する定義値を出力する手段である。前記画像コント
ロール手段は、定義値出力手段からの定義値を受け、画
像記憶手段において定義値で定義される領域の各画素に
対応する座標値を記憶手段に出力する手段である。

【０００７】

【作用】本発明に係る画像データ処理装置では、画像記
憶手段が、撮影により得られた画像データを画素単位で
記憶する。一方、定義値出力手段が、画像記憶手段にお
ける所定の領域を定義する定義値を出力する。画像コン
トロール手段では、定義値出力手段からの定義値を受
け、画像記憶手段において定義値で定義される領域の各
画素に対応する座標値を記憶手段に出力する。記憶手段
では、画像コントロール手段からの座標値を受け、それ
に対応する画素の画像データを出力する。

【０００８】このように、本発明では、画像記憶手段に
おける所定の領域を定義する定義値を出力する定義値出
力手段と、その定義値に対応する各画素の座標値を記憶
手段に出力する画像コントロール手段とを設けることに
より、定義値の定義と座標値の出力とを別々の手段で分
担する構成としたので、定義値出力手段側での演算量が
軽減され、画像コントロール手段による画像記憶手段の
制御と並行して定義値出力手段での演算が行える。これ
により、画像認識のサイクルタイムが短縮できるように
なり、また高い認識自由度が実現できる。

【０００９】

【実施例】図１は、本発明の一実施例が採用された画像
認識装置１の一使用状態を示している。図１において、
画像認識装置１は、認識装置本体２と、認識装置本体２
にケーブル３を介して接続されたＣＣＤカメラ４と、認
識装置本体２での処理結果等を表示するためのＣＲＴ５
とを有している。認識装置本体２の前面には操作パネル
８が配置されている。操作パネル８には、モード切替え
キーやカーソルキー等の種々のキーが配置されている。
ＣＣＤカメラ４は、被検査対象の一例としての製品６を
搬送するコンベア７の上方に配置されており、ＣＣＤカ
メラ４によって製品６が撮影されるようになっている。

【００１０】図２は、認識装置本体２の回路ブロック図
である。図２において、ＣＰＵ１０には、ＣＰＵデータ
バス１１を介して、プログラムＲＯＭ１２と、ＲＡＭ１
３と、通信制御回路１４と、Ｉ／Ｏポート１５とが接続
されている。通信制御回路１４は、外部インターフェイ
スを介して、ロボットハンド等を制御するホストコンピ
ュータ（いずれも図示せず）に接続されている。また、
Ｉ／Ｏポート１５には操作パネル８が接続されるととも
に、後述する制御信号Ｃ１〜Ｃ５の出力ポート及びデー
タ信号Ｄ１〜Ｄ５の入力ポートが設けられている。

【００１１】さらに、ＣＰＵデータバス１１には、グラ
フィックコントローラ１６が接続されている。このグラ
フィックコントローラ１６は、一般的なグラフィック描
画のために直線，円弧，長方形，楕円その他の座標を演
算し、２次元画像メモリ上の座標を発生させる機能を備
えたＬＳＩである。このグラフィックコントローラ１６
は、ＣＰＵ１０から入力された測定領域の両端のアドレ
ス値から、両アドレス値を結ぶ座標値を演算して出力す
るとともに、書き込み同期信号を出力する機能を有して
いる。また、座標値の出力に際しては、時分割でシリア
ル及びパラレル両方の座標値を出力する機能を有してい
る。このグラフィックコントローラ１６としては、たと
えば、日本電気株式会社製μＰＤ７２１２０及び株式会
社日立製作所製ＨＤ６３４８４（ＡＣＲＴＣ）が挙げら
れる。

【００１２】グラフィックコントローラ１６には、アド
レスデータ等を入出力するためのグラフィックコントロ
ーラバス１７を介して画面表示用ＶＲＡＭ１８が接続さ
れている。また、グラフィックコントローラバス１７に
は、文字パターンＲＯＭ１９と、文字表示用マルチポー
トＲＡＭ２０と、グラフィック表示用の第１〜第３マル
チポートＲＡＭ２１，２２，２３と、第１〜第３マルチ
ポートＲＡＭ２１〜２３の出力を制御するためのグラフ
ィックＲＡＭ書換えコントローラ２４とが接続されてい
る。さらに、グラフィックコントローラバス１７には後
述するＡＮＤ回路２５の入力端子が接続されており、同
期信号としての書き込み信号がグラフィックコントロー
ラ１６からグラフィックコントローラバス１７を介して
ＡＮＤ回路２５に入力されるようになっている。

【００１３】書換えコントローラ２４には、ＣＰＵ１０
からのグラフィックＲＡＭ書換え用制御信号Ｃ２が入力
され、その制御信号Ｃ２に応じて書換えコントローラ２
４が第１〜第３マルチポートＲＡＭ２１〜２３の書き込
み／読み出し／消去を制御するようになっている。第１
〜第３マルチポートＲＡＭ２１〜２３の出力は、スイッ
チング回路２６を介して選択的に画像合成回路２７に出
力されるようになっている。画像合成回路２７で合成さ
れた画像は、ＣＲＴ５に表示される。なお、スイッチン
グ回路２６は、ＣＰＵ１０からのグラフィックＲＡＭ表
示切替え用制御信号Ｃ３によって切替えられる。

【００１４】一方、ＣＣＤカメラ４からの画像信号は、
明暗補正回路３０を介してコンパレータからなる２値化
回路３１に出力される。２値化回路３１では、電圧可変
型電源３２の電圧が比較電圧として入力され、これによ
って２値化回路３１での比較電位が変更され得る。２値
化回路３１の出力は近傍平均化回路３３を介して、コン
パレータからなる再２値化回路３４に入力される。再２
値化回路３４においては、電圧可変型電源３５の電圧が
比較電位として入力される。

【００１５】再２値化回路３４の出力は、重心／慣性主
軸検出回路３６及びスリーステートバッファ３７に入力
される。重心／慣性主軸検出回路３６では、ＣＣＤカメ
ラ４で撮影された画像データから被検査対象物の重心及
び慣性主軸を演算し、その演算結果を位値情報データ信
号Ｄ５としてＩ／Ｏポート１５に出力し得る。スリース
テートバッファ３７の出力は、画面表示用ＶＲＡＭ１８
にシリアル入力されるようになっている。画面表示用Ｖ
ＲＡＭ１８の書き込みタイミングとスリーステートバッ
ファ３７の画像データ出力タイミングとは、画面表示用
ＶＲＡＭ１８のＲ／Ｗポートとスリーステートバッファ
３７のアクティベート端子とに、ＣＰＵ１０からの制御
信号Ｃ１が共に同時に入力されることにより、同期す
る。なお、信号Ｃ１はメモリ書き込みコントロール信号
である。

【００１６】画面表示用ＶＲＡＭ１８は、たとえば、２
５６ｋワード×４ビット構成の標準ダイナミックＲＡＭ
部と５１２ワード×４ビット構成のＳＡＭ（シリアル・
アクセス・メモリ）部とから構成される１Ｍビットマル
チポートビデオＲＡＭである。この画面表示用ＶＲＡＭ
１８は、ＲＡＭ部及びＳＡＭ部間の双方向データ転送機
能を有している。この画面表示用ＶＲＡＭ１８のシリア
ル入出力ポートにはスリーステートバッファ３７の出力
端子が接続されており、パラレル出力ポートには上述の
ＡＮＤ回路２５の入力ポートと、個数カウンタ４０の入
力ポートと、エッジ検出回路４１の入力ポートとが接続
されている。ＡＮＤ回路２５の出力ポートには、画素数
カウンタ４２の入力ポートと、長さカウンタ４３のクロ
ック（ＣＬＫ）ポートとが接続されている。

【００１７】個数カウンタ４０は、画面表示用ＶＲＡＭ
１８から出力された画素データの連続した集合体の個数
をカウントする回路である。個数カウンタ４０のカウン
ト結果は、個数データ信号Ｄ２としてＩ／Ｏポート１５
に出力され得る。画素数カウンタ４２は、画面表示用Ｖ
ＲＡＭ１８からの画素データと、グラフィックコントロ
ーラ１６から出力されるカウントタイミング信号として
の書き込み信号とから、ＡＮＤ回路２５を介して画素数
をカウントし、そのカウント結果をＩ／Ｏポート１５に
総画素数データ信号Ｄ１として出力し得る。

【００１８】なお、エッジ検出回路４１の出力は、長さ
カウンタ４３のリセット（ＲＥＳＥＴ）ポートに出力さ
れる。長さカウンタ４３の出力は、ＦＩＦＯメモリ４４
を介し、各エッジ間の画素数データ列に相当するデータ
信号Ｄ４としてＩ／Ｏポート１５に出力される。スリー
ステートバッファ３７の出力は、画面表示用ＶＲＡＭ１
８だけでなく、画像合成回路２７にも出力され、さらに
標準パターンメモリ５０のデータ入力ポートと排他的Ｏ
Ｒ回路５１の入力端子とにも出力され得る。標準パター
ンメモリ５０には、パターンマッチングＲＡＭアドレス
発生回路５２からアドレス指定がなされるようになって
いる。また、ＣＰＵ１０からのパターンメモリ書き込み
コントロール用制御信号Ｃ５が、Ｉ／Ｏポート１５を介
して標準パターンメモリ５０のＲ／Ｗポートに入力され
るようになっている。ＲＡＭアドレス発生回路５２に
は、パターン読み書き位値補正データとしてＣＰＵ１０
から出力された制御信号Ｃ４がＩ／Ｏポート１５を介し
て入力される。標準パターンメモリ５０の１ビットデー
タは、排他的ＯＲ回路５１の他方の入力端子に入力され
る。排他的ＯＲ回路５１の出力は、ノイズフィルタ５３
を介してカウンタ５４に入力される。カウンタ５４での
カウント結果は、ミスマッチング数に相当するデータ信
号Ｄ３としてＩ／Ｏポート１５に入力され得る。

【００１９】次に、上述の画像認識装置１の動作を、主
として本実施例に係るラインセンサ機能に着目して説明
する。この画像認識装置１では、認識動作に先立って、
操作パネル８から種々の所望値が入力される。そして、
測定・認識動作を開始すると、ＣＣＤカメラ４により製
品６が撮影される。得られた画像データは、明暗補正回
路３０を介して２値化回路３１で２値化され、さらに近
傍平均化回路３３を介して再２値化回路３４で再び２値
化される。２値化された画像データは、重心／慣性主軸
検出回路３６に入力されて重心及び慣性主軸の演算の基
礎データとされるとともに、スリーステートバッファ３
７にも出力される。

【００２０】一方、ＣＰＵ１０からの制御信号Ｃ１にし
たがって、画像表示用ＶＲＡＭ１８とスリーステートバ
ッファ３７とが同期して駆動され、画面表示用ＶＲＡＭ
１８に２値画像データがシリアル入力される。また、２
値画像データは画像合成回路２７を介してＣＲＴ５に表
示される。さらに、２値画像データは標準パターンメモ
リ５０と排他的ＯＲ回路５１とに入力され、パターンマ
ッチング処理の基礎データとして用いられる。

【００２１】予め設定された検査ライン上における画像
の長さ及び画素数を検出する動作（ラインセンサ機能）
は、次のように実行される。その場合のＣＰＵ１０の処
理を示す図３において、ステップＳ１では処理の初期段
階としての種々の設定処理が行われる。ここでは、グラ
フィックコントローラ６に出力する検査ラインの両端の
座標値を演算する。ステップＳ２では、グラフィックコ
ントローラ１６に対し検査ラインの始点及び終点のアド
レスを出力する。そして、ステップＳ３では、前回の処
理結果の表示や次回の始点及び終点の演算等、検査ライ
ンの始点・終点のアドレス演算以外の種々の処理を行
う。ここでは、ＣＰＵ１０は、処理ラインの始点及び終
点のアドレスをグラフィックコントローラ１６に出力す
る（ステップＳ２）だけで、ラインセンサの機能を実現
する上での他の煩雑な処理を行う必要がないため、ライ
ンセンサ処理以外の他の処理を実行できる。これによ
り、全体としての画像認識サイクルタイムが短縮でき、
かつ認識自由度が高まる。

【００２２】ステップＳ４では、操作パネル８を介して
ラインセンサ処理の終了が指令されたか否かを判断す
る。検査終了の指令がなされていなければステップＳ５
に移行する。操作パネル８から検査終了の指令がなされ
れば、ステップＳ４での判断がＹｅｓとなり、ラインセ
ンサ処理は終了する。ステップＳ５では、個数カウンタ
４０及び画素数カウンタ４２のカウント結果をデータ信
号Ｄ２及びデータ信号Ｄ１として読み出す。読み出され
たカウント値は、ステップＳ２における始点・終点のア
ドレス出力後に、ステップＳ３において形状チェック、
寸法チェック、数量カウント等の基礎データとして使用
される。

【００２３】一方、始点及び終点のアドレスデータを受
けたグラフィックコントローラ１６では、時分割でシリ
アル及びパラレル両方のアドレス出力を画面表示用ＶＲ
ＡＭ１８に対し行う。ここでは、ＣＰＵ１０から指令さ
れた始点及び終点で決定される検査ライン上において始
点から終点に向けて変化するアドレスを、順次画面表示
用ＶＲＡＭ１８に出力する。また、それに同期して、グ
ラフィックコントローラ１６からＡＮＤ回路２５に対し
書き込み信号を出力する。アドレス指定された画面表示
用ＶＲＡＭ１８では、対応するアドレスのデータを、シ
リアル出力するとともに、ＡＮＤ回路２５に対しパラレ
ル出力する。

【００２４】たとえば、図４の上部に示すような四角形
の画像（斜線部分）を処理する場合において、検査ライ
ンの始点がＡ、終点がＢであるとすると、グラフィック
コントローラ１６からのアドレス指定によって画面表示
用ＶＲＡＭ１８からパラレル出力される画像データは
（ａ）のようになる。すなわち、始点Ａから終点Ｂまで
の間において画像データが存在する領域内ではＨレベル
の信号が出力され、領域外ではＬレベルの信号が出力さ
れる。一方、グラフィックコントローラ１６からアドレ
ス指定に同期して出力される書き込み信号はＡＮＤ回路
２５に（ｂ）のように入力される。

【００２５】この結果、画面表示用ＶＲＡＭ１８からの
パラレル出力を直接受ける個数カウンタ４０では（ｃ）
のような信号を受けることになり、またＡＮＤ回路２５
の出力を受ける画素数カウンタ４２では（ｄ）のような
信号を受けることになる。これにより、図４の例では、
個数カウンタ４０では「１」がカウントされ、画素数カ
ウンタ４２では検査ラインＡ−Ｂ上の画像領域内におけ
る画素数がカウントされる。個数カウンタ４０及び画素
数カウンタ４２でのカウント結果は、それぞれデータ信
号Ｄ２及びデータ信号Ｄ１としてＣＰＵ１０における演
算の基礎とされる。

【００２６】さらに、画面表示用ＶＲＡＭ１８のパラレ
ル出力はエッジ検出回路４１にも入力され、またＡＮＤ
回路２５の出力は長さカウンタ４３にも入力される。長
さカウンタ４３でのカウント結果は、ＦＩＦＯメモリ４
４に記憶され、データ信号ＤとしてＣＰＵ１０の演算の
基礎となる。 〔他の実施例〕検査ラインの代わりに面積を持つ検査図
形とした場合（矩形、円形等）には、画像の検査図形内
での面積を認識できる。

【００２７】

【発明の効果】本発明に係る画像データ処理装置では、
定義値出力手段と、その定義値を受けて対応の座標値を
記憶手段に出力する画像コントロール手段とを設けたの
で、画像認識のサイクルタイムが短縮でき、しかも高い
認識自由度を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例が採用された画像認識装置の
斜視概略図。

【図２】その画像認識装置の回路ブロック図。

【図３】そのラインセンサ処理の制御フローチャート。

【図４】ラインセンサ処理時のタイミングチャート。

【符号の説明】

１０ ＣＰＵ １６ グラフィックコントローラ １８ 画面表示用ＶＲＡＭ

Claims (1)

【特許請求の範囲】
1. 【請求項１】撮影により得られた画像データを画素単位
   で記憶するとともに、入力された座標値に対応する画素
   の画像データを出力する画像記憶手段と、 前記画像記憶手段における所定の領域を定義する定義値
   を出力する定義値出力手段と、 前記定義値出力手段からの定義値を受け、前記画像記憶
   手段において前記定義値で定義される領域の各画素に対
   応する前記座標値を前記記憶手段に出力する画像コント
   ロール手段と、を備えた画像認識装置用画像データ処理
   装置。