JPS6155126B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はライトペン制御装置、具体的には螢光
体以外の光源による誤り検出のないライトペンの
光検出に関する。

陰極線ブラウン管（以下CRTと称する）を使
用して計算機のデータ出力を表示する方式が用い
られているが、この出力された表示内容をただ見
るだけでなく、外部からこの表示器に表示された
内容を削除したり追加したりする訂正編集機能を
持たせることが多い。この様な機能を行うのにフ
アンクシヨンキーやトラツクポール、ジヨイステ
イツクの様なものがあるが、直接表示器の表示内
容に触れられるペンシルの様なライトペンを用い
て行うのが一番容易である。

ライトペンはブラウン管上に発光して表示され
た情報、即ち光の軌跡をピツクアツプしてその軌
跡の位置を計算機に知らせる一種の光検出機能を
有する。この様なライトペンにおける制御部は、
ライトペン、ライトペン信号制御回路、検出アド
レスのストアレジスタ、割込み発生回路の様に構
成され、表示面上の任意のポイントにライトペン
をあて、ライトペンスイツチを押すと光の検出に
よつてポイントに対応したアドレスがストアレジ
スタにセツトされ、ソフトウエアに対して割込み
を発生するものである。そして、ライトペンを表
示画面の螢光体以外に向けたとき他の光源によつ
て誤動作してしまうことを防ぐ為、ハードウエア
的に複数のストアレジスタを持ち検出アドレスの
比較一致による割込みを発生するか、又光を検出
するたびに割込みを発生し、ソフトウエアにて検
出アドレスの比較一致を行つている。従つてハー
ドウエアでは回路が複雑になり、又ソフトウエア
で処理しようとしても制御に要するソフトウエア
が複雑になり、且つ処理時間が増大してしまうと
いう欠点を生じる。

本発明は上記欠点に鑑みてなされたものであ
り、螢光体以外の光源による誤検出のない安価な
ライトペン制御装置を提供することを目的とす
る。

以下図面を使用して本発明に関し詳細に説明す
る。

第１図は本発明を実現する為のライトペン付表
示装置の実施例を示したものである。図において
１は表示すべき画面データを記憶するリフレツシ
ユメモリのアクセスアドレスを決定するアドレス
カウンタ、２はCRTモニタに表示するデータを
一画面分あるいはそれ以上の容量を有するリフレ
ツシユメモリ、３は前記リフレツシユメモリ２か
らコード化データをキヤラクタパターンデータに
変換するキヤラクタジエネレータ、４は前記キヤ
ラクタジエネレータ３出力から得られるキヤラク
タパターンをドツトに変換する並一直列変換器、
５は前記リフレツシユメモリ２・キヤラクタジエ
ネレータ３・並一直列変換器４ならびに後述する
CRTモニター、ライトペン制御装置における動
作タイミング一般を制御する表示制御回路であ
る。又、６は文字又はグラフを表示するCRTモ
ニター、７は前記CRTモニター６におけるビー
ムを検出して書込みパルス信号を発生するライト
ペン、８は前記ライトペン７によつて検出したア
ドレスを格納するストアレジスタ、９はCPU
（図示せず）のデータパスに接続されるバスドラ
イバ、１０はソフトウエアに対して割込みを発す
る割込み発生回路、１１は前記ライトペン７によ
るライトペン出力信号を制御するライトペン信号
制御回路である。

第２図は第１図におけるライトペン信号制御回
路１１を詳細に示した本発明の実施例である。図
において２２は第１図におけるストアレジスタ８
への書込み及び割込み発生をイネーブルにするフ
リツプフロツプ、２３は該フリツプフロツプ２２
をリセツトするナンドゲート、２４は表示期間で
あることを示す信号DISPEと書込みパルス信号
とにより論理積条件をとるアンドゲートである。
該アンドゲート２４出力はインバータ２６を介し
てナンドゲート２３の一入力となつている。又、
前記フリツプフロツプ２２はアンドゲート２５の
一入力となつており該アンドゲート２５は前記フ
リツプフロツプ２２出力とライトペンからの書込
みパルスとを入力とし論理積条件をとつてストア
レジスタ８へ格納する構成となつている。尚、前
記フリツプフロツプ２２出力はアンドゲート１５
の一入力となると共に割込み発生回路１０へも接
続される。又２７はインバータである。

第３図はライトペンを表示画面の螢光体にあて
る通常の使い方をした時の第２図におけるライト
ペン制御回路の動作タイミングチヤート、第４図
は螢光体以外の光源にライトペンを向けたときの
第２図におけるライトペン制御回路の動作タイミ
ングチヤートを示す。第３図、第４図とも上から
順に、ライトペンスイツチ信号LS、フリツプフ
ロツプセツトFSET、フリツプフロツプリセツト
FRES、垂直同期信号VSYNC、表示期間である
ことを示す信号DISPE、書込みパルス信号WP、
フリツプフロツプＱ出力FFQ、割込み信号INT
を示している。

以下、第３図、第４図の動作タイミングチヤー
トを使用して本発明の動作につき詳細に説明す
る。

まず、アドレスカウンタ１によつて指示される
リフレツシユメモリアドレスにより、リフレツシ
ユメモリ２がアクセスされる。ここで読出された
コードデータはキヤラクタジエネレータ３によつ
て文字パターンに変換され、更に並一直列変換器
４によつてドツトパターンに変換されCRTモニ
タ６へ表示される。

CRTモニタ６に表示された文字又はグラフの
ポイントをライトペン７により当て、ライトペン
スイツチを押す。そうすると、ライトペン７によ
り光が検出されたことを示す書込みパルス信号と
ライトペンスイツチ信号がライトペン信号制御回
路１１へ送られる。ライトペン信号制御回路１１
では通常第３図のタイミングチヤートの如くライ
トペンスイツチ信号の立上りでフリツプフロツプ
２２をセツトする。そして書込みパルス信号とフ
リツプフロツプ２２の出力のアンド条件によりス
トアレジスタ８へ検出アドレスがロードされる。
それから非表示期間に書込みパルス信号が発生し
ていなければ割込み発生回路１０において非表示
期間であるという条件とストアレジスタ８へ検出
アドレスがロードされたという条件と、フリツプ
フロツプ２２がセツトしているという３つの条件
によつてソフトウエアに対し割込みを発生する。
この後、割込み発生回路１０からの信号により、
フリツプフロツプ２２はリセツトされる。

一方、ライトペン７を螢光体以外の光源に向け
た場合は第４図に示す様なタイミングチヤートに
なる。フリツプフロツプ２２はライトペンスイツ
チ信号の立上りでセツトし、書込みパルス信号と
フリツプフロツプ２２の出力とのアンド条件によ
りストアレジスタ８へ検出アドレスがロードされ
る。しかし、書込みパルス信号が非表示期間中も
発生している為、書込みパルス信号と非表示期間
であることを示す信号DISPEとのアンド条件に
よつてフリツプフロツプ２２はリセツトされ、割
込み信号は発生しない。

以上説明の如く、本発明によるとハードウエア
にて検出アドレスを比較する必要がなく単に１つ
のストアレジスタのみでよい。これは複数ストア
レジスタのときの周辺の制御回路が削減され、コ
ストダウン及び制御の簡素化の効果がある。又、
ソフトウエアでは、１回のみの割込み処理だけで
済むため検出アドレスの比較を行うルーチンが必
要なくなり、負担が軽減されると共に処理時間が
短縮されるものである。

【図面の簡単な説明】

第１図は本発明を実現する為のライトペン付表
示装置の構成例、第２図は本発明におけるライト
ペン制御装置の実施例、第３図、第４図は本発明
の動作を示す為のタイミングチヤートである。 １……アドレスカウンタ、２……リフレツシユ
メモリ、３……キヤラクタジエネレータ、４……
並一直列変換器、５……表示制御回路、６……
CRTモニタ、７……ライトペン、８……ストア
レジスタ、９……バスドライバ、１０……割込み
発生回路、１１……ライトペン制御回路、２２…
…フリツプフロツプ、２３……ナンドゲート、２
４，２５……アンドゲート、２６，２７……イン
バータ。

Claims (1)

【特許請求の範囲】
1. １ ラスタ走査によりリフレツシユメモリに格納
   された情報がCRT画面上に表示される表示装置
   であつて、表示画面上の光を検出し書込みパルス
   を出力するライトペンと、前記ラスタの帰線区間
   を含めて非表示期間中に前記ライトペンが光を検
   出していることを示す信号を発生する第１の手段
   と、前記第１の手段による信号によつて前記書込
   みパルスを無効にする第２の手段とを具備するこ
   とを特徴とするライトペン制御装置。